JPH03188634A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03188634A
JPH03188634A JP32804989A JP32804989A JPH03188634A JP H03188634 A JPH03188634 A JP H03188634A JP 32804989 A JP32804989 A JP 32804989A JP 32804989 A JP32804989 A JP 32804989A JP H03188634 A JPH03188634 A JP H03188634A
Authority
JP
Japan
Prior art keywords
film
titanium
metal wiring
bonding
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32804989A
Other languages
English (en)
Inventor
Yasumasa Minazu
水津 康正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32804989A priority Critical patent/JPH03188634A/ja
Publication of JPH03188634A publication Critical patent/JPH03188634A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置に関するもので、特に層間絶縁股
上の金属配線の構造に係るものである。
(従来の技術) 従来の半導体装置の金属配線は、信頼性向上のため、ア
ルミ系合金の配線に、下地膜としてチタン系金属を敷い
た積層構造とすることが一般的に行なわれている。 こ
の場合、チタン系金属層の最下層には、主として金属配
線と半導体基板のコンタクト領域との電気的な接触を確
保するためにチタン層が設けられる。
一方、金属配線下の層間絶縁膜としては、デバイス表面
の平坦化を実現するため、高濃度に不純物を添加した燐
硅酸ガラス〈以下PSGと略記)又は硼素燐硅酸ガラス
(以下BPSGと略記)等が用いられている。
第3図は、従来構造の前記金属配線の形成手順の一例を
示す断面図である。 同図(a )において、シリコン
半導体基板31の主面上にシリコン酸化M(SiO2膜
)32及び層間絶縁膜としてBPSG膜33がこの順に
積層される。 なお、これより先の工程で、基板31に
は、半導体素子の能動領域等が形成され、又基板上には
、電極引き出しのためのコンタクトホールや素子の種類
により相違するが、例えばMO3構造等の受動要素が形
成されているが、便宜上図示を省略する。
次にBPSG膜上にチタン膜34、窒化チタン膜35及
びアルミ合金膜36をこの順にスパッタ堆積によって形
成する。 次に同図(b)に示すように、リングラフィ
技術のレジストプロセスにより、金属配線のホトレジス
トパターン37を形成する。 次にホトレジストパター
ン37をマスクとしてアルミ合金膜36、窒化チタン膜
35及びチタン膜34をエツチングしたのち、ホトレジ
ストパターン37を除去して、同図(C)に示す金属配
線が得られる。 符号38は、チップからの配線引き出
しのために、リード線のボンディングを行なう金属配線
部分(以下ボンディングパッドと略記)であり、符号3
つは通常の金属配線部分く例示)である。
従来411I造の金属配線は、前記形成手11nからも
分るように、ボンディングパッド部分は、その他の金属
配線部分と同様、アルミ合金、窒化チタン及びチタンの
3層構造となっている。
前記従来4111造の金属配線では、配線引き出しのた
めにリード線をボンディングする際、前記積層構造のボ
ンディングパッド部が、BPSG膜から剥がれてしまい
、その結果、電気的導通不良となることがしばしば発生
する。 このような不良は、特に超音波による機械的振
動を利用して接着するいわゆるUSボンディングのよう
なボンディング方法を用いる場合に、特に発生しやすい
(発明が解決しようとする課題) 前述のように、チタン、窒化チタン及びアルミ合金から
成る3層構造の金属配線のボンディングパッド部は、リ
ード線をボンディングする際に、下地の例えば硼素、燐
を含むシリコン酸化膜(BPSG膜)から剥がれ、導通
不良等のボンディング不良を発生しゃずいという問題点
がある。
本発明の目的は、半導体装置の製造方法等を大きく変更
することなしに、主としてUSボンディング時に生ずる
金属配線のボンディングパッド部分とシリコン酸化膜と
の界面での剥かれと、それによるボンディング不良とを
防止できる金属配線部分を具備する半導体装置を提供す
ることである。
[発明の構成] (課題を解決するための手段) 本発明の半導体装置は、半導体基板の一主面上に設けら
れた燐又は硼素或いはその両方の元素を不純物として含
むシリコン酸化膜上に接して、該シリコン酸化膜側から
順にチタン、窒化チタン、アルミ合金から成る積層構造
の金属配線を具備する半導体装置において、少なくとも
ボンディングパッド部では、前記アルミ合金膜が前記シ
リコン酸化膜に直接接することを特徴とするものである
(作用) 前記ボンディングパッド部の剥がれの原因は、金属配線
の最下層に用いているチタン膜とこれに接する下地のシ
リコン酸化膜との間の密着性が不十分のためである。 
試行結果によれば、アルミ合金膜とシリコン酸化膜との
間の密着性は、チタン膜とシリコン酸化膜との間の密着
性に比し優れ、例えばUSボンディング方法を用いた場
合でも、剥がれは発生しない、 本発明はこのような知
見に基づき完成されたものである。 即ち金属配線を形
成するに際して、!1がれが問題となるボンディングパ
ッドの部分のみ、チタン系金属膜を除去し、アルミ合金
膜が直接シリコン酸化膜に接する構造とした。 これに
より、金属配線と半導体基板のコンタクト領域との電気
的な接触や、その他金属配線の信頼性等を従来と同等に
維持し、且つ工程の複雑化を最小限に抑えて、ボンディ
ングパッド部の剥がれを防止することができる。
(実施例) 本発明の実施例について、図面を参照して以下説明する
第1図は、本発明の半導体装置において、直接発明に関
係する金属配線構造部分を抽出して模式的に示すもので
、同図(a )は折れ線x−x′(同図(b)参照)で
切断した一部省略断面展開図、同図(b)は該装置の一
部省略平面図である。
第1図において、シリコン半導体基板1の一方(図面で
は上方)の主面上に、シリコン酸化膜2を介して、燐と
硼素とを不純物として含むシリコン酸化Jll(BPS
G膜)3が形成されている。
ボンディングパッド部8を除く金属配線部分9は、前記
BPSG膜3に接するチタン膜4、窒化チタン膜5及び
アルミ合金膜6から成る3層構造となっている。 他方
ボンディングパッド部8の金属配線は、前記チタン膜4
及び窒化チタン膜5が除去され、アルミ合金膜6が直接
BPSGll13に接している。
次に第2図を参照して、本発明の配線構造の形成方法の
一例について説明する。
同図(a )に示すように、半導体基板1上にシリコン
酸化膜2及び層間絶縁膜としてBPSG膜を有するウェ
ーハプロセスをほぼ終了した積層基板を用意する。 次
にBPSG膜3上に、チタン膜4及び窒化チタン膜5を
スパッタ法により堆積する。 ここまでの工程は従来方
法と全く同様に行なう。
次に同図(b)に示すように、上記チタン及び窒化チタ
ンのチタン系2層膜を、ボンディングパッド部に相当す
る部分のみホトリソグラフィ(写真114!刻)法によ
って除去する。 なお符号7aは、ボンディングパッド
部8に開口を有するホトレジストパターンである。
この場合、チタン系2層膜のエツチングに当たっては、
通常の反応性イオンエツチング等の方法を用いても良い
し、或いはコリン(choline)など有機アルカリ
系の現像液を用いることによって、ホトレジストの現像
に際し、レジストの除去と同時に行なうことも可能であ
る。
この2層膜の部分的除去については、又、次の点も利点
として指摘しておくことができる。 即ちボンディング
パッドは、通常−辺が約100μm程度の正方形又は同
程度の面積の長方形であり、且つデバイスの能動部分等
の微細な配線を必要とする部分とは、やや離れて配置さ
れるのが普通である。 従ってホトレジストパターン7
aの転写に先立つホトマスクの位置合わせに当たっては
、比較的粗い調整のみで充分であって、この点ホトリソ
グラフイエ程を1つ追加することによる工程の複雑化は
最小限に押さえられることになる。
更に上記アルカリ系現像液によるチタン系2層膜のエツ
チングが可能な場合には、この負担は更に軽減されるこ
とになる。
引き続く、ホトレジストパターン7aの除去は、比較的
低温での酸素プラズマ又は湿式のホトレジスト剥離液を
用いることによって、チタン系2層膜への影響かないよ
うにすることができる。
このようにして、チタン系2層膜のボンディングパッド
部分を選択的に除去した後の工程は、従来方法と同様で
ある。 即ち第2図(C)に示すようにホトレジストパ
ターン7aを除去した後、アルミ合金膜6をスパッタ法
により堆積する。
次にホトリソグラフィ法により金属配線のレジストパタ
ーン7を形成し、これをマスクにしてエツチングを行な
い2、第1図に示すような最終的な金属配線を形成する
以上によって通常の配線部分は、従来と同様、BPSG
BIIIIからチタン/窒化チタン/アルミ合金の3層
構造で、ボンディングパッド部の金属配線のみ、アルミ
合金膜が直接BPSG膜に接する構造の金属配線が形成
される。
なおこの金属配線の構造では、チタン系2層膜の端部に
おいて段差ができる。 通常チタン系2層膜の膜厚は、
アルミ合金膜の膜厚に比べて、1/3以下と小さい、 
本実施例では、この段差即ちチタン系2層膜の膜厚は約
0.1μm以下であり、これに対しアルミ合金の膜厚は
約0.5μ■程度である。 又ボンディングパッド部付
近の配線10は通常充分な幅(例えば10μl)を持っ
ている。
従って、この段差が配線全体の信顆性に与える影響は殆
ど無視することができる。
次に従来構造の半導体装置と本実施例の半導体装置との
、それぞれの金属配線について、USボンディング法に
よりリード線を接着する工程で、ボンディングパッド部
の金属配線と下地BPSG膜との剥がれの発生率を調べ
た結果を表1に示す。
表1 この結果は、本発明の構造が、従来構造に比べて、金属
配線の剥がれ不良に対して、明らかに優れていることを
示している。
一方それぞれの構造を有する半導体装置の金属配線につ
いて、その信頼性を確めるために、所定の試験条件(配
線幅2μ1.電流密度2x10’A/C1′I2)て・
調べたMTF(MeanTine to Failur
e)を比較すると、いずれも800時間程度で、差は見
られなかった。 これにより本発明の構造が、半導体装
置の金属配線の信頼性に対して悪影響を与えないことが
確められた。
上記実施例では、下地のシリコン酸化膜として、BPS
GIIWを使用した場合について述べたが、PSG膜等
その他のシリコン酸化膜に対しても、本発明は適用でき
る。
[発明の効果] 本発明の半導体装置においては、ボンディングパッド部
の金属配線を、層間シリコン酸化膜に直接接するアルミ
合金膜としたことにより、半導体装置の製造方法等を大
きく変更せずに、主とじてUSボンディング時の金属配
線のボンディング部分とシリコン酸化膜との境界面での
剥がれと、それによるボンディング不良とを防止できる
半導体装置を提供することができな。
【図面の簡単な説明】
第1図(a )及び(b)は本発明の半導体装置のそれ
ぞれ一部省略断面図及び一部省略平面図、第2図は第1
図の半導体装置の製造工程を示す断面図、第3図は従来
の半導体装置の製造工程を示す一部省略断面図である。 ■・・・半導体基板、 3・・・シリコン酸化膜(BP
SG膜)、  4・・・チタン膜、  5・・・窒化チ
タン膜、6・・・アルミ合金膜、 8・・・金属配線の
ボンディングパッド部。 (a) (a) (b) (b) (C) 第2図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1半導体基板の一主面上に設けられた燐又は硼素或いは
    その両方の元素を不純物として含むシリコン酸化膜上に
    接して、該シリコン酸化膜側から順にチタン、窒化チタ
    ン、アルミ合金から成る積層構造の金属配線を具備する
    半導体装置において、少なくともボンディングパッド部
    では、前記アルミ合金膜が前記シリコン酸化膜に直接接
    することを特徴とする半導体装置。
JP32804989A 1989-12-18 1989-12-18 半導体装置 Pending JPH03188634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32804989A JPH03188634A (ja) 1989-12-18 1989-12-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32804989A JPH03188634A (ja) 1989-12-18 1989-12-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH03188634A true JPH03188634A (ja) 1991-08-16

Family

ID=18205943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32804989A Pending JPH03188634A (ja) 1989-12-18 1989-12-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH03188634A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034439A (en) * 1998-02-07 2000-03-07 Winbond Electronics Corporation Method and structure for preventing bonding pads from peeling caused by plug process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034439A (en) * 1998-02-07 2000-03-07 Winbond Electronics Corporation Method and structure for preventing bonding pads from peeling caused by plug process

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US5403777A (en) Semiconductor bond pad structure and method
JPH01302842A (ja) 多層配線構造の半導体装置
JP3468188B2 (ja) 半導体装置とその製法
JPH03188634A (ja) 半導体装置
JPH0677315A (ja) 半導体装置
JP2515408B2 (ja) バイポ−ラ型半導体装置
JPH0237747A (ja) 半導体装置の製造方法
JP2739842B2 (ja) 半導体装置の製造方法
JPS59205735A (ja) 半導体装置の製造方法
JPH0332214B2 (ja)
JPS60145628A (ja) 半導体装置
JPH0430471A (ja) 半導体装置及びその製造方法
JPH05347358A (ja) 半導体装置及びその製造方法
JPH0479333A (ja) 半導体集積回路
JPS62137853A (ja) 多層配線の形成方法
JP2991388B2 (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JP3087702B2 (ja) 半導体装置およびその製造方法
JPH07335690A (ja) 半導体装置
KR100487476B1 (ko) 반도체장치의제조방법및그에따라제조되는반도체장치
JPH06216190A (ja) 半導体装置
JPH0287526A (ja) 半導体装置の製造方法
JPS59152645A (ja) 集積回路の製造方法
JP2000208552A (ja) 高品質ボンディング特性の半導体製造装置