JPS6242435A - 電極形成方法 - Google Patents
電極形成方法Info
- Publication number
- JPS6242435A JPS6242435A JP60181202A JP18120285A JPS6242435A JP S6242435 A JPS6242435 A JP S6242435A JP 60181202 A JP60181202 A JP 60181202A JP 18120285 A JP18120285 A JP 18120285A JP S6242435 A JPS6242435 A JP S6242435A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- electrode
- opening
- bump
- metallic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置等の電極として１０μｍ程度の背の高い金属
バンブを形成する方法として、レジストと金属の複合層
よりなるリフトオフパターン上にバンプ用金属層を蒸着
し、この金属層を異方性エツチングして、最後にリフト
オフを行う方法を提供する。
バンブを形成する方法として、レジストと金属の複合層
よりなるリフトオフパターン上にバンプ用金属層を蒸着
し、この金属層を異方性エツチングして、最後にリフト
オフを行う方法を提供する。
本発明は半導体装置のチップ間の接続電極等に用いる、
高い金属バンプの形成方法に関する。
高い金属バンプの形成方法に関する。
金属バンプは、最近のシステムの増大化にともない、集
積回路は高集積、高機能が要求されて、異種の機能を有
するチップを結合してより高度の機能を持つデバイスが
検討されるようになり、このときのチップ間の接続電極
としても用いられる。
積回路は高集積、高機能が要求されて、異種の機能を有
するチップを結合してより高度の機能を持つデバイスが
検討されるようになり、このときのチップ間の接続電極
としても用いられる。
このような要求に対し、従来のプロセスでは高い金属バ
ンブの形成が困難で、対策が要望されている。
ンブの形成が困難で、対策が要望されている。
第２図は従来例による金属バンプの形成方法を説明する
断面図である。
断面図である。
第２図において、ｐ型Ｓｉ基板１に形成されたｎ型領域
１へ上に電極を形成する。
１へ上に電極を形成する。
基板全面に絶縁層として二酸化珪素（ＳｉＯｚ）層２を
被着し、通常のパターニングにより電極形成部のこの層
を開口し、通常の電極としてアルミニウム（八ｌ）電極
３を形成する。
被着し、通常のパターニングにより電極形成部のこの層
を開口し、通常の電極としてアルミニウム（八ｌ）電極
３を形成する。
つぎに、ＡＩ電極３を覆ってレジスト２１を被着し、パ
ターニングして電極部を開口し、バンプ形成用金属とし
てインジウム（Ｉｎ）層２２を基板全面に被着する。
ターニングして電極部を開口し、バンプ形成用金属とし
てインジウム（Ｉｎ）層２２を基板全面に被着する。
つぎに、レジスト２１を剥離除去するリフトオフ工程に
よりＡＩ電極３上に残ったＩｎ層２２がバンプとして形
成される。
よりＡＩ電極３上に残ったＩｎ層２２がバンプとして形
成される。
このようなレジスト２１を用いたリフトオフ工程では、
ハンプの高さはレジストの厚さで制限され高々数μｍ程
度で、高いハンプの形成が困難である。
ハンプの高さはレジストの厚さで制限され高々数μｍ程
度で、高いハンプの形成が困難である。
第３図は他の従来例による金属ハンプの形成方法を説明
する断面図である。
する断面図である。
第３図において、ｐ型Ｓｉ基板１に形成されたｎ型領域
１へ上に電極を形成する。
１へ上に電極を形成する。
基板全面にＳｉＯ□層２を被着し、電極形成部を開口し
、ＡＩ電極３を形成し、ＡＩ電極３を覆ってレジスト２
１を被着し、電極部を開口する。
、ＡＩ電極３を形成し、ＡＩ電極３を覆ってレジスト２
１を被着し、電極部を開口する。
ここまでの工程は第２図と全く同様である。
つぎに、パターニングされたレジスト２１をマスクにし
て鍍金によりＩｎＪ５２２を被着してハンプを形成する
。
て鍍金によりＩｎＪ５２２を被着してハンプを形成する
。
このような鍍金を用いた工程でも、高いバンプの形成が
困難で、歩留りが低い 〔発明が解決しようとする問題点〕 従来のりフトオフ、または鍍金による方法では高いバン
プの形成が困難である。
困難で、歩留りが低い 〔発明が解決しようとする問題点〕 従来のりフトオフ、または鍍金による方法では高いバン
プの形成が困難である。
上記問題点の解決は、半導体基板（１）上に第１のレジ
スト（４）、第１の金属層（５）、第２のレジスト（６
）を被着し、電極形成部の該第１のレジスト（４）、該
第１の金属層（５）、該第２のレジスト（６）を除去し
て開口部（７）を形成し、該開口部（７）を覆って第２
の金属層（８）を被着し、該開口部（７）上の該第２の
金属層（８）の上に、レジストパターン（９）を形成し
、該レジストパターン（９）をマスクにして、該第２の
金属層（８）を垂直方向に優勢な異方性エツチングによ
り選択的にエツチングして、該第２のレジスト（６）を
露出させ、該第１のレジスト（４）を剥離除去する工程
を含む本発明による電極形成方法により達成される。
スト（４）、第１の金属層（５）、第２のレジスト（６
）を被着し、電極形成部の該第１のレジスト（４）、該
第１の金属層（５）、該第２のレジスト（６）を除去し
て開口部（７）を形成し、該開口部（７）を覆って第２
の金属層（８）を被着し、該開口部（７）上の該第２の
金属層（８）の上に、レジストパターン（９）を形成し
、該レジストパターン（９）をマスクにして、該第２の
金属層（８）を垂直方向に優勢な異方性エツチングによ
り選択的にエツチングして、該第２のレジスト（６）を
露出させ、該第１のレジスト（４）を剥離除去する工程
を含む本発明による電極形成方法により達成される。
本発明は、電極形成用の開口部にオーバハングの形成が
できる、レジストと金属の複合層よりなるリフトオフパ
ターンを厚く形成し、この開口部を覆ってハンプ形成用
の金属層を厚く被着し、電極形成部をマスクして異方性
エツチングにより金属層をエツチングしてバンプを形成
し、バンプ周囲のリフトオフパターンをリフトオフによ
り除去する。
できる、レジストと金属の複合層よりなるリフトオフパ
ターンを厚く形成し、この開口部を覆ってハンプ形成用
の金属層を厚く被着し、電極形成部をマスクして異方性
エツチングにより金属層をエツチングしてバンプを形成
し、バンプ周囲のリフトオフパターンをリフトオフによ
り除去する。
エツチング時は、リフトオフパターンの金属層、または
その上に被着されたパターニング用のレジストをそのま
ま残してエンチングのストッパとする。
その上に被着されたパターニング用のレジストをそのま
ま残してエンチングのストッパとする。
またリフトオフはリフトオフパターンがオーバハングを
有するため簡単に行うことができる。
有するため簡単に行うことができる。
以上の作用により、高いハンプを歩留りよく形成できる
。
。
第１図（１）〜（４）は本発明による金属バンプの形成
方法を説明する断面図である。
方法を説明する断面図である。
第１図（１）において、ｐ型Ｓｉ基板ｌに形成されたｎ
型領域１＾上に電極を形成する。
型領域１＾上に電極を形成する。
基板全面にＳｉｎ、層２を被着し、電極形成部を開口し
、旧電極３を形成する。
、旧電極３を形成する。
ここまでの工程は第２図、第３図の従来例と全く同様で
ある。
ある。
つぎにレジストと金属層とよりなるリフトオフパターン
を形成する。
を形成する。
ＡＩ電極３を覆って第１のレジスト４、第１の金属層と
して４１層５、第２のレジスト６を順次被着し、第２の
レジスト６を用いたフォトプロセスにより電極部を開口
する。
して４１層５、第２のレジスト６を順次被着し、第２の
レジスト６を用いたフォトプロセスにより電極部を開口
する。
このとき、開口部７の断面形状は４１層５が庇を形成す
るように第１のレジスト４はパターン面積以上に余分に
除去され、開口部はオーバハングが形成される。
るように第１のレジスト４はパターン面積以上に余分に
除去され、開口部はオーバハングが形成される。
第１図（２）において、開口部７を覆って基板全面に第
２の金属層としてＩｎＮ３を被着し、さらにその上に、
通常のフォトプロセスによりレジストパターン９を形成
する。
２の金属層としてＩｎＮ３を被着し、さらにその上に、
通常のフォトプロセスによりレジストパターン９を形成
する。
第１図（３）において、レジストパターン９をマスクに
して、イオンミリングを用いて、垂直方向に優勢な異方
性エツチングによりＩｎ層８を第２のレジスト６が露出
するまでエツチングを行う。
して、イオンミリングを用いて、垂直方向に優勢な異方
性エツチングによりＩｎ層８を第２のレジスト６が露出
するまでエツチングを行う。
このとき、リフトオフパターンがストッパとなるので図
示のようになる。
示のようになる。
イオンミリングはアルゴン（八ｒ）イオンを用いて、Ｉ
Ｑ−’Ｔｏｒｒ程度に減圧して行う。
Ｑ−’Ｔｏｒｒ程度に減圧して行う。
第１図（４）において、第１のレジスト４を剥離除去す
る。ここで開口部はオーバハングが形成されているため
、リフトオフは容易に行える。
る。ここで開口部はオーバハングが形成されているため
、リフトオフは容易に行える。
以上の工程によりＩｎハンプ８Δが得られる。このよう
なバンブは高さ１０μｍ程度迄、基板に何ら損傷を与え
ることなく形成可能である。
なバンブは高さ１０μｍ程度迄、基板に何ら損傷を与え
ることなく形成可能である。
以上詳細に説明したように本発明によれば、従来の方法
では形成が困難であった、高さ１０ｃｒｍ程度の高いバ
ンブが歩留りよく形成できる。
では形成が困難であった、高さ１０ｃｒｍ程度の高いバ
ンブが歩留りよく形成できる。
第１図（１）〜（４）は本発明による金属バンプの形成
方法を説明する断面図である。 第２図は従来例による金属バンブの形成方法を説明する
断面図、 第３図は他の従来例による金属バンプの形成方法を説明
する断面図である。 図において、 ｌはｐ型Ｓｉ基板、 ＩＡはｎ型領域、 ２はＳｉＯ□層、 ３は旧電極、 ４は第１のレジスト、 ５は第１の金属層で４１層、 ６は第２のレジスト、 ７は開口部、 ８は第２の金属層でＩｎ層、 ８ＡはＩｎバンブ、 ９はレジストパターン 杢弁Ｆｆ４の工程 第 １［！Ｉ
方法を説明する断面図である。 第２図は従来例による金属バンブの形成方法を説明する
断面図、 第３図は他の従来例による金属バンプの形成方法を説明
する断面図である。 図において、 ｌはｐ型Ｓｉ基板、 ＩＡはｎ型領域、 ２はＳｉＯ□層、 ３は旧電極、 ４は第１のレジスト、 ５は第１の金属層で４１層、 ６は第２のレジスト、 ７は開口部、 ８は第２の金属層でＩｎ層、 ８ＡはＩｎバンブ、 ９はレジストパターン 杢弁Ｆｆ４の工程 第 １［！Ｉ
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に第１のレジスト（４）、第１の金
属層（５）、第２のレジスト（６）を被着し、電極形成
部の該第１のレジスト（４）、該第１の金属層（５）、
該第２のレジスト（６）を除去して開口部（７）を形成
し、該開口部（７）を覆って第２の金属層（８）を被着
し、該開口部（７）上の該第２の金属層（８）の上に、
レジストパターン（９）を形成し、 該レジストパターン（９）をマスクにして、該第２の金
属層（８）を垂直方向に優勢な異方性エッチングにより
選択的にエッチングして、該第２のレジスト（６）を露
出させ、 リフトオフ法により、該第１のレジスト（４）、該第１
の金属層（５）、該該第２のレジスト（６）を除去する 工程を含むことを特徴とする電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181202A JPS6242435A (ja) | 1985-08-19 | 1985-08-19 | 電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181202A JPS6242435A (ja) | 1985-08-19 | 1985-08-19 | 電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242435A true JPS6242435A (ja) | 1987-02-24 |
Family
ID=16096624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181202A Pending JPS6242435A (ja) | 1985-08-19 | 1985-08-19 | 電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417126B1 (ko) * | 2001-06-01 | 2004-02-05 | 한국전자통신연구원 | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 |
-
1985
- 1985-08-19 JP JP60181202A patent/JPS6242435A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417126B1 (ko) * | 2001-06-01 | 2004-02-05 | 한국전자통신연구원 | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6242435A (ja) | 電極形成方法 | |
| JPS6281075A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPH01192137A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS62260360A (ja) | 固体撮像装置のパツシベ−シヨン層 | |
| JPS6362104B2 (ja) | ||
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH07169877A (ja) | 金属多層集積装置及びその製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS6225425A (ja) | 表面保護膜のエツチング方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH0531301B2 (ja) | ||
| JPS62274715A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS63175480A (ja) | リセス型ｍｅｓｆｅｔの製造方法 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JPH05235175A (ja) | 半導体装置の製造方法 |