JPS59152643A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPS59152643A JPS59152643A JP2647383A JP2647383A JPS59152643A JP S59152643 A JPS59152643 A JP S59152643A JP 2647383 A JP2647383 A JP 2647383A JP 2647383 A JP2647383 A JP 2647383A JP S59152643 A JPS59152643 A JP S59152643A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- etching
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明はシリコン基板上（：絶縁−ン介してシリコンＺ
含有した金属配線を形成する配線形成方法に関する。
含有した金属配線を形成する配線形成方法に関する。
口）従来技術
近年、半導体装置の小型集積化に伴い、シリコン半導体
基板に形成される不純物拡散層も浅くなりつつある。こ
のためシリコン基板上（二絶綴層ン介して設けるＡＩ！
Ｉ！とこの不純物拡散層とのコンタクトン採るとＡ ｌ
−８１０）′相互拡散により配線Ａｌが上記不純物拡
散層を突き抜けてＡｌ配線がシリコン基板に短絡した状
態になる危険性があった。これＺ防止するためにＡｌ配
線に数チ程度のＳｉｙ、−含有せしめてコンタクト部で
のＡＪ−３１の相互拡散ビ抑制する配線方法を採用する
ようになってきている。、然し乍らこの場合シリコン基
板上に絶縁層ン介して設けたＳｌを含有したＡＪ層ン配
線形状にエツチングするとき、上記絶縁層上に８１のエ
ツチング残渣が生じ、配線間の短絡の原因になると云う
間即かあった。
基板に形成される不純物拡散層も浅くなりつつある。こ
のためシリコン基板上（二絶綴層ン介して設けるＡＩ！
Ｉ！とこの不純物拡散層とのコンタクトン採るとＡ ｌ
−８１０）′相互拡散により配線Ａｌが上記不純物拡
散層を突き抜けてＡｌ配線がシリコン基板に短絡した状
態になる危険性があった。これＺ防止するためにＡｌ配
線に数チ程度のＳｉｙ、−含有せしめてコンタクト部で
のＡＪ−３１の相互拡散ビ抑制する配線方法を採用する
ようになってきている。、然し乍らこの場合シリコン基
板上に絶縁層ン介して設けたＳｌを含有したＡＪ層ン配
線形状にエツチングするとき、上記絶縁層上に８１のエ
ツチング残渣が生じ、配線間の短絡の原因になると云う
間即かあった。
ハ）発明の目的
本発明はこのような点に鉛みて為されたものであって、
Ｓｌのエツチング残層のないＡＩ！配線の形成方法を提
供するものである。
Ｓｌのエツチング残層のないＡＩ！配線の形成方法を提
供するものである。
二）発明の構成
本発明はシリコン基板上に責なる材料から成る上層、下
層の絶縁層を形成する工程と、この絶縁層上にシリコン
Ｚ含有した金属層を設ける工程と。
層の絶縁層を形成する工程と、この絶縁層上にシリコン
Ｚ含有した金属層を設ける工程と。
この金属層を所望形状（ニエッデングして金属配線を形
成する工程と、この稜属配線乞マスクとして上記絶縁層
の上層ン下層との材料の差異を利用することによりエツ
チング除去する工程と、で構成される。
成する工程と、この稜属配線乞マスクとして上記絶縁層
の上層ン下層との材料の差異を利用することによりエツ
チング除去する工程と、で構成される。
ホ）実 流側
＠１図乃至第６図は本発明配線形成方法ン工程順に示し
た断面図であって、これらの図面Ｚ用いて本発明！詳述
する。先ずシリコン基板（１）上（：フイールド酸化膜
（２）及びトランジスタ領域（３）等の１子領ｊｓＡｙ
ｒ設けこのトランジスタ領域（３）内にゲート酸化膜（
４）、モリブデン等より成るゲート電極（５）、ソース
、トレイン領域となる基板（１１と逆導電型の不純物領
域ｆ６１（６）ン杉成する（〈１１図）。七の硬Ｓ１０
２ｖ基板（１）全面（”１−ＯＶＤ法で６０［］ＤＡ厚
稈０２上＠（８）が窒化シリコンより成る絶縁−（９）
を設ける（第２図）。次にコンタクトホ、＝ルフレ成の
ため上記絶縁＠（９）上に第１のレジスト（１（ト）を
設けて絶縁層（９）上１ｍ （８１の窒化シリコン暑Ｏ
Ｆ４＋０２ガスン用いたプラズマエツチングでエツチン
グした後、リアクティブイオンエツチングｙｔ用いて下
ＩＮ （７）の８１０２’ｉエツチング除去して＠６図
にボ丁如くコア９’） トホール４１１０１１ ’ｌ穿
っ。尚、ココテ下ｒＰＩＩ（７１の８１０２ｙエフナン
グするのにリアクティブイオンエツチングを使用するの
はコンタクトホー冑０同υが裾広がりになって後のＡＩ
！妃線杉成時に断線が発生するのン防止するためである
。第１のレジス）（１０）除去後、Ｓｌを数チ含有℃た
Ａｌ＠Ｃｌ２１ンスパタリング龜より５０００Ａ〜１μ
厚程度に形成しく＄４図）、このＡ／１１０２１上に第
２のレジスト０３１を配線形状に設けて上記Ａ／ＩＦｊ
ｌｌ（ｔ２１ｖ５０℃の燐酸でウエットエツチングする
ことによりＡｔ配線ｏ ４＋ａ’４１・・・を設ける（
弔５図）。このとき上記絶縁層（９）上にＡ／＃（１２
１（二含有されていたＳｌのエツチング残渣＋＋５１＋
ｉ５＋・・・が生じる。第２のレージストｏ３１除去後
、上記ＡＩ！妃線１１４１χマスクとしてＯＦ４＋０２
ガスによるプラズマエツチングで絶縁ＩＴｈ （９）の
上層゛（８）の窒化シリコンンエツデングしく第６図）
、絶縁層（９）上のｓｉｉエッナング残渣１１５）１１
１一完全に除去する。このとき絶縁層（９）下層（８）
の８１０２はＯＦ４ガスによるプラズマエツチングでに
マエッチングされス、このエツチングのストッパーとな
る。
た断面図であって、これらの図面Ｚ用いて本発明！詳述
する。先ずシリコン基板（１）上（：フイールド酸化膜
（２）及びトランジスタ領域（３）等の１子領ｊｓＡｙ
ｒ設けこのトランジスタ領域（３）内にゲート酸化膜（
４）、モリブデン等より成るゲート電極（５）、ソース
、トレイン領域となる基板（１１と逆導電型の不純物領
域ｆ６１（６）ン杉成する（〈１１図）。七の硬Ｓ１０
２ｖ基板（１）全面（”１−ＯＶＤ法で６０［］ＤＡ厚
稈０２上＠（８）が窒化シリコンより成る絶縁−（９）
を設ける（第２図）。次にコンタクトホ、＝ルフレ成の
ため上記絶縁＠（９）上に第１のレジスト（１（ト）を
設けて絶縁層（９）上１ｍ （８１の窒化シリコン暑Ｏ
Ｆ４＋０２ガスン用いたプラズマエツチングでエツチン
グした後、リアクティブイオンエツチングｙｔ用いて下
ＩＮ （７）の８１０２’ｉエツチング除去して＠６図
にボ丁如くコア９’） トホール４１１０１１ ’ｌ穿
っ。尚、ココテ下ｒＰＩＩ（７１の８１０２ｙエフナン
グするのにリアクティブイオンエツチングを使用するの
はコンタクトホー冑０同υが裾広がりになって後のＡＩ
！妃線杉成時に断線が発生するのン防止するためである
。第１のレジス）（１０）除去後、Ｓｌを数チ含有℃た
Ａｌ＠Ｃｌ２１ンスパタリング龜より５０００Ａ〜１μ
厚程度に形成しく＄４図）、このＡ／１１０２１上に第
２のレジスト０３１を配線形状に設けて上記Ａ／ＩＦｊ
ｌｌ（ｔ２１ｖ５０℃の燐酸でウエットエツチングする
ことによりＡｔ配線ｏ ４＋ａ’４１・・・を設ける（
弔５図）。このとき上記絶縁層（９）上にＡ／＃（１２
１（二含有されていたＳｌのエツチング残渣＋＋５１＋
ｉ５＋・・・が生じる。第２のレージストｏ３１除去後
、上記ＡＩ！妃線１１４１χマスクとしてＯＦ４＋０２
ガスによるプラズマエツチングで絶縁ＩＴｈ （９）の
上層゛（８）の窒化シリコンンエツデングしく第６図）
、絶縁層（９）上のｓｉｉエッナング残渣１１５）１１
１一完全に除去する。このとき絶縁層（９）下層（８）
の８１０２はＯＦ４ガスによるプラズマエツチングでに
マエッチングされス、このエツチングのストッパーとな
る。
尚、本実施例では絶縁層の下層Ｙｓ １０２にて形成し
ているが、これはＰＥＧで形成しても同様な工程が採れ
る。また、絶縁層の下相ン窒化シリコンで形成し、上１
１１１ｇ８１０２で形成するとともｃ−ｈｌｔｗのエツ
テングン熱燐酸ン用いて行い、下層の窒化シリコンをエ
ツチングのストッパーとすることも考えられる。 。
ているが、これはＰＥＧで形成しても同様な工程が採れ
る。また、絶縁層の下相ン窒化シリコンで形成し、上１
１１１ｇ８１０２で形成するとともｃ−ｈｌｔｗのエツ
テングン熱燐酸ン用いて行い、下層の窒化シリコンをエ
ツチングのストッパーとすることも考えられる。 。
へ）発明の詳細
な説明したように本発明配線形成方法はシリコン基板上
に譬なる材料から成る上層、下層の絶縁層を形成する工
程と、この絶線層上にシリコンを含有した金属層ン設け
る工程と、この金属層ン所望形状にエツチングして金属
配線ケ形成する工程と、この金属配線ンマスクとして上
記絶ａｈの上層ケ下層との材料の差＄を利用することに
よりグとともに完全に除去され金属配線間の帰路事故Ｚ
防止することが出来、信頼性の早い単導体装置が提供さ
れる。
に譬なる材料から成る上層、下層の絶縁層を形成する工
程と、この絶線層上にシリコンを含有した金属層ン設け
る工程と、この金属層ン所望形状にエツチングして金属
配線ケ形成する工程と、この金属配線ンマスクとして上
記絶ａｈの上層ケ下層との材料の差＄を利用することに
よりグとともに完全に除去され金属配線間の帰路事故Ｚ
防止することが出来、信頼性の早い単導体装置が提供さ
れる。
第１図乃至第６図は本発明配線形成方法ン工秤順に示す
断面図である。 （１）・・・シリコ１ン基板、（２）・・・フィールド
酸化膜、（３）・・・トランジスタ領域、（９）・・・
絶縁層、１１１νｆｉ１１・・・コンタ７ トホ／ｌ／
、１１２１・Ａ ／？ ｌ白、１Ｔ４１Ｑ４１．Ａ ｌ
ｒｒ７’、：’Ｈ’ｘ−，。
断面図である。 （１）・・・シリコ１ン基板、（２）・・・フィールド
酸化膜、（３）・・・トランジスタ領域、（９）・・・
絶縁層、１１１νｆｉ１１・・・コンタ７ トホ／ｌ／
、１１２１・Ａ ／？ ｌ白、１Ｔ４１Ｑ４１．Ａ ｌ
ｒｒ７’、：’Ｈ’ｘ−，。
Claims (1)
- 【特許請求の範囲】 °１）シリコン基板上に絶縁層ン介してシリコンを含有
した金属配線χ形成する配線形成方法に於いて、シリコ
ン基板上に異なる材料から成る上層、−下島の絶縁＠Ｚ
影形成、この絶縁施主にシリコンＺ含有した金嗅層Ｚ設
け、この金属層Ｚ所望形状にエツテングして金属配線Ｚ
形成した後、この金属配線ビマスクとして上記絶縁層の
上層を下階との材料の差異Ｚ利用することによりエツテ
ング除去することを特徴とした配線形成方法。 ２）上記余塵配線としてはＡＩ！配線配線住設ことン特
徴とした特許請求の範囲第１項記載の配線形成方法。 ３）上記絶縁層は下方’１２（Ｂ ｉ Ｏ２父はＰＥＧ
で形成し、上層ビ窒化シリコンで形成するとともに、こ
の絶縁−の上層ン忙属配線をマスクとしてエツテングす
るときＯＦ４＋０２ガス！−よるプラズマエツテングで
エツテングを行、うことを特徴とする特許請求の範囲第
１項記載の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2647383A JPS59152643A (ja) | 1983-02-18 | 1983-02-18 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2647383A JPS59152643A (ja) | 1983-02-18 | 1983-02-18 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59152643A true JPS59152643A (ja) | 1984-08-31 |
Family
ID=12194475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2647383A Pending JPS59152643A (ja) | 1983-02-18 | 1983-02-18 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247547A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0697297A (ja) * | 1992-03-28 | 1994-04-08 | Hyundai Electron Ind Co Ltd | コンタクトを有する半導体素子及びその製造方法 |
-
1983
- 1983-02-18 JP JP2647383A patent/JPS59152643A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247547A (ja) * | 1986-04-18 | 1987-10-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0697297A (ja) * | 1992-03-28 | 1994-04-08 | Hyundai Electron Ind Co Ltd | コンタクトを有する半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| JPH0821559B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59152643A (ja) | 配線形成方法 | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH01235352A (ja) | 半導体装置の製造方法 | |
| JPS61125152A (ja) | 半導体装置の製造方法 | |
| JPS61214537A (ja) | 半導体装置の製造方法 | |
| JPH0414851A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPS62130525A (ja) | 半導体集積回路の製法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS61244026A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH05109729A (ja) | 半導体装置 |