JP2014523644A - 選択基板の両面に部品を有する集積回路、及びその製造方法 - Google Patents

選択基板の両面に部品を有する集積回路、及びその製造方法 Download PDF

Info

Publication number
JP2014523644A
JP2014523644A JP2014517185A JP2014517185A JP2014523644A JP 2014523644 A JP2014523644 A JP 2014523644A JP 2014517185 A JP2014517185 A JP 2014517185A JP 2014517185 A JP2014517185 A JP 2014517185A JP 2014523644 A JP2014523644 A JP 2014523644A
Authority
JP
Japan
Prior art keywords
substrate
layer
circuit layer
circuit
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014517185A
Other languages
English (en)
Other versions
JP6076972B2 (ja
Inventor
エス ケーブル，ジェームズ
マーク ミスシオン，アンソニー
イー リーディ，ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PSemi Corp
Original Assignee
PSemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PSemi Corp filed Critical PSemi Corp
Publication of JP2014523644A publication Critical patent/JP2014523644A/ja
Application granted granted Critical
Publication of JP6076972B2 publication Critical patent/JP6076972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

新規の集積回路（ＳＯＩ ＩＣ）並びにＩＣの製造方法及び実装方法を開示する。一実施形態において、ＩＣは、ＳＯＩウェーハのアクティブ層から形成された当該ＩＣの第１の回路層を有する。第１の回路層はバッファ層の第１表面に結合され、バッファ層の第２表面は、絶縁材料を有する選択基板に結合されている。選択基板は、限定ではないが、サファイア、石英、二酸化シリコンガラス、圧電材料及びセラミックから選択され得る。選択基板の第２表面に結合されてＩＣの第２の回路層が形成される。マウントされたＩＣの一実施形態において、第１の回路層は半田バンプ又は銅ピラーを介してパッケージ基板のコンタクトパッドに結合される。第２の回路層はワイヤボンドを介してパッケージ基板のコンタクトパッドに結合される。パッケージ基板上のインターコネクトが、第１の回路層、第２の回路層及び外部回路コンポーネントの間の結合を提供する。一実施形態において、ＩＣを製造する方法は、アクティブ層とシリコン基板との間にバッファが配置されたＳＯＩウェーハのアクティブ層から第１の回路層を形成し、シリコン基板を除去し、バッファ層に選択基板を結合し、選択基板に結合して第２の回路層を形成する工程群を有する。

Description

本開示は、電子集積回路（ＩＣ）に関し、より具体的にはシリコン・オン・インシュレータ（ＳＯＩ）ＩＣに関する。
ＩＣのサイズを縮小することは、製造及びパッケージングの経済性を高めるために重要なことである。また、無線モバイル装置用のＲＦ ＩＣなどの一部の用途では、ＩＣが組み込まれる装置が小さく、ＩＣに利用可能な空間が制約されるので、ＩＣは小さくなければならない。しかしながら、ＩＣサイズを縮小することは、様々な理由のために困難であり得る。主として能動コンポーネント（例えばトランジスタ）を有するＩＣの領域では、例えば、熱的な結合のための面積が小さくなるので、ＩＣからの放熱が一層と困難になる。主として受動コンポーネント（例えばキャパシタ及びインダクタなど）を有するＩＣの領域では、それらコンポーネントの生来的なサイズが物理原理に関係し、それらのサイズを縮小することは達成が困難である。
ＲＦ回路（例えばＲＦパワーアンプ（ＰＡ）及びＲＦスイッチなど）の場合、受動コンポーネントに必要な空間が回路の全体サイズに大きく寄与し得る。何故なら、ＲＦ回路は、大きい受動素子を有するものであるＲＦフィルタ及び／又は共振器を必要とすることが多いからである。受動コンポーネントの配置によって、更なる１つの問題が提起される。一部の実装において、受動コンポーネントは“オフチップ”（能動コンポーネントを有するＲＦ ＩＣとは別個の回路部品）で配置される。これは、部品サイズ、効率的な信号結合、又はその他の留意事項に関する理由により、受動コンポーネントをオンチップ集積することは実用的でないからである。他の実装において、受動コンポーネントは、能動スイッチングコンポーネントから分離されたＩＣ領域にオンチップ配置される。何れの場合も、比較的大きいＩＣ面積が受動コンポーネントのために必要であり、相互接続に付随する寄生インピーダンス、及び能動コンポーネントと受動コンポーネントとの間で伝達される信号に関するインピーダンス整合の要求に起因して、能動コンポーネントと受動コンポーネントとの間での効率的なＲＦ信号結合を達成することは困難である。
従来技術によれば、ＩＣのサイズを縮小する方法は、１つ又は複数の層（レイヤ）のＩＣコンポーネントを上下に積層（スタック）するものである。例えば、第１のＩＣコンポーネントが基板上に作製され、第２層のＩＣコンポーネントが第１のＩＣ層の頂部に作製され得る。このとき、これらのコンポーネント層は、絶縁層によって分離されるとともに、該絶縁層を貫通するビア（すなわち、導電材料で充填された孔）を用いて電気的に接続される。しかしながら、特にＲＦ ＩＣでは、このような積層手法は多くの制限を有する。例えば、ビアに関連する寄生損失及びインピーダンス整合に起因して、電気的な相互接続にビアを使用することは、ＲＦ ＩＣでは実現困難であり得る。積層ＩＣを作り出すプロセスは、標準的でないＩＣ処理工程を伴うので、別の問題を提起する。それにより、製造歩留りの低下及び製造コストの上昇がもたらされる。
積層ＩＣにおける追加の層はまた熱伝導性を低下させ、それにより、動作デバイスによって生成される熱の除去が妨げられる。また、更なるＩＣレイヤの積層は、低背のパッケージ外形を必要とするシステムでの使用を不可能にするのに足りるほどに、ＩＣの厚さを増大させてしまい得る。
ＲＦ ＩＣ設計の当業者に周知な理由により、ＲＦ ＩＣは有利にはシリコン・オン・インシュレータ（ＳＯＩ）技術を用いて実装される。一部の用途において、ＳＯＩ ＲＦ ＩＣは、シリコン基板と、該基板に接合されたバッファ層（典型的には、埋込酸化物（buried-oxide；ＢＯＸ）二酸化シリコン層）と、バッファ層の頂面上の薄いシリコン層（ここでは“アクティブ層”と称する）とを有する市販のＳＯＩウェーハ上に製造され得る。例えばトランジスタなどのデバイスがアクティブ層内に製造され、バッファ層がＩＣコンポーネント間の電気的分離（アイソレーション）を提供する。しかしながら、バッファ層は比較的薄いので（典型的な厚さは１マイクロメートル未満）、アクティブ層内のデバイスと導電性シリコン基板との間でのＲＦ信号の容量結合が、多くのタイプのＲＦ ＩＣで乏しい性能を生じさせ得る。これらのため、シリコン基板を完全な絶縁基板で置き換えることが有利になり得る。ＲＦ ＩＣのサイズを縮小することに関して上述した制限は、一般に、ＳＯＩ ＲＦ ＩＣにもはっきりと関係する。
従来技術に係る一部の制限が、２０１０年２月２５日に公開された「Double-Sided Integrated Circuit Chips」というタイトルの特許文献１に提示されている。特許文献１（ここに援用する）は、ＢＯＸ層を持つＳＯＩウェーハ上に２つのＳＯＩ ＩＣが別々に製造されるＩＣ構造及び製造方法を教示している。これら２つのＳＯＩ ＩＣは、ＢＯＸ層を露出させるように薄化され、ＢＯＸ層同士を一緒にするように背中合わせで接合される。これら２つのＳＯＩ ＩＣの２つの回路は、ＢＯＸ層を貫通して形成されたビアを用いて共に電気的に結合される。参照した教示の１つの制限は、２つの回路を分離する層の組成が、ＢＯＸ層を成すものである二酸化シリコンに制約されることである。二酸化シリコンは乏しい熱伝導性を有し、特にＲＦパワーアンプ又はスイッチング回路には、その他の材料の方が優れた性能をもたらし得る。この従来技術の教示の別の１つの制限は、ビアをアライメントして作製するために必要とされる高価な方法に由来する。この従来技術の教示の更なる１つの制限は、欠陥のあるビアによって回路の不具合及び誤動作が起こり得ることである。
ここでの教示は、ＩＣの面積及び厚さを縮小すること、ＩＣ性能を向上させること、並びに効率的且つ経済的な製造方法を提供することによって、従来技術に係る制限を解消する新規のＩＣ及び製造方法を開示する。
米国特許出願公開第２０１０／００４４７５９号明細書
新規の集積回路（ＩＣ）及び製造方法を開示する。
一実施形態において、ＩＣは、ＳＯＩウェーハのアクティブ層から形成された当該ＩＣの第１の回路層を有する。第１の回路層はバッファ層の第１表面に結合され、バッファ層の第２表面は、絶縁材料を有する選択された基板（選択基板）に結合されている。選択基板は、限定ではないが、サファイア、石英、二酸化シリコンガラス、圧電材料及びその他のセラミックから選択され得る。ＩＣの第２の回路層が、選択基板の第２表面上に形成され且つそれに結合される。第１の回路層は、ＩＣの“正面側”として参照され、第２表面のコンポーネントは、ＩＣの“裏面側”として参照され得る。
マウントされたＩＣの一実施形態において、第１の回路層は、例えば半田ボール又は銅ピラーなどのコンタクト要素によって、パッケージ基板上に配設された第１のコンタクトパッドに結合される。第２の回路層は、ワイヤボンド又はその他の手段によって、パッケージ基板上に配設された第２のコンタクトパッドに結合される。第１及び第２のコンタクトパッドは、パッケージ基板上に配設されたインターコネクトによって、共に動作可能に結合され、それにより、第１の回路層と第２の回路層とが共に動作可能に結合される。パッケージ基板上の他のコンタクトパッドは、第１の回路及び／又は例えば信号入力／出力若しくは電源などのその他のコンポーネント用のインターコネクトに結合されたその他のコンタクト要素に結合され得る。これらその他のコンポーネントは、パッケージ基板上の別個の要素として配置され、あるいはパッケージ基板の外部に配置され得る。同様に、他のコンタクトパッドは、第２の回路層及び／又はその他のコンポーネント用のインターコネクトに結合されたワイヤボンドに結合されてもよい。代替実施形態において、その他のパッケージング手段、及びワイヤボンド以外のコンタクト手段が使用されてもよい。例えば、埋込式のダイパッケージング、及び／又はビアインターコネクトが使用され得る。
一部の実施形態において、ＩＣは、ＲＦ増幅器、ＲＦスイッチ、又はこれらの組み合わせを有する。様々な実施形態において、ＩＣの第１及び／又は第２の回路層は、限定ではないが、ＲＦ回路、増幅器回路、スイッチング回路、デジタル回路、フィルタ回路、共振器回路、音響波コンポーネントを含んだ回路、及び微小電気機械システム（ＭＥＭＳ）コンポーネントを有し得る。
ＩＣを製造する方法は、ＳＯＩウェーハのアクティブ層から第１の回路層を形成することを含む。ＳＯＩウェーハは、アクティブ層と、アクティブ層に結合されたバッファ層と、バッファ層に結合されたシリコン基板とを有する。第１の回路層を形成した後、シリコン基板がバッファ層から除去され、バッファ層が選択基板の第１表面に結合される。代替実施形態において、第１の回路層は、例えばサファイア基板に結合されたシリコン層など、サファイア基板上に形成されたアクティブ層に形成されてもよい。選択基板は必要に応じて所望の厚さまで薄化される。選択基板の第２表面に結合されたＩＣの第２の回路層が形成される。ＩＣを製造する方法は概して、ＩＣ上にコンタクト要素を形成することと、ダイシングによって複数のＩＣを分離することとを含む。
一部の実施形態において、第２の回路層は、別の基板（例えば、別のＳＯＩウェーハ、絶縁性の表面層を有するシリコンウェーハ、又は圧電基板）上に形成され得る。その後、該別の基板は必要に応じて薄化あるいは除去され、第２の回路層が選択基板の第２表面に転写されて結合される。
更なる実施形態は、ＳＯＩウェーハのアクティブ層から第１の回路層を形成することを含み得る。ＳＯＩウェーハは、アクティブ層と、アクティブ層に結合されたバッファ層と、バッファ層に結合されたシリコン基板とを有する。第１の回路層を形成した後、シリコン基板がバッファ層から除去される。これとは独立に、ＩＣの第２の回路層が形成される。第２の回路層は、選択基板の第２表面上に直接的に形成されてもよい。他の例では、第２の回路層は、別の基板上に形成され、その後に選択基板の第２表面に転写されて結合されてもよい。その後、選択基板が必要に応じて、選択された厚さまで薄化され、バッファ層が選択基板の第１表面に結合される。
ＲＦパワーアンプとＲＦスイッチとを含んだ本発明に係るＩＣの例示的な一実施形態が開示される。
本教示に従って形成されるＩＣの断面を模式的に示す図である。 本教示に従ったマウントされたＩＣの断面を模式的に示す図である。 本教示に従ったＩＣを形成する開示の方法を示すフローチャートである。 本開示に従って処理されるＳＯＩウェーハの断面を模式的に示す図である。 本開示に従って処理されるウェーハ層の一製造過程の構成の断面を模式的に示す図である。 本開示に従って処理されるウェーハ層の別の一製造過程の構成の断面を模式的に示す図である。 本開示に従って処理されるウェーハ層の別の一製造過程の構成の断面を模式的に示す図である。 本開示に従って処理されるウェーハ層の別の一製造過程の構成の断面を模式的に示す図である。 本開示に従って処理されるウェーハ層の更なる別の一製造過程の構成の断面を模式的に示す図である。 本教示に従ったＩＣを形成する他の開示の方法を示すフローチャートである。 図１０の方法に従って処理されるウェーハ層の一製造過程の構成の断面を模式的に示す図である。 図１０の方法に従って処理されるウェーハ層の別の一製造過程の構成の断面を模式的に示す図である。 図１０の方法に従って処理されるウェーハ層の更なる別の一製造過程の構成の断面を模式的に示す図である。 本教示に従ったＩＣを形成する更なる開示の方法を示す２つのフローチャートである。 本教示に従ったＩＣを形成する更なる開示の方法を示す２つの更なるフローチャートである。 図１４及び１５の方法に従って処理されるウェーハ層の製造過程の構成の断面を模式的に示す図である。 本教示に従って実装され得る例示のＲＦ集積回路を示すブロック図である。 様々な図における似通った参照符号及び記号表示は、似通った要素を指し示している。
この説明全体を通して、発明概念の使用及び実装を例示する目的で実施形態及び変形例を記述する。例示の記述は、ここに開示される概念の範囲を限定するものとしてではなく、発明概念の例を提示するものとして理解されるべきである。
本教示は、絶縁材料を有する選択基板（選択された基板）の両面にＩＣコンポーネントが配置される新規のＩＣを開示するものである。この発明概念の１つの利点は、選択基板が複数の絶縁基板材料から選択され得ることである。一例において、選択基板層はサファイアを有し得る。ＲＦ ＩＣ設計の当業者に知られているように、サファイア基板は、ＲＦ ＩＣに優れた電子的特性及び熱的特性を提供する。本教示は、改善されたＩＣを製造する方法を含む。
ここに開示される実施形態例は：複数のタイプのＩＣにて実装され得る集積回路（ＩＣ）の構造又は一般的形態；マウントされたＩＣの形態；ＩＣを製造する方法；及び発明概念に従ったＩＣタイプの例を含む。一実施形態において、ＩＣはシリコン・オン・インシュレータ（ＳＯＩ）ＩＣを有する。ここに開示される方法及び装置の範囲はＳＯＩ ＩＣに限定されないが、本教示に従ったＳＯＩ ＩＣの実施形態を例として提示する。
ＳＯＩ ＩＣは、半導体層の下に位置する絶縁層がＩＣのコンポーネント間の電気的アイソレーションを向上させるので、数多くの典型的な用途で使用されている。これは、例えば耐放射線ＩＣ及び無線周波数（ＲＦ）ＩＣなどの用途で重要である。一部の用途において、絶縁層は比較的薄くて十分である。例えば、絶縁層は、典型的に１マイクロメートル未満の厚さである埋込酸化物二酸化シリコン層（“ＢＯＸ層”と称する）を有するバッファ層を有し得る。一部の例示的な実施形態において、バッファ層は薄いシリコン層（その中に能動デバイスが作製される“アクティブ層”としても参照する）とシリコン基板との間に配設される。バッファ層は“エッチングストップ”を提供し得る（すなわち、エッチングを含む処理工程がバッファ層で停止し、それによりアクティブ層が保護される）。バッファ層はまた、アクティブ層への化学的ダメージ及び／又は機械的ダメージを防ぐように作用し得る。アクティブ層とＢＯＸ層とシリコン基板とを有するＳＯＩウェーハは、商業的に入手可能である。本教示によればＳＩＭＯＸウェーハを使用し得るが、一部の用途において、単結晶シリコンのアクティブ層が絶縁性バッファ層（例えばＢＯＸ層など）に接合されたウェーハが性能向上をもたらし得る。一部の用途（例えばＲＦ電力増幅器（パワーアンプ；ＰＡ）及びＲＦスイッチなど）では、ＢＯＸ層より遥かに厚い絶縁層を有することが望ましい。これは、シリコン基板の代わりに絶縁基板を用いることによって実現され得る。シリコン・オン・サファイア（ＳＯＳ）ＩＣは、基板が絶縁性であるものの一例である。そのような絶縁基板を使用する１つの利点は、ＢＯＸ層の熱伝導性に対して向上された熱伝導性を有するように絶縁基板が選択され得ることである。例えば、絶縁基板として、二酸化シリコンではなく、サファイア又は或る選択されたセラミック材料を選択することにより、高められた熱伝導率を得ることができる。
ＲＦ ＩＣを有するシステムでは、受動コンポーネントが当該システムのかなりの領域（又はＩＣ面積（“リアルエステート”））を占有することがある。本教示の１つの利点は、受動コンポーネントに充てられるシステムの領域（又は面積）が大いに削減され得ることである。ここでは、用語“受動コンポーネント”は、電気信号を受動的に妨げたり蓄積したりする回路素子（例えば、抵抗、キャパシタ及びインダクタ）を意味する。用語“能動コンポーネント”は、ここでは主として、例えばトランジスタなど、電気信号を変調、増幅あるいはスイッチする素子を意味する。抵抗は熱を発生し得るものの、ＩＣ内での大抵の熱産生は能動コンポーネントによって発生される。キャパシタ及びインダクタによって発生される熱は一般に無視することができる。ここでの方法及び装置の別の１つの利点は、熱の除去が効率的に行われるように能動コンポーネントを配置しながら、効率的な電気的結合（例えば、インピーダンス整合及び／又はチューニング）が行われるように受動コンポーネントを配置し得ることである。本教示の更なる１つの利点は、シリコン基板を除去して絶縁基板を実現し、それによりシリコン基板を介しての電気的な結合及び消散を防止することによって、能動回路及び受動回路の電子的性能が向上されることである。
ＩＣ構造
図１は、本教示に係るＩＣ１００の断面を例示する図である。アクティブ層１０２は半導体層（例えば、ＳＯＩウェーハのアクティブ層から得られるシリコン層）を有する。図３などを参照して後述する製造方法に従って、アクティブ層１０２の内部及び表面に回路コンポーネント１０７、インターコネクト（相互接続）１０５及びコンタクト１１４が作製される。図１に示した複数の回路コンポーネント１０７、インターコネクト１０５及びコンタクト１１４は単なる例示であり、それぞれ幾つ用いられてもよい。回路コンポーネント１０７、インターコネクト１０５及びコンタクト１１４は、ＩＣ１００の第１の回路１０３（ここでは、第１の回路１０３を等価的に“第１の回路層”と称する）をなすように共に電気的に結合されている。一部の実施形態において、ＩＣ１００の第１の回路１０３は、例えばＲＦパワーアンプ（ＰＡ）及びＲＦスイッチなどのＲＦ ＩＣのスイッチング機能及び増幅機能を提供し得る。しかしながら、ＩＣ製造技術における当業者が認識するように、本開示はそのように限定されるものではない。
必要に応じて、アクティブ層１０２の第１表面にキャップ層１１０が結合され得る。キャップ層１１０は、パッシベーション層を有することができ、限定ではないが、窒化シリコン層、酸化シリコン層、リン珪酸ガラス層、有機層、又はこれらの組み合わせを有し得る。一部の実施形態において、必要に応じてのキャップ層１１０は含められなくてもよい。この例示的な実施形態において、キャップ層１１０内の孔１１２が、コンタクト１１４との電気的且つ／或いは熱的な結合を可能にしている。コンタクト要素１１６がコンタクト１１４に動作可能に結合されている。一部の実施形態において、コンタクト要素１１６は半田バンプを含み得る。他の実施形態において、導電ピラー（例えば、銅ピラー）又はその他の種類のコンタクト要素１１６が使用されてもよい。コンタクト要素１１６の例は、限定ではないが、半田バンプ及び銅ピラーを含む。一例によれば、コンタクト要素１１６をコンタクト１１４に動作可能に結合するための手段は、フリップチップ実装を含む。フリップチップ実装は、ＩＣ製造の当業者に周知の方法である。
アクティブ層１０２の第２表面に、バッファ層１０４の第１表面が接合されている。一部の実施形態において、バッファ層１０４はＢＯＸ層とし得る。バッファ層１０４は、アクティブ層１０２の内部及び表面に作製された複数の回路コンポーネントを構造的に支持するとともに、それら間の電気的アイソレーションを提供する。
バッファ層１０４の第２表面は、基板１０６の第１表面に接合されている。一部の実施形態において、バッファ層１０４は含められなくてもよい。バッファ層１０４が存在しない実施形態においては、アクティブ層１０２が基板１０６の第１表面に直接的に結合され得る。
ここでの方法及び装置の１つの利点は、基板１０６が複数の基板から選択され得ることである。例えば、基板１０６は、限定ではないが、サファイア、石英、二酸化シリコンガラス、圧電材料、化学気相成長によって形成される炭化シリコン（ＣＶＤ ＳｉＣ）、及びセラミック材料といった材料種類から選択され得る。セラミック材料は、限定ではないが、窒化アルミニウム（ＡｌＮ）、炭化シリコン、及びアルミナ（Ａｌ２Ｏ３）といった材料のセラミック形態から選択され得る。ここでの方法及び装置の別の１つの利点は、例えば薄型パッケージのニーズなどの要求を満たすように基板１０６の厚さが選定され得ることである。一例として、選択された基板１０６の厚さは、１０μｍから１０００μｍの範囲から選定され得る。基板１０６の種類及び厚さを選択することを可能にする製造方法については、“製造方法”と題したサブセクションで後述する。
再び図１を参照するに、基板１０６の第２表面に、ＩＣ１００の第２の回路１０８（ここでは、第２の回路１０８を“第２の回路層”とも称する）が結合されている。第２の回路１０８は、コンタクト１１８、インターコネクト１２０、及びコンポーネント１２２を含んでいる。コンポーネント１２２は、受動コンポーネント及び／又は能動コンポーネントを有し得る。図１に示した複数のコンタクト１１８、インターコネクト１２０及びコンポーネント１２２は単なる例示であり、具体的な実施形態において、それぞれ幾つ用いられてもよい。コンタクト１１８、コンポーネント１２２及びインターコネクト１２０は、一部の実施形態において、共に電気的に結合され得る。一部の実施形態において、コンポーネント１２２はキャパシタ及び／又はインダクタを含むことができ、これらが、例えばＲＦ ＰＡ及びＲＦスイッチなどのＲＦ ＩＣの共振器及び／又はフィルタを実現するように、共に電気的に結合され得る。一部の実施形態において、コンポーネント１２２は音響波コンポーネント（例えば音響波フィルタなど）を含み、それにより信号処理機能を実現し得る。例えば、音響波コンポーネントは、表面音響波（ＳＡＷ）デバイス及び／又はバルク音響波（ＢＡＷ）デバイスを含み得る。音響波コンポーネント、ＳＡＷデバイスおよびＢＡＷデバイスは、ＲＦ ＩＣ製造の当業者に周知である。更なる実施形態において、コンポーネント１２２は、微小電気機械システム（ＭＥＭＳ）コンポーネントを含み得る。一般に、コンポーネント１２２は、限定ではないが、能動デバイス、受動デバイス、音響波デバイス、及びＭＥＭＳデバイスを有し得る。ＩＣ１００の第２の回路１０８は、限定ではないが、ＲＦ回路、デジタル回路、フィルタ回路、共振器回路、光電子デバイス、音響波デバイス、及びＭＥＭＳデバイスを含み得る。
コンタクト１１８は、第２の回路１０８の電気的コンタクト及び／又は熱的コンタクトを提供する。一例において、コンタクト１１８はワイヤボンドに結合される。コンタクト１１８との接触のための手段の例については、“マウントされたＩＣ”と題したサブセクションで図２を参照して説明する。
ＳＯＩ ＩＣ１００の第１の回路１０３、及びＳＯＩ ＩＣ１００の第２の回路１０８は、図２を参照しての以下の教示に従って、共に電気的に結合され得る。
マウントされたＩＣ
図２は、ここでの方法及び装置に係るマウントされたＩＣ２００の断面模式図である。コンタクト２０４Ａ、２０４Ｂ、２０６Ａ、２０６Ｂ、及びインターコネクト２０８が、パッケージ基板２０２に接合されている。パッケージ基板２０２は絶縁材料を含んでいる。例えば、パッケージ基板２０２は、限定ではないが、プラスチック、セラミック、ガラス、石英、サファイア、及び非晶質Ａｌ２Ｏ３を含み得る。一部の実施形態において、パッケージ基板２０２は、その上で単一のＩＣ又は複数のＩＣがマウントされて、ＩＣパッケージの一部をなし得る。他の実施形態において、パッケージ基板２０２は、その上で複数のＩＣがマウントされ且つ共に電気的に結合されて、回路ボードの一部をなし得る。例えば、複数のＩＣを用いて、無線モバイル装置の受信器及び／又は送信器がパッケージ基板２０２上に実装され得る。
単純化のため、図２は、コンタクト１１８Ａ、１１８Ｂ、２０４Ａ、２０４Ｂ、２０６Ａ、２０６Ｂ、ワイヤボンド２２０Ａ及び２２０Ｂ、並びにインターコネクト２０８の各々を１つずつ示している。理解されるように、ここに記載される実施形態には各々幾つ含められてもよい。
一部の実施形態において、コンタクト２０４Ａ及び２０６Ａは、信号やバイアス電圧などを伝達するために、パッケージインターコネクト（図示せず）によって外部コンポーネント（例えば、図示されないＩＣ、アンテナ、電源）に電気的に結合され得る。
コンタクト２０４Ａ及び２０４Ｂは、電気信号、電圧、熱エネルギーなどを伝達するために、コンタクト要素１１６に結合されている。図１を参照して上述したように、一部の実施形態において、コンタクト要素１１６は半田バンプを含み得る。他の実施形態において、導電ピラー（例えば、銅ピラー）又はその他の種類のコンタクト要素が用いられてもよい。上述のようにコンタクト２０４Ａは外部コンポーネント（図示せず）にも接続され得るので、ＩＣ１００の第１の回路（図１に示す）は同様に外部コンポーネントに動作可能に結合されて、入力及び出力の信号並びに電圧を提供し得る。
コンタクト２０６Ａはワイヤボンド２２０Ａに電気的に結合されている。ワイヤボンド２２０Ａはまた、コンタクト１１８Ａに電気的に結合されている。コンタクト２０６Ａは外部コンポーネント（図示せず）にも接続され得るので、ＩＣ１００の第２の回路（図１に示す）は同様に外部コンポーネントに電気的に結合されて、入力及び出力の信号並びに電圧を提供し得る。コンタクト２０４Ｂ、インターコネクト２０８、コンタクト２０６Ｂ、ワイヤボンド２２０Ｂ、及びコンタクト１１８Ｂは共に電気的に結合され、それにより（図１に示す）ＩＣ１００の第１の回路１０３と第２の回路１０８とを結合している。
ＲＦシステム工学設計及び製造の当業者は、ＲＦシステムにおけるマウントされたＩＣ２００の実装に関する本教示の利点を認識して理解するであろう。複数の回路コンポーネント間の高度なチューニングを必要とするＲＦシステムでは、回路コンポーネント間のインピーダンス整合を実現するためにワイヤボンドが利用され得る。同様に、ここでの方法及び装置によれば、ワイヤボンド２２０Ａ及び２２０Ｂは、ＩＣ１００の第２の回路とその他の回路コンポーネント（例えば、外部入力／出力回路、及び／又はＩＣ１００の第１の回路）との間のインピーダンス整合を実現するように適応され得る。ワイヤボンド２２０Ａ及び２２０ＢはＲＦ周波数で有意なインピーダンスを示す。これらのインピーダンスは、ワイヤボンド２２０Ａ及び２２０Ｂの個数、長さ及び直径などのパラメータを変更することによって選択的に適応され得る。一部の実施形態において、図２に例示するワイヤボンド２２０Ａ、２２０Ｂは各々、複数のワイヤボンド（図示せず）を有し得る。ワイヤボンドを用いたＲＦチューニングの方法は、ＲＦ設計の当業者によって十分に理解されるものである。従って、本開示は、ＳＯＩ ＩＣ１００の第２の回路及びＲＦシステムのその他の回路コンポーネントのインピーダンス間の効率的なＲＦ結合のための装置及び方法を教示するものである。
能動コンポーネントが熱エネルギーの除去のためにＩＣ１００の第１の回路１０３（図１に示す）内に有利に配置され、且つ受動コンポーネントがＩＣ１００の第２の回路１０８内に都合よく配置され得るので、ここでの方法及び装置の別の１つの利点が提供される。能動コンポーネントは主たる熱エネルギー源であり、コンタクト要素１１６は、回路から熱エネルギーを除去するのに有効な手段を提供する。故に、能動コンポーネントをコンタクト要素１１６の近傍に配置することは、コンタクト要素１１６を介したパッケージ基板２０２への効率的な熱除去のための手段を提供する。
ＩＣ製造及びパッケージングの当業者が理解するように、本教示の範囲は、第１の回路１０３と第２の回路１０８とを電気的に結合する代替的な手段が使用される代替実施形態（図示せず）を包含するものである。例えば、第１の回路１０３と第２の回路１０８との間の電気結合を提供するためにビアが用いられてもよい。さらに、本教示はまた、代替的なマウント・パッケージング方法及び構造を包含するものである。一例において、周知の埋込式のダイパッケージング方法が使用されてもよい。
製造方法
ＩＣ設計及び製造の当業者によって理解されるように、ＩＣを形成するためには何百もの中間工程が必要とされることがある。また、例えばフォトリソグラフィ、マスク形成、エッチング、マスク剥離、イオン注入、及び金属層や誘電体層の堆積などの従来からのＩＣ処理工程は、ＩＣ製造の当業者に周知であり、当業者はそのような工程がどこで必要とされ得るかを理解するであろう。故に、ここでは、発明に係る方法及び装置に関連する工程のみを詳細に説明する。
一実施形態によれば、図３は、例えば図１のＩＣ１００などのＩＣを形成あるいは製造する第１の方法３００のフローチャートを示している。図４は、方法３００による処理に適した工業用ＳＯＩウェーハ４００を例示している。ＳＯＩウェーハ４００は、シリコン基板４０２、バッファ層１０４−Ｗ、及びアクティブ層１０２−Ｗを含んでいる（添え字“−Ｗ”は、図１及び２に示した添え字“−Ｗ”のない同様の番号の要素に関する製造過程のウェーハ層を指し示している）。
図３及び４の双方を同時に参照するに、方法３００はステップ３０２で開始し、そこで、図１に示したＩＣ１００の第１の回路１０３（ここでは、“第１の回路層”とも称する）と同様の、ＩＣの複数の第１の回路を形成するよう、アクティブ層１０２−Ｗが処理される。
ステップ３０４に進み、アクティブ層１０２−Ｗ上に平坦化層５０２（図５に示す）が形成される。
次のステップ３０６にて、第１の平坦化層５０２に第１のハンドリングウェーハ５０４が結合あるいは接合される。図５は、ステップ３０６の完了時のレイヤ構成５００を示している。一例において、第１の平坦化層５０２は、スピンオン法又はその他の知られた製造方法によって設けられるポリマー材料を有し得る。他の一例において、第１の平坦化層５０２は、周知のダイレクトボンディング法、接着ボンディング、又はその他の接合方法に適した表面を提供するように堆積されて研磨された酸化物層を有し得る。第１のハンドリングウェーハ５０４は、限定ではないが、シリコンウェーハ、サファイアウェーハ、石英ウェーハ、又はガラスウェーハを有し得る。第１のハンドリングウェーハ５０４は、接着剤（例えば、ＵＶ剥離接着剤）によって、ダイレクトボンディングによって、あるいはＩＣ製造の当業者に周知のその他の接合方法によって、第１の平坦化層５０２に結合あるいは接合され得る。
次のステップ３０８にて、シリコン基板４０２（図４）が除去される。シリコン材料は、エッチング、機械研磨、研削、又はこれらの組み合わせによって除去され得る。シリコン層を薄化あるいは除去する方法は、ＩＣ製造の当業者に周知である。バッファ層１０４−Ｗは第１表面と第２表面とを有する。バッファ層１０４−Ｗの第１表面は、アクティブ層１０２−Ｗに結合されている表面である。ステップ３０８の完了時、バッファ層１０４−Ｗの第２表面は露出されている。
次のステップ３１０にて、バッファ層１０４−Ｗの第２表面が、選択された基板（選択基板）１０６−Ｗ（図６に示す）の第１表面に結合される。この結合は、接着剤によって、ダイレクトボンディングによって、あるいはＩＣ製造の当業者に周知のその他の方法によって達成され得る。選択基板１０６−Ｗは、限定ではないが、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナのうちの１つを有し得る。一部の実施形態において、選択基板１０６−Ｗは、その上に音響波デバイスが形成され得る圧電材料を有していてもよい。二酸化シリコンバッファ層を有するシリコンデバイス層をサファイアウェーハに接合する方法は、２００５年６月２８日に発行された「Method of Fabricating Silicon Devices on Sapphire with Wafer Bonding at Low Temperature」というタイトルの米国特許第６９１１３７５号に記載されている。シリコンデバイス層をサファイア基板に結合することについての教示に関して、この文献をここに援用する。二酸化シリコンバッファ層を有するシリコンデバイス層をセラミック基板に接合する方法は、２０１１年６月２２日に出願された「Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology」というタイトルの米国仮特許出願第６１／５０００６９号に記載されている。シリコンデバイス層をセラミック基板に結合することについての教示に関して、この文献をここに援用する。
図６は、次のステップ３１２の完了時のレイヤ構成６００を示している。なお、レイヤ構成６００は、図５のレイヤ構成５００に対して１８０°回転されている。ステップ３１２にて、選択基板１０６−Ｗの厚さが、選択された厚さ（選択厚）まで減少される。選択基板１０６−Ｗの厚さは、エッチング、機械研磨、研削、又はこれらの組み合わせによって薄化され得る。一例において、選択厚は１０μｍから１０００μｍの範囲から選定され得る。一部の実施形態において、場合により、例えば、ステップ３１０でバッファ層１０４−Ｗの第２表面に結合された時に既に選択基板１０６−Ｗの厚さが所望の厚さを有する場合など、ステップ３１２は省略されてもよい。
図７は、次のステップ３１４の完了時のレイヤ構成７００を示している。選択基板１０６−Ｗは第１表面と第２表面とを有する。選択基板１０６−Ｗの第１表面は、ステップ３１０を参照して上述したように、バッファ層１０４−Ｗの第２表面に結合されている表面である。ステップ３１４にて、選択基板１０６−Ｗの第２表面に結合されて、第２の回路層１０８−Ｗが形成される。第２の回路層１０８−Ｗは、ＩＣの複数の第２の回路を有する。複数の第２の回路は各々、ＩＣ１００の第２の回路１０８（図１に示す）と同様とし得る。一部の実施形態において、第２の回路層１０８−Ｗは受動コンポーネント（図示せず）を有する。受動コンポーネントは、金属若しくはポリシリコンなどの導電材料及び二酸化シリコンなどの絶縁材料を有し得る複数の層を堆積してパターニングすることによって、選択基板１０６−Ｗの第２表面上に形成され得る。一部の実施形態において、第２の回路層１０８−Ｗは、例えばトランジスタなどの能動コンポーネント（図示せず）を有する。能動コンポーネントは、先ず、選択基板１０６−Ｗの第２表面に半導体層（図示せず）を堆積、結合あるいは接合し、続いて、従来からの半導体ＩＣ製造工程を行うことによって形成され得る。例えば選択基板１０６−Ｗの第２表面などの表面に受動コンポーネント及び能動コンポーネントを形成する方法は、ＩＣ設計製造の当業者に周知である。一部の実施形態において、第２の回路層１０８−Ｗは、第３の基板（図示せず）上に作製されて、その後に選択基板１０６−Ｗの第２表面に転写されて結合されてもよい。第２の回路層１０８−Ｗを選択基板１０６−Ｗの第２表面に転写接合する方法は、本教示を受けたＩＣレイヤ転写技術の当業者に知られ、理解されることになる。
一部の実施形態において、第２の回路層１０８−Ｗは、例えば音響波ＲＦフィルタなどの音響波コンポーネントを有する。例えば、選択基板１０６−Ｗが例えば水晶又は圧電セラミックなどの圧電材料を有する場合、音響波コンポーネントは、音響波部品製造の当業者に周知の方法に従って、選択基板１０６−Ｗの上に直接的に形成され得る。他の一例において、先ず、選択基板１０６−Ｗに追加の圧電層（図示せず）を堆積、接合、あるいはその他の方法で結合し、続いて、この追加の圧電層上に音響波コンポーネントを形成し得る。更なる他の実施形態において、音響波コンポーネントは、第３の基板（図示せず）の上に形成されて、その後に選択基板１０６−Ｗの第２表面に転写されて接合されてもよい。他の実施形態において、第２の回路層１０８−Ｗは光電子デバイス及びＭＥＭＳデバイスを含んでいてもよい。
第２の回路層１０８−Ｗは、限定ではないが、ＲＦ回路、デジタル回路、フィルタ回路、共振器回路、光電子デバイス、音響波デバイス、及びＭＥＭＳデバイスを含み得る。
図８は、第２の平坦化層８０２及び第２のハンドリングウェーハ８０４を含んだレイヤ構成８００を示している。第２の平坦化層８０２は、ステップ３１６にて、第２の回路層１０８−Ｗ上に形成される。
第２のハンドリングウェーハ８０４は、ステップ３１８にて、第２の平坦化層に結合される。
ステップ３２０にて、第１のハンドリングウェーハ５０４が除去される。一部の実施形態において、第１のハンドリングウェーハ５０４が光に透明であるとして、第１のハンドリングウェーハ５０４を光剥離可能な接着剤によって第１の平坦化層５０２に結合することで、光への露光（例えば、ＵＶレーザによる）によって第１のハンドリングウェーハ５０４を除去することが可能にされる。本教示によれば、光剥離可能、熱剥離可能、及び溶媒剥離可能な手法を含め、如何なる解放可能な接着法が用いられてもよい。他の実施形態において、第１のハンドリングウェーハ５０４は、ダイレクトボンディングによって、あるいはＵＶ光への露光によって解放されることが可能でない接着剤によって、第１の平坦化層５０２に結合される。この例において、第１のハンドリングウェーハ５０４は、エッチング、研磨、又はこれらの好都合な組み合わせによって除去され得る。他の実施形態において、ハンドリングウェーハは、溶媒による接着剤の除去を可能にするように孔を含んでいてもよい。ハンドリングウェーハを結合して除去する技術は、ＩＣ設計製造の当業者に周知であり、ここでの方法及び装置に従ってそれらの技術の何れが実践されてもよい。
ステップ３２２にて、第１の平坦化層５０２が除去される。第１の平坦化層５０２は、例えば液体エッチング又は反応性イオンエッチングなどのエッチングプロセスによって除去され得る。平坦化層を形成して除去する技術は、ＩＣ設計製造の当業者に周知であり、本教示に従ってそれらの技術の何れが実践されてもよい。
レイヤ構成９００が図９に示されている。なお、レイヤ構成９００は、レイヤ構成８００に対して１８０°回転されている。ステップ３２４にて、コンタクト要素１１６−Ｗ（図１のコンタクト要素１１６と同様）が形成される。ステップ３２４は、必要に応じて、キャップ層１１０−Ｗ（図１のキャップ層１１０と同様）を形成することを含み得る。必要に応じてのキャップ層１１０−Ｗは、パッシベーション層を有することができ、限定ではないが、窒化シリコン層、酸化シリコン層、リン珪酸ガラス層、又はこれらの組み合わせを有し得る。一部の実施形態において、コンタクト要素１１６−Ｗは半田バンプを含み得る。他の実施形態において、導電ピラー（例えば、銅ピラー）又はその他の種類のコンタクト要素が使用されてもよい。半田バンプ、導電ピラー及び同様のコンタクト要素を形成する技術は、ＩＣ設計及び製造の当業者に周知であり、ここでの方法及び装置に従ってそれらの技術の何れが実践されてもよい。
次のステップ３２６にて、第２のハンドリングウェーハ８０４が除去され、続くステップ３２８にて、第２の平坦化層８０２が除去される。ハンドリング層及び平坦化層を除去する方法は、ステップ３１８及び３２０を参照して上述してある。
第１の方法３００はステップ３３０で完了され、そこで、処理されたウェーハ１００−Ｗ（図９に示す）のＩＣが、各ダイが図１のＩＣ１００のようなＩＣを有する複数のダイ（図示せず）へと分離される。処理されたウェーハ１００−Ｗは、ＩＣ設計及び製造技術の当業者に周知の方法に従い、ダイシング、ソーイング又は劈開によって複数のダイへと分離され得る。第１の方法３００により形成されたＩＣダイがパッケージ基板に動作可能に結合されることで、図２に示したマウントされたＩＣ２００と同様のマウントされたＩＣが提供される。
他の一実施形態においては、単一のシリコン層を有するシリコンウェーハ（図示せず）によってウェーハ４００が置き換えられることを除いて第１の方法３００（図３）のステップ３０２と同様の開始ステップ（図示せず）で方法が開始する。この第２の方法によれば、方法３００のステップ３０８を参照して上述したようにシリコン基板４０２を除去することに代えて、上記シリコンウェーハを所望の厚さまで薄層化することを、同様の薄化工程が有する。また、この第２の方法によれば、方法３００のステップ３１０を参照して上述したようにバッファ層１０４−Ｗに選択基板１０６−Ｗを結合することに代えて、薄層化されたシリコンウェーハに選択基板を結合することを、同様の結合工程が有する。第２の製造方法のこの結合工程は、選択基板１０６−Ｗへのシリコンの接合又は結合を支援するために、上記シリコンウェーハ上に新たなバッファ層を形成することを含み得る。第２の方法の他のステップは、第１の方法３００（図３）を参照して上述した同様のステップに対応する。
発明概念の一実施形態において、方法（図示せず）は、シリコン・オン・サファイア（ＳＯＳ）ウェーハのシリコン層上に第１の回路層を形成するステップと、第１の回路層上に第１の平坦化層を形成するステップと、第１の平坦化層に第１のハンドリングウェーハを結合するステップと、必要に応じてサファイア層を所望の厚さまで薄化するステップと、サファイア層上に第２の回路層を形成するステップと、第１のハンドリングウェーハを除去するステップと、第１の平坦化層を除去するステップと、第２の回路層上に第２の平坦化層を形成するステップと、第２の平坦化層に第２のハンドリングウェーハを結合するステップと、第１の回路層に結合されるコンタクト要素を形成するステップと、第２のハンドリングウェーハを除去するステップと、第２の平坦化層を除去するステップと、ダイシングにより複数のＩＣダイを分離するステップとを有する。
他の実施形態において、製造方法は、図３を参照して上述したステップ群の順序又はシーケンスとは異なる順序又はシーケンスで実行されるステップ群を含み得る。例えば、発明概念の一実施形態は、図１０に示す方法１０００である。
図４及び１０の双方を参照するに、方法１０００はステップ１００２で開始し、そこで、図１に示したＩＣ１００の第１の回路１０３と同様の、ＩＣの複数の第１の回路を形成するよう、アクティブ層１０２−Ｗが処理される。
ステップ１００４に進み、アクティブ層１０２−Ｗ上に平坦化層５０２（図５に示す）が形成される。
次のステップ１００６にて、第１の平坦化層５０２に第１のハンドリングウェーハ５０４が結合あるいは接合される。図５は、ステップ１００６の完了時のレイヤ構成５００を示している。一例において、第１の平坦化層５０２は、スピンオン法又はその他の知られた製造方法によって設けられるポリマー材料を有し得る。他の一例において、第１の平坦化層５０２は、ダイレクトボンディング法、接着ボンディング、又はその他の接合方法に適した表面を提供するように堆積されて研磨された酸化物層を有し得る。第１のハンドリングウェーハ５０４は、限定ではないが、シリコンウェーハ、サファイアウェーハ、石英ウェーハ、又はガラスウェーハを有し得る。第１のハンドリングウェーハ５０４は、接着剤（例えば、ＵＶ剥離接着剤）によって、ダイレクトボンディングによって、あるいはＩＣ製造の当業者に周知のその他の接合方法によって、第１の平坦化層５０２に結合あるいは接合され得る。
次のステップ１００８にて、シリコン基板４０２（図４）が除去される。シリコン材料は、エッチング、機械研磨、研削、又はこれらの組み合わせによって除去され得る。シリコン層を薄化あるいは除去する方法は、ＩＣ製造の当業者に周知である。バッファ層１０４−Ｗは第１表面と第２表面とを有する。バッファ層１０４−Ｗの第１表面は、アクティブ層１０２−Ｗに結合されている表面である。ステップ１００８の完了時、バッファ層１０４−Ｗの第２表面は、図１１のレイヤ構成に例示されるように露出されている。
方法１０００はステップ１０１２を含んでいる。ステップ１０１２は、ステップ１００２から１００８の前、同時、あるいは後に実行され得る。図１２を参照するに、選択基板１０６−Ｗは第１表面と第２表面とを有する。選択基板１０６−Ｗの第１表面は、ステップ１０２０を参照して後述するように、バッファ層１０４−Ｗの第２表面に結合される表面である。ステップ１０１２にて、選択基板１０６−Ｗの第２表面に結合されて、第２の回路層１０８−Ｗが形成される。第２の回路層１０８−Ｗは、ＩＣの複数の第２の回路を有する。複数の第２の回路は各々、ＩＣ１００の第２の回路１０８（図１に示す）と同様とし得る。一部の実施形態において、第２の回路層１０８−Ｗは受動コンポーネント（図示せず）を有する。受動コンポーネントは、金属若しくはポリシリコンなどの導電材料及び二酸化シリコンなどの絶縁材料を有し得る複数の層を堆積してパターニングすることによって、選択基板１０６−Ｗの第２表面上に形成され得る。一部の実施形態において、第２の回路層１０８−Ｗは、例えばトランジスタなどの能動コンポーネント（図示せず）を有する。能動コンポーネントは、先ず、選択基板１０６−Ｗの第２表面に半導体層（図示せず）を堆積、結合あるいは接合し、続いて、従来からの半導体ＩＣ製造工程を行うことによって形成され得る。例えば選択基板１０６−Ｗの第２表面などの表面に受動コンポーネント及び能動コンポーネントを形成する方法は、ＩＣ設計製造の当業者に周知である。一部の実施形態において、第２の回路層１０８−Ｗは、第３の基板（図示せず）上に作製されて、その後に選択基板１０６−Ｗの第２表面に転写されて結合されてもよい。第２の回路層１０８−Ｗを選択基板１０６−Ｗの第２表面に転写接合する方法は、本教示を受けたＩＣレイヤ転写技術の当業者に知られ、理解されることになる。
一部の実施形態において、第２の回路層１０８−Ｗは、例えば音響波ＲＦフィルタなどの音響波コンポーネントを有する。例えば、選択基板１０６−Ｗが例えば水晶又は圧電セラミックなどの圧電材料を有する場合、音響波コンポーネントは、音響波部品製造の当業者に周知の方法に従って、選択基板１０６−Ｗの上に直接的に形成され得る。他の一例において、先ず、選択基板１０６−Ｗに追加の圧電層（図示せず）を堆積、接合、あるいはその他の方法で結合し、続いて、この追加の圧電層上に音響波コンポーネントを形成し得る。更なる他の実施形態において、音響波コンポーネントは、第３の基板（図示せず）の上に形成されて、その後に選択基板１０６−Ｗの第２表面に転写されて接合されてもよい。第２の回路層１０８−Ｗは、限定ではないが、ＲＦ回路、デジタル回路、フィルタ回路、共振器回路、光電子デバイス、音響波デバイス、及びＭＥＭＳデバイスを含み得る。
図１３は、第２の平坦化層８０２及び第２のハンドリングウェーハ８０４を含んだレイヤ構成１３００を示している。第２の平坦化層８０２は、ステップ１０１４にて、第２の回路層１０８−Ｗ上に形成される。第２のハンドリングウェーハ８０４は、ステップ１０１６にて、第２の平坦化層に結合される。
ステップ１０１８にて、選択基板１０６−Ｗの厚さが、選択厚まで減少される。選択基板１０６−Ｗの厚さは、エッチング、機械研磨、研削、又はこれらの組み合わせによって薄化され得る。一例において、選択厚は１０μｍから１０００μｍの範囲から選定され得る。一部の実施形態において、ステップ３１２は場合により省略されてもよい。
ステップ１００８及び１０１８の双方の後に、ステップ１０２０が実行される。ステップ１０２０にて、バッファ層１０４−Ｗの第２表面（図１１に示したバッファ層１０４−Ｗの底面）が、選択基板１０６−Ｗの第１表面（すなわち、図１３に示した選択基板１０６−Ｗの底面）に結合される。ステップ１０２０の完了時、レイヤ構成は図８に示したレイヤ構成８００と同様である。ステップ１０２０は、方法３００（図３に示す）のステップ３１０を参照して上述したように、接着剤によって、ダイレクトボンディングによって、あるいはＩＣ製造の当業者に周知のその他の方法によって達成され得る。選択基板１０６−Ｗは、限定ではないが、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナのうちの１つを有し得る。一部の実施形態において、選択基板１０６−Ｗは、その上に音響波デバイスが形成され得る圧電材料を有していてもよい。
図８を参照するに、方法１０００のステップ１０２２にて、方法３００のステップ３２０を参照して上述したように、第１のハンドリングウェーハ５０４が除去される。
ステップ１０２４にて、方法３００のステップ３２２を参照して上述したように、第１の平坦化層５０２が除去される。
レイヤ構成９００が図９に示されている。なお、レイヤ構成９００は、レイヤ構成８００に対して１８０°回転されている。ステップ１０２６にて、方法３００のステップ３２４を参照して上述したように、コンタクト要素１１６−Ｗ（図１のコンタクト要素１１６と同様）が形成される。ステップ１０２６は、必要に応じて、キャップ層１１０−Ｗ（図１のキャップ層１１０と同様）を形成することを含み得る。
方法３００のステップ３２６及び３２８を参照して上述したように、次のステップ１０２８にて、第２のハンドリングウェーハ８０４が除去され、続くステップ１０３０にて、第２の平坦化層８０２が除去される。
方法１０００はステップ１０３２で完了され、そこで、処理されたウェーハ１００−Ｗ（図９に示す）のＩＣが、各ダイが図１のＩＣ１００のようなＩＣを有する複数のダイ（図示せず）へと分離される。処理されたウェーハ１００−Ｗは、ＩＣ設計及び製造技術の当業者に周知の方法に従い、ダイシング、ソーイング又は劈開によって複数のダイへと分離され得る。一実施形態において、方法１０００により形成されたＩＣダイがパッケージ基板に動作可能に結合されることで、図２に示したマウントされたＩＣ２００と同様のマウントされたＩＣが提供される。他の実施形態において、埋込式のダイパッケージング実装法が使用されてもよい。
本発明に係る方法の態様は、図１４及び１５に示すような簡略化したフロー図によって例示され得る。これらの簡略化したフロー図においては、発明概念の選択された態様を強調するために、一部のステップは示されていない。示されていないステップは、図１４及び１５を参照して後述するその他のステップ群に組み合わされるか、含められるかである。
図１４を参照するに、方法１４００Ａが示されている。方法１４００Ａは、図３を参照して上述した方法３００のステップ群と同様のステップ群を含む。
方法１４００Ａにおいて、ステップ１４０２Ａは、第１の基板上にＩＣの第１の回路層を形成することを有する。ステップ１４０２Ａは、方法３００のステップ３０２の処理方法と同様あるいは等価な処理方法を含み得る。
ステップ１４０４Ａにて、第１の回路層が第１の基板から分離される。ステップ１４０４Ａは、方法３００のステップ３０４、３０６及び３０８の組み合わせを有していてもよいし、ＩＣレイヤ転写技術の当業者に知られたその他の処理方法を有していてもよい。
次のステップ１４０６Ａにて、第１の回路層が選択基板の第１表面に結合される。ステップ１４０６Ａは、方法３００のステップ３１０の処理方法と装用の処理方法を含んでいてもよいし、その他の処理方法を含んでいてもよい。
次のステップ１４０８Ａにて、選択基板の第２表面上にＩＣの第２の回路層が形成される。ステップ１４０８Ａは、方法３００のステップ３１２−３２２の組み合わせを有していてもよいし、その他の処理方法を有していてもよい。
ステップ１４１０Ａは、ＩＣのコンタクト要素を形成することを有する。ステップ３２４の処理方法と同様の処理方法を含んでいてもよいし、その他の処理方法を含んでいてもよい。
方法１４００Ａはステップ１４１２Ａで完了し、そこで、ダイシングによってＩＣがダイへと分離される。ステップ１４１２Ａは、方法３００のステップ３２６、３２８及び３３０の組み合わせを有していてもよいし、その他の処理方法を有していてもよい。
ＩＣレイヤ転写技術の当業者は、本教示を受けて、ここでは詳細に図示あるいは記載されていないが方法１４００Ａを実行するために必要とされ得るステップ群の処理方法を知って理解するであろう。
図１４はまた、方法１４００Ｂのフロー図を示している。方法１４００Ｂの各ステップは、方法１４００Ａの対応するステップと同様あるいは等価であり、対応し合うステップの数字表記は同じであるが、アルファベット表記は“Ａ”ではなく“Ｂ”にされている。方法１４００Ｂは、以下の２つの項目で方法１４００Ａと異なる：（１）方法１４００Ｂはステップ１４０４Ｂ及び１４０８Ｂからステップ１４０６Ｂに進むが、方法１４００Ａはステップ１４０６Ａからステップ１４０８Ａに進む；及び（２）方法１４００Ｂはステップ１４０６Ｂからステップ１４１０Ｂに進むが、方法１４００Ａはステップ１４０８Ａからステップ１４１０Ａに進む。
方法１４００Ｂは、図１０を参照して上述した方法１０００のステップ群と同様のステップ群を含む。
ＩＣレイヤ転写技術の当業者は、本教示を受けて、ここでは詳細に図示あるいは記載されていないが方法１４００Ｂを実行するために必要とされ得るステップ群の処理方法を知って理解するであろう。
図１５を参照するに、方法１５００Ａ及び１５００Ｂは、第２の回路層が先ず第２の基板上に形成され、その後にレイヤ転写法によって選択基板に転写されて結合される実施形態である。
方法１５００Ａにおいて、ステップ１５０２Ａは、第１の基板上にＩＣの第１の回路層を形成することを有する。ステップ１５０２Ａは、方法３００のステップ３０２の処理方法と同様あるいは等価な処理方法を含み得る。
ステップ１５０４Ａにて、第１の回路層が第１の基板から分離される。ステップ１５０４Ａは、方法３００のステップ３０４、３０６及び３０８の組み合わせを有していてもよいし、その他の処理方法を有していてもよい。
ステップ１５０６Ａは、ステップ３１０と必要に応じての薄化ステップ３１２との組み合わせ、又はその他の処理方法を有し得る。図６のレイヤ構成６００を参照するに、ステップ１５０６Ａの完了時、選択基板１０６−Ｗの第１表面はバッファ層１０４−Ｗに結合されており、選択基板１０６−Ｗの第２表面は更なる処理でアクセス可能である。
図１６は、後述のステップ１５０８Ａの後に得られ得るレイヤ構成１６００Ａ、１６００Ｂ及び１６００Ｃを示している。第２の回路層１０８−Ｗに結合され得る平坦化層、及び平坦化層に結合され得るハンドリングウェーハは、図１６には示されていない。
ステップ１５０８Ａにて、第２の基板上に第２の回路層が形成される。第２の基板は、限定ではないが、ＳＯＩ基板、シリコン基板が絶縁頂部層（例えば、二酸化シリコン）に結合された基板、又はその上に音響波コンポーネントが作製され得る圧電基板を有し得る。
方法１５００Ａの第１の実施形態において、第２の基板は、図４のＳＯＩ基板４００と同様のＳＯＩ基板を有し得る。この実施形態においては、ステップ１５０８Ａで、第２の回路層１０８−Ｗは、方法３００（図３）のステップ３０２を参照して上述したプロセスと同様且つ等価な処理方法に従って、ＳＯＩ基板上に形成される（図１６のレイヤ構成１６００Ａを参照）。この第１の実施形態においては、ステップ１５０８Ａを実行することによってウェーハ構成１６００Ａが取得される。ウェーハ構成１６００Ａは、シリコン基板１６０２Ａ、バッファ層（例えば、ＢＯＸ層）１６０４Ａ、及び第２の回路層１０８−Ｗを有している。ウェーハ構成１６００Ａにおいて、第２の回路層１０８−Ｗはバッファ層１６０４Ａの第１表面に結合されている。
方法１５００Ａの第２の実施形態において、第２の基板は、図１６のレイヤ構成１６００Ｂに示すように、絶縁性の頂部層１６０４Ｂに結合されたシリコン基板１６０２Ｂを有し得る。この第２の実施形態においては、ステップ１５０８Ａで、第２の回路層１０８−Ｗは、方法３００（図３）のステップ３１４を参照して上述したものと同様あるいは等価な処理方法に従って、絶縁頂部層１６０４Ｂの露出面上に形成される。この第２の実施形態によれば、ステップ１５０８Ａを実行することによってレイヤ構成１６００Ｂが取得される。ウェーハ構成１６００Ｂは、シリコン基板１６０２Ｂ、絶縁頂部層１６０４Ｂ、及び第２の回路層１０８−Ｗを有している。ウェーハ構成１６００Ｂにおいて、第２の回路層１０８−Ｗは絶縁頂部層１６０４Ｂの第１表面に結合されている。
図１６のレイヤ構成１６００Ｃを参照するに、方法１５００Ａの第３の実施形態において、第２の基板は圧電基板１６０２Ｃを有し得る。この第３の実施形態においては、ステップ１５０８Ａで、第２の回路層１０８−Ｗは、音響波部品を製造する当業者に周知のプロセスに従って、圧電基板１６０２Ｃ上に形成される。レイヤ構成１６００Ｃは、圧電基板１６０２Ｃ、及び第２の回路層１０８−Ｗを有している。ウェーハ構成１６００Ｃにおいて、第２の回路層１０８−Ｗは圧電基板１６０２Ｃの第１表面に結合されている。
ステップ１５１０Ａにて、第２の回路層１０８−Ｗが第２の基板から分離される。レイヤ構成１６００Ａ及び１６００Ｂ（すなわち、方法１５００Ａの第１及び第２の実施形態）の場合、ステップ１５１０Ａは、上述のステップ１５０４Ａの処理方法と同様あるいは等価な処理方法を含み得る。レイヤ構成１６００Ｃ（すなわち、方法１５００Ａの第３の実施形態）の場合、ステップ１５１０Ａは、選択された厚さまで圧電基板１６０２Ｃを薄化することを有し得る。薄化プロセスは、レイヤ転写技術の当業者に直ちに明らかになるであろうプロセス及び設計基準に従って実行され得る。
方法１５００Ａの第１の実施形態では、ステップ１５１０Ａの完了時、バッファ層１６０４Ａの第２表面が、後続ステップ１５１２Ａによる選択基板への結合のために露出されることになる。
方法１５００Ａの第２の実施形態では、ステップ１５１０Ａの完了時、絶縁頂部層１６０４Ｂの第２表面が、後続ステップ１５１２Ａによる選択基板への結合のために露出されることになる。
方法１５００Ａの第３の実施形態では、ステップ１５１０Ａの完了時、圧電基板１６０２Ｃの第２表面が、後続ステップ１５１２Ａによる選択基板への結合のために露出されることになる。
ステップ１５１２Ａにて、第２の回路層が選択基板の第２表面に結合される。「図６のレイヤ構成６００を参照するに、ステップ１５０６Ａの完了時、選択基板１０６−Ｗの第１表面はバッファ層１０４−Ｗに結合されており、選択基板１０６−Ｗの第２表面は更なる処理でアクセス可能である。」ことは上述した通りである。
方法１５００Ａの第１の実施形態によれば、ステップ１５１２Ａで、バッファ層１６０４Ａの第２表面が選択基板１０６−Ｗの第２表面に結合される。
方法１５００Ａの第２の実施形態によれば、ステップ１５１２Ａで、絶縁頂部層１６０４Ｂの第２表面が選択基板１０６−Ｗの第２表面に結合される。
方法１５００Ａの第３の実施形態によれば、ステップ１５１２Ａで、圧電基板１６０２Ｃの第２表面が選択基板１０６−Ｗの第２表面に結合される。
ステップ１５１４Ａにて、図９を参照するに、方法３００のステップ３２４を参照して上述した処理方法と同様あるいは等価な処理方法に従って、コンタクト要素１１６−ＷがＩＣ上に形成される。
方法１５００Ａはステップ１５１６Ａで完了し、そこで、方法３００のステップ３３０を参照して上述したプロセスと同様あるいは等価な処理方法に従って、ＩＣがダイへと分離される。
図１５はまた、方法１５００Ｂのフロー図を示している。方法１５００Ｂの各ステップは、方法１５００Ａの対応するステップと同様且つ等価であり、対応し合うステップの数字表記は同じであるが、アルファベット表記は“Ａ”ではなく“Ｂ”にされている。方法１５００Ｂは、以下の２つの項目で方法１５００Ａと異なる：（１）方法１５００Ｂはステップ１５０４Ｂ及び１５１２Ｂからステップ１５０６Ｂに進むが、方法１５００Ａはステップ１５０６Ａからステップ１５１２Ａに進む；及び（２）方法１５００Ｂはステップ１５０６Ｂからステップ１５１４Ｂに進むが、方法１５００Ａはステップ１５１２Ａからステップ１５１４Ａに進む。ＩＣレイヤ転写技術の当業者は、本教示を受けて、ここでは詳細に図示あるいは記載されていないが方法１５００Ｂを実行するために必要とされ得るステップ群の処理方法を知って理解するであろう。
例示的なＩＣのタイプ
本教示に係る集積回路は、限定ではないが、ＲＦ増幅器ＩＣ及びＲＦスイッチＩＣを含む。
本教示に従って有利に具現化され得るＲＦ ＩＣの一例を、図１７のブロック図により示す。この例によれば、ＩＣ１７００は、例えば携帯電話などの移動（モバイル）通信装置内で使用され得るＲＦ ＩＣとし得る。ＩＣ１７００のようなＲＦ ＩＣの典型的な一機能は、選択され、調整され、且つ増幅されたＲＦ信号を、送信のために、モバイル装置のアンテナに供給することである。
ＩＣ１７００は、ＲＦパワーアンプ（ＲＦ ＰＡ）１７０２及び１７０４を含んでいる。ＲＦ ＰＡ１７０２は、入力１７０８からＲＦ入力信号を受信するように動作的に結合され、ＲＦ ＰＡ１７０４は、入力１７１２からＲＦ入力信号を受信するように動作的に結合される。コントローラ回路１７０６が、複数の入力（図示せず）を有し得る入力１７１０から入力信号及び電圧を受信するように動作的に結合される。コントローラ回路は、入力１７１０を介して受信した信号に応答して、ＲＦ ＰＡ１７０２及び１７０４に信号を提供するように動作的に結合され、それにより、ＲＦ ＰＡ１７０２及び１７０４の増幅利得及び／又はその他の特性が適応される。
ＲＦ ＰＡ１７０２は、増幅したＲＦ信号をインピーダンス整合回路１７１４に提供するように動作的に結合され、ＲＦ ＰＡ１７０４は、増幅したＲＦ信号をインピーダンス整合回路１７１６に提供するように動作的に結合される。インピーダンス整合回路１７１４及び１７１６は、増幅されたＲＦ信号を処理あるいは調整して、増幅されて調整されたＲＦ信号を、更なる処理又は調整のため、それぞれＲＦフィルタ１７１８及び１７２０に提供する。一実施形態において、ＲＦフィルタ１７１８及び１７２０はローパス（低域通過）ＲＦフィルタとし得る。
ＲＦスイッチ１７２２が、ＲＦフィルタ１７１８からの第１のＲＦ信号と、ＲＦフィルタ１７２０からの第２のＲＦ信号とを受信するように動作的に結合される。第１のＲＦ信号及び第２のＲＦ信号から単一のＲＦ信号出力が選択され、ＲＦスイッチ１７２２によって出力１７２４に伝達される。出力１７２４は、図示されないアンテナに動作的に結合されてＲＦ送信信号を提供し得る。上記単一のＲＦ信号出力は、図示されない制御入力回線から受信される制御信号に従って選択され得る。
従来技術の教示によれば、本開示の段落０００２及びその他の箇所で述べた理由により、インピーダンス整合回路１７１４及び１７１６、並びにＲＦフィルタ１７１８及び１７２０は、能動回路コンポーネント１７０２、１７０４、１７０６及び１７２２と同じチップ上に効果的に含められることができない。コンポーネント１７０２、１７０４、１７０６及び１７２２は、能動デバイスを含むので、本教示によれば、ＲＦ ＩＣ１００の第１の回路１０３（図１参照）のコンポーネントとして有利に含められ得る。コンポーネント１７１８及び１７２０は受動コンポーネントを有する。故に、コンポーネント１７１８及び１７２０は、例えば、絶縁性の表面上に受動コンポーネントを作製するための標準的な技術を用いて、サファイア基板上に効果的に実装され得る。従って、コンポーネント１７１８及び１７２０は、第２の回路１０８のコンポーネントとして有利に含められ得る。ＩＣ設計及び製造の当業者は、この例から、その他のＩＣが本教示に従ってどのように有利に実装され得るかを容易に理解するであろう。
本発明概念に係る数多くの実施形態を説明してきた。そうは言うものの、理解されるように、本発明により教示の範囲を逸脱することなく様々な変更が為され得る。従って、理解されるように、本発明概念は、例示した特定の実施形態に限定されるものではなく、添付の請求項の範囲によってのみ限定されるものである。この説明は、請求項に記載されるものと同様のものの例を提示しているが、請求項の範囲を理解するためにそれらの同一性が不可欠ではない限り、それら同様のものが請求項中のものと同一であると想定されるべきでない。場合により、請求項のものとこの説明のものとの間で意図される区別が、僅かに異なる用語を使用することによって強調されている。

Claims (51)

  1. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）シリコン・オン・インシュレータ（ＳＯＩ）ウェーハのアクティブ層から前記第１の回路層を形成し、前記ＳＯＩウェーハは、前記アクティブ層と、前記アクティブ層に結合されたバッファ層と、前記バッファ層に結合されたシリコン基板とを有し、
    ｂ）前記シリコン基板を前記バッファ層から除去し、
    ｃ）選択された基板の第１表面に前記バッファ層を結合し、且つ
    ｄ）前記選択された基板の第２表面上に前記第２の回路層を形成する、
    ことを有する方法。
  2. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコン、焼結された炭化シリコン、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項１に記載の方法。
  3. 前記選択された基板はサファイアを有し、前記第２の回路層は受動コンポーネントを有する、請求項１に記載の方法。
  4. 前記選択された基板は圧電材料を有し、前記第２の回路層は音響波コンポーネントを有する、請求項１に記載の方法。
  5. 当該方法は更に、前記選択された基板を薄化することを有し、前記選択された基板を薄化することは、前記選択された基板の第１表面に前記バッファ層を結合した後、且つ前記選択された基板の第２表面上に前記第２の回路層を形成する前に実行される、請求項１乃至４の何れか一項に記載の方法。
  6. ａ）前記第１の回路層に結合されたコンタクト要素を形成し、且つ
    ｂ）前記ＩＣを、各ダイがＩＣを有する複数のダイに分離する、
    ことを更に有する請求項１乃至５の何れか一項に記載の方法。
  7. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）シリコン・オン・インシュレータ（ＳＯＩ）ウェーハのアクティブ層から前記第１の回路層を形成し、前記ＳＯＩウェーハは、前記アクティブ層と、前記アクティブ層に結合されたバッファ層と、前記バッファ層に結合されたシリコン基板とを有し、
    ｂ）前記シリコン基板を前記バッファ層から除去し、
    ｃ）選択された基板の第２表面上に前記第２の回路層を形成し、且つ
    ｄ）前記選択された基板の第１表面に前記バッファ層を結合する、
    ことを有する方法。
  8. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項７に記載の方法。
  9. 前記選択された基板はサファイアを有し、前記第２の回路層は受動コンポーネントを有する、請求項７に記載の方法。
  10. 前記選択された基板は圧電材料を有し、前記第２の回路層は音響波コンポーネントを有する、請求項７に記載の方法。
  11. 当該方法は更に、前記選択された基板を薄化することを有し、前記選択された基板を薄化することは、前記選択された基板の第２表面上に前記第２の回路層を形成した後、且つ前記選択された基板の第１表面に前記バッファ層を結合する前に実行される、請求項７乃至１０の何れか一項に記載の方法。
  12. ａ）前記第１の回路層に結合されたコンタクト要素を形成し、且つ
    ｂ）前記ＩＣを、各ダイがＩＣを有する複数のダイに分離する、
    ことを更に有する請求項７乃至１１の何れか一項に記載の方法。
  13. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）シリコン・オン・インシュレータ（ＳＯＩ）ウェーハのアクティブ層から前記第１の回路層を形成し、前記ＳＯＩウェーハは、前記アクティブ層と、前記アクティブ層に結合されたバッファ層と、前記バッファ層に結合されたシリコン基板とを有し、
    ｂ）前記シリコン基板を前記バッファ層から除去し、
    ｃ）第２の基板上に前記第２の回路層を形成し、
    ｄ）前記第２の回路層を前記第２の基板から分離し、
    ｅ）選択された基板の第１表面に前記バッファ層を結合し、且つ
    ｆ）前記選択された基板の第２表面に前記第２の回路層を結合する、
    ことを有する方法。
  14. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項１３に記載の方法。
  15. 前記第２の基板は、ＳＯＩ基板、絶縁頂部層を有するシリコン基板、及び圧電基板から選択される、請求項１３に記載の方法。
  16. 前記絶縁頂部層は二酸化シリコンを有する、請求項１５に記載の方法。
  17. 前記第２の回路層は、能動コンポーネント、受動コンポーネント、光電子コンポーネント、微小電気機械コンポーネント、及び音響波コンポーネントのうちの少なくとも１つを有する、請求項１３乃至１６の何れか一項に記載の方法。
  18. 当該方法は更に、前記選択された基板を薄化することを有し、前記選択された基板を薄化することは、前記選択された基板の第１表面に前記バッファ層を結合した後、且つ前記選択された基板の第２表面に前記第２の回路層を結合する前に実行される、請求項１３乃至１７の何れか一項に記載の方法。
  19. ａ）前記第１の回路層に結合されたコンタクト要素を形成し、且つ
    ｂ）前記ＩＣを、各ダイがＩＣを有する複数のダイに分離する、
    ことを更に有する請求項１３乃至１８の何れか一項に記載の方法。
  20. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）シリコン・オン・インシュレータ（ＳＯＩ）ウェーハのアクティブ層から前記第１の回路層を形成し、前記ＳＯＩウェーハは、前記アクティブ層と、前記アクティブ層に結合されたバッファ層と、前記バッファ層に結合されたシリコン基板とを有し、
    ｂ）前記シリコン基板を前記バッファ層から除去し、
    ｃ）第２の基板上に前記第２の回路層を形成し、
    ｄ）前記第２の回路層を前記第２の基板から分離し、
    ｅ）選択された基板の第２表面に前記第２の回路層を結合し、且つ
    ｆ）前記選択された基板の第１表面に前記バッファ層を結合する、
    ことを有する方法。
  21. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項２０に記載の方法。
  22. 前記第２の基板は、ＳＯＩ基板、絶縁頂部層を有するシリコン基板、及び圧電基板から選択される、請求項２０に記載の方法。
  23. 前記絶縁頂部層は二酸化シリコンを有する、請求項２２に記載の方法。
  24. 前記第２の回路層は、能動コンポーネント、受動コンポーネント、光電子コンポーネント、微小電気機械コンポーネント、及び音響波コンポーネントのうちの少なくとも１つを有する、請求項２０乃至２３の何れか一項に記載の方法。
  25. 当該方法は更に、前記選択された基板を薄化することを有し、前記選択された基板を薄化することは、前記選択された基板の第２表面に前記第２の回路層を結合した後、且つ前記選択された基板の第１表面に前記バッファ層を結合する前に実行される、請求項２０乃至２４の何れか一項に記載の方法。
  26. ａ）前記第１の回路層に結合されたコンタクト要素を形成し、且つ
    ｂ）前記ＩＣを、各ダイがＩＣを有する複数のダイに分離する、
    ことを更に有する請求項２０乃至２５の何れか一項に記載の方法。
  27. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）第１の基板上に前記第１の回路層を形成し、
    ｂ）前記第１の回路層を前記第１の基板から分離し、
    ｃ）選択された基板の第１表面に前記第１の回路層を結合し、且つ
    ｄ）前記選択された基板の第２表面上に前記第２の回路層を形成する、
    ことを有する方法。
  28. 前記第１の基板はシリコン基板を有し、前記第１の回路層を前記第１の基板から分離するステップは、前記シリコン基板を薄化するプロセスを有する、請求項２７に記載の方法。
  29. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項２７に記載の方法。
  30. 前記選択された基板の第２表面上に前記第２の回路層を形成することは、前記選択された基板の第１表面に前記第１の回路層を結合する前に実行される、請求項２７乃至２９の何れか一項に記載の方法。
  31. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）第１の基板上に前記第１の回路層を形成し、
    ｂ）前記第１の回路層を前記第１の基板から分離し、
    ｃ）第２の基板上に前記第２の回路層を形成し、
    ｄ）前記第２の回路層を前記第２の基板から分離し、
    ｅ）選択された基板の第１表面に前記第１の回路層を結合し、且つ
    ｆ）前記選択された基板の第２表面に前記第２の回路層を結合する、
    ことを有する方法。
  32. 前記第１の基板はシリコン基板を有し、前記第１の回路層を前記第１の基板から分離することは、前記シリコン基板を薄化するプロセスを有する、請求項３１に記載の方法。
  33. 前記第１の基板はシリコン・オン・インシュレータ（ＳＯＩ）基板を有する、請求項３１に記載の方法。
  34. 前記第２の基板は、ＳＯＩ基板、絶縁頂部層を有するシリコン基板、及び圧電基板から選択される、請求項３１に記載の方法。
  35. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項３１に記載の方法。
  36. 前記選択された基板の第２表面に前記第２の回路層を結合することは、前記選択された基板の第１表面に前記第１の回路層を結合する前に実行される、請求項３１乃至３５の何れか一項に記載の方法。
  37. 第１の回路層と第２の回路層とを有する集積回路（ＩＣ）を製造する方法であって、
    ａ）シリコン・オン・サファイア（ＳＯＳ）ウェーハのアクティブ層から前記第１の回路層を形成し、前記ＳＯＳウェーハは前記アクティブ層とサファイア基板とを有し、前記アクティブ層は前記サファイア基板の第１表面に結合されており、且つ
    ｂ）前記サファイア基板の第２表面上に前記第２の回路層を形成する、
    ことを有する方法。
  38. ａ）選択された基板の第１表面に結合された第１の回路層と、
    ｂ）前記選択された基板の第２表面に結合された第２の回路層と、
    を有する集積回路（ＩＣ）。
  39. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項３８に記載のＩＣ。
  40. 前記第２の回路層は、能動コンポーネント、受動コンポーネント、光電子コンポーネント、微小電気機械コンポーネント、及び音響波コンポーネントのうちの少なくとも１つを有する、請求項３８又は３９に記載のＩＣ。
  41. ａ）前記第１の回路層に動作可能に結合されたコンタクト要素と、
    ｂ）前記第２の回路層に動作可能に結合されたコンタクトと、
    を更に有する請求項３８乃至４０の何れか一項に記載のＩＣ。
  42. 前記第１の回路層に動作可能に結合された前記コンタクト要素は、半田バンプ及び銅ピラーから選択されている、請求項４１に記載のＩＣ。
  43. 前記第１の回路層に動作可能に結合された前記コンタクト要素は、フリップチップ実装によってパッケージ基板の第１のコンタクトに動作可能に結合され、前記第２の回路層に動作可能に結合された前記コンタクトは、ワイヤボンドによって前記パッケージ基板の第２のコンタクトに動作可能に結合され、且つ前記パッケージ基板の前記第１のコンタクトは、前記パッケージ基板上のインターコネクトによって、前記パッケージ基板の前記第２のコンタクトに動作可能に結合される、請求項４２に記載のＩＣ。
  44. 前記第１の回路層は、ＲＦパワーアンプ回路及びＲＦスイッチ回路のうちの少なくとも一方を有し、前記第２の回路層は、インピーダンス整合回路及びＲＦフィルタ回路のうちの少なくとも一方を有する、請求項３８乃至４３の何れか一項に記載のＩＣ。
  45. ａ）ＳＯＩ基板のアクティブ層に形成された第１の回路層と、
    ｂ）バッファ層であり、当該バッファ層の第１表面が前記ＳＯＩ基板の前記アクティブ層に結合されている、バッファ層と、
    ｃ）選択された基板であり、当該選択された基板の第１表面が前記バッファ層の第２表面に結合されている、選択された基板と、
    ｄ）前記選択された基板の第２表面に結合された第２の回路層と、
    を有する集積回路（ＩＣ）。
  46. 前記選択された基板は、サファイア、石英、二酸化シリコンガラス、窒化アルミニウム、加熱プレスされた炭化シリコンセラミック、焼結された炭化シリコンセラミック、ＣＶＤ炭化シリコン、及びアルミナ、から選択された材料を有する、請求項４５に記載のＩＣ。
  47. 前記第２の回路層は、能動コンポーネント、受動コンポーネント、光電子コンポーネント、微小電気機械コンポーネント、及び音響波コンポーネントのうちの少なくとも１つを有する、請求項４５又は４６に記載のＩＣ。
  48. ａ）前記第１の回路層に動作可能に結合されたコンタクト要素と、
    ｂ）前記第２の回路層に動作可能に結合されたコンタクトと、
    を更に有する請求項４５乃至４７の何れか一項に記載のＩＣ。
  49. 前記第１の回路層に動作可能に結合された前記コンタクト要素は、半田バンプ及び銅ピラーから選択されている、請求項４８に記載のＩＣ。
  50. 前記第１の回路層に動作可能に結合された前記コンタクト要素は、フリップチップ実装によってパッケージ基板の第１のコンタクトに動作可能に結合され、前記第２の回路層に動作可能に結合された前記コンタクトは、ワイヤボンドによって前記パッケージ基板の第２のコンタクトに動作可能に結合され、且つ前記パッケージ基板の前記第１のコンタクトは、前記パッケージ基板上のインターコネクトによって、前記パッケージ基板の前記第２のコンタクトに動作可能に結合される、請求項４９に記載のＩＣ。
  51. 前記第１の回路層は、ＲＦパワーアンプ回路及びＲＦスイッチ回路のうちの少なくとも一方を有し、前記第２の回路層は、インピーダンス整合回路及びＲＦフィルタ回路のうちの少なくとも一方を有する、請求項４５乃至５０の何れか一項に記載のＩＣ。
JP2014517185A 2011-06-22 2012-06-21 選択基板の両面に部品を有する集積回路、及びその製造方法 Active JP6076972B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161500075P 2011-06-22 2011-06-22
US61/500,075 2011-06-22
US13/528,832 US9947688B2 (en) 2011-06-22 2012-06-20 Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US13/528,832 2012-06-20
PCT/US2012/043625 WO2012177934A2 (en) 2011-06-22 2012-06-21 Integrated circuits with components on both sides of a selected substrate and methods of fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017002565A Division JP6334746B2 (ja) 2011-06-22 2017-01-11 選択基板の両面に部品を有する集積回路、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014523644A true JP2014523644A (ja) 2014-09-11
JP6076972B2 JP6076972B2 (ja) 2017-02-08

Family

ID=46604037

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014517185A Active JP6076972B2 (ja) 2011-06-22 2012-06-21 選択基板の両面に部品を有する集積回路、及びその製造方法
JP2017002565A Active JP6334746B2 (ja) 2011-06-22 2017-01-11 選択基板の両面に部品を有する集積回路、及びその製造方法
JP2018084742A Active JP6639554B2 (ja) 2011-06-22 2018-04-26 選択基板の両面に部品を有する集積回路、及びその製造方法
JP2019232167A Active JP6856739B2 (ja) 2011-06-22 2019-12-24 選択基板の両面に部品を有する集積回路、及びその製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2017002565A Active JP6334746B2 (ja) 2011-06-22 2017-01-11 選択基板の両面に部品を有する集積回路、及びその製造方法
JP2018084742A Active JP6639554B2 (ja) 2011-06-22 2018-04-26 選択基板の両面に部品を有する集積回路、及びその製造方法
JP2019232167A Active JP6856739B2 (ja) 2011-06-22 2019-12-24 選択基板の両面に部品を有する集積回路、及びその製造方法

Country Status (4)

Country Link
US (2) US9947688B2 (ja)
JP (4) JP6076972B2 (ja)
DE (2) DE112012002596B4 (ja)
WO (1) WO2012177934A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098573A (ja) * 2011-06-22 2017-06-01 ペレグリン セミコンダクター コーポレイション 選択基板の両面に部品を有する集積回路、及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190269B2 (en) * 2010-03-10 2015-11-17 Purdue Research Foundation Silicon-on-insulator high power amplifiers
US20140038357A1 (en) * 2012-08-06 2014-02-06 Apple Inc. Singulated ic stiffener and de-bond process
US9143124B2 (en) 2014-02-18 2015-09-22 Acco Switch controls
US9468098B2 (en) * 2014-03-20 2016-10-11 Qualcomm Incorporated Face-up substrate integration with solder ball connection in semiconductor package
US10536133B2 (en) * 2016-04-22 2020-01-14 Avago Technologies International Sales Pte. Limited Composite surface acoustic wave (SAW) device with absorbing layer for suppression of spurious responses
US10217810B2 (en) * 2015-12-07 2019-02-26 Microchip Technology Incorporated Capacitor formed on heavily doped substrate
US10790332B2 (en) * 2015-12-24 2020-09-29 Intel Corporation Techniques for integrating three-dimensional islands for radio frequency (RF) circuits
US10840884B2 (en) 2018-05-24 2020-11-17 Qualcomm Incorporated Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration
US20200043946A1 (en) 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
US11183460B2 (en) 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
US11031332B2 (en) 2019-01-31 2021-06-08 Texas Instruments Incorporated Package panel processing with integrated ceramic isolation
WO2020236044A1 (en) * 2019-05-17 2020-11-26 Saab Ab Capacitor in monolithic integrated circuit
CN111128716B (zh) * 2019-11-15 2023-10-17 西安电子科技大学 一种大面积图形自对准的异质集成方法
KR20220154663A (ko) 2020-03-18 2022-11-22 미쓰비시 마테리알 가부시키가이샤 절연 회로 기판

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283228A (en) * 1975-12-29 1977-07-12 Ibm Method of forming selffsupport type mask
JPS52149076A (en) * 1976-06-04 1977-12-10 Hitachi Ltd Semiconductor integrated circuit and its preparing method
JPH08181211A (ja) * 1994-12-26 1996-07-12 Hitachi Ltd 半導体素子およびその製造方法
JPH10223495A (ja) * 1997-02-04 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 柔軟な構造を有する半導体装置とその製造方法
JPH10229162A (ja) * 1997-02-14 1998-08-25 Tokai Rika Co Ltd 両面回路基板及びその製造方法
JPH11214448A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2001185685A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2001298169A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置とその製造方法
JP2003163313A (ja) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2008198731A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 半導体装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4817982B1 (ja) 1970-12-29 1973-06-02
JPS60149146A (ja) 1983-12-14 1985-08-06 Nec Corp 半導体装置の製造方法
JPS6418248A (en) * 1987-07-13 1989-01-23 Nec Corp Manufacture of semiconductor device
JP2576250B2 (ja) * 1990-01-30 1997-01-29 日本電気株式会社 薄膜素子形成方法及び薄膜素子構造
JP2729413B2 (ja) * 1991-02-14 1998-03-18 三菱電機株式会社 半導体装置
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
JP3037527B2 (ja) 1993-05-19 2000-04-24 松下電器産業株式会社 ボタン電話装置
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JP3878288B2 (ja) 1997-07-28 2007-02-07 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6150708A (en) 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP4631113B2 (ja) 1999-10-26 2011-02-16 株式会社デンソー 半導体装置の製造方法
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6617702B2 (en) 2001-01-25 2003-09-09 Ibm Corporation Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate
US7015457B2 (en) 2002-03-18 2006-03-21 Honeywell International Inc. Spectrally tunable detector
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6911375B2 (en) 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
US6838332B1 (en) 2003-08-15 2005-01-04 Freescale Semiconductor, Inc. Method for forming a semiconductor device having electrical contact from opposite sides
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
US7041576B2 (en) * 2004-05-28 2006-05-09 Freescale Semiconductor, Inc. Separately strained N-channel and P-channel transistors
KR100604871B1 (ko) 2004-06-17 2006-07-31 삼성전자주식회사 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치
JP2006109400A (ja) * 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
KR101029215B1 (ko) * 2005-02-16 2011-04-12 가부시키가이샤 히타치세이사쿠쇼 전자 태그용 반도체 장치 및 ｒｆｉｄ 태크
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
JP5151012B2 (ja) 2005-05-30 2013-02-27 富士電機株式会社 半導体装置の製造方法
US20070105320A1 (en) 2005-08-31 2007-05-10 Xiao ("Charles") Yang Method and Structure of Multi-Surface Transistor Device
JP2007165693A (ja) 2005-12-15 2007-06-28 Denso Corp 半導体装置
US7670927B2 (en) 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
US7988057B2 (en) 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7485508B2 (en) 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
JP2007158371A (ja) * 2007-02-02 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008205091A (ja) 2007-02-19 2008-09-04 Fujifilm Corp 電子デバイス及びその製造方法並びに電子デバイス用シリコン基板
EP2128891B1 (en) 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
JP2008288345A (ja) 2007-05-16 2008-11-27 Sharp Corp 半導体装置およびその製造方法
US8513791B2 (en) 2007-05-18 2013-08-20 International Business Machines Corporation Compact multi-port CAM cell implemented in 3D vertical integration
JP2009004519A (ja) 2007-06-20 2009-01-08 Toshiba Corp 半導体装置
US8093102B2 (en) 2007-06-28 2012-01-10 Freescale Semiconductor, Inc. Process of forming an electronic device including a plurality of singulated die
JP4720808B2 (ja) * 2007-09-21 2011-07-13 セイコーエプソン株式会社 接着シート、接合方法および接合体
JP4705964B2 (ja) * 2008-02-21 2011-06-22 株式会社日立製作所 半導体装置
US8258674B2 (en) * 2008-11-03 2012-09-04 Viorel Olariu Surface acoustic wave sensor and system
US8299506B2 (en) * 2008-12-01 2012-10-30 Honeywell International Inc. Integration of MEMS and CMOS devices on a chip
US7960242B2 (en) * 2009-04-14 2011-06-14 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
TWI619235B (zh) 2009-07-15 2018-03-21 高通公司 具背側散熱能力之絕緣體上半導體結構
US9034732B2 (en) * 2009-07-15 2015-05-19 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with back side support layer
JP4977183B2 (ja) 2009-09-30 2012-07-18 株式会社東芝 半導体装置
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
KR101089986B1 (ko) * 2009-12-24 2011-12-05 삼성전기주식회사 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US8349648B2 (en) * 2010-06-15 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM with IC filter and IPD filter over substrate
US8310021B2 (en) * 2010-07-13 2012-11-13 Honeywell International Inc. Neutron detector with wafer-to-wafer bonding
US8773866B2 (en) * 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
US20130154049A1 (en) 2011-06-22 2013-06-20 George IMTHURN Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
US9947688B2 (en) 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283228A (en) * 1975-12-29 1977-07-12 Ibm Method of forming selffsupport type mask
JPS52149076A (en) * 1976-06-04 1977-12-10 Hitachi Ltd Semiconductor integrated circuit and its preparing method
JPH08181211A (ja) * 1994-12-26 1996-07-12 Hitachi Ltd 半導体素子およびその製造方法
JPH10223495A (ja) * 1997-02-04 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 柔軟な構造を有する半導体装置とその製造方法
JPH10229162A (ja) * 1997-02-14 1998-08-25 Tokai Rika Co Ltd 両面回路基板及びその製造方法
JPH11214448A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2001185685A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2001298169A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置とその製造方法
JP2003163313A (ja) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2008198731A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098573A (ja) * 2011-06-22 2017-06-01 ペレグリン セミコンダクター コーポレイション 選択基板の両面に部品を有する集積回路、及びその製造方法
US9947688B2 (en) 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication

Also Published As

Publication number Publication date
JP6639554B2 (ja) 2020-02-05
JP6856739B2 (ja) 2021-04-07
US20130154088A1 (en) 2013-06-20
JP6076972B2 (ja) 2017-02-08
DE112012007344B3 (de) 2020-08-27
JP2018133584A (ja) 2018-08-23
US9947688B2 (en) 2018-04-17
DE112012002596B4 (de) 2020-03-19
DE112012002596T5 (de) 2014-05-15
JP2020047956A (ja) 2020-03-26
JP2017098573A (ja) 2017-06-01
WO2012177934A2 (en) 2012-12-27
US20190115367A1 (en) 2019-04-18
WO2012177934A3 (en) 2013-02-28
US11164891B2 (en) 2021-11-02
JP6334746B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6334746B2 (ja) 選択基板の両面に部品を有する集積回路、及びその製造方法
US9837299B2 (en) Methods of forming 3-D circuits with integrated passive devices
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
US7326642B2 (en) Method of fabricating semiconductor device using low dielectric constant material film
US9966301B2 (en) Reduced substrate effects in monolithically integrated RF circuits
US10037911B2 (en) Device layer transfer with a preserved handle wafer section
US10192805B2 (en) Thermally conductive and electrically isolating layers in semiconductor structures
JP2021536679A (ja) 基板損失の少ない内蔵スパイラルインダクタの作製方法
JP2015510292A (ja) モノリシック集積したｃｍｏｓおよび音波装置
US10923599B2 (en) Semiconductor device
US20220077842A1 (en) Integration method and integration structure for control circuit and bulk acoustic wave filter
JP2009500847A (ja) 背面多層信号ルーティングを有するｍｍｉｃ
US11476363B2 (en) Semiconductor device and method of fabricating the same
EP3180802B1 (en) Semiconductor structure with multiple active layers in an soi wafer
WO2004059731A1 (en) Silicon on sapphire structure (devices) with buffer layer
US11758815B2 (en) Semiconductor module including piezoelectric layer and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6076972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250