JP3878288B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3878288B2 JP3878288B2 JP20115997A JP20115997A JP3878288B2 JP 3878288 B2 JP3878288 B2 JP 3878288B2 JP 20115997 A JP20115997 A JP 20115997A JP 20115997 A JP20115997 A JP 20115997A JP 3878288 B2 JP3878288 B2 JP 3878288B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- substrate
- semiconductor device
- thickness
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
【産業上の利用分野】
本発明は、信頼性が高くかつ低コストのIC(Integrated Circuit)カードまたはマルチチップモジュール等の半導体装置の製造方法に関する。
【0002】
【従来の技術】
ICカードの従来技術に関しては、「情報処理ハンドブック」(社団法人情報処理学会編オーム社発行 第1版)(1989年5月30日発行)第302〜第304頁に記載があり、ICを実装する技術に関しては、同書の第242〜第244頁に記載があり、ICカードの構造に関しては「ICカード」(社団法人電子情報通信学会編 オーム社発行 第1版)(1990年5月25日発行)第33頁に記載があり、薄いLSIを使用したICカードについては特開平3−87299号公報に記載がある。
【0003】
図2、図3、図8は従来構造のICカードの構成を示す断面図である。
【0004】
図2は従来のICカードの断面構造を示す。チップ211はコンタクト210を持つ部分に接着後、ボンディングワイヤ216によりプリント基板212へ接続され、樹脂215により封止されている。このモジュールは固い材質のセンタコア213の中に埋め込まれ、カード表面をオーバシート209とオーバシート214によってカバーがかけられている。
【0005】
図3は別の従来例である。半導体チップは接着剤300により基板207に接着されるが、厚いシリコン基板217を持つためにボンディングワイヤ218によって段差を吸収して、基板207に接続されている。
【0006】
図8の場合、IC6の厚さは厚く、200〜400μm程度である。このバルクIC6はカード基板8に接着剤7によって接着されているが、バルクICが厚いため、段差のあるIC上の配線パターンと基板配線10との間を、ワイヤボンディング9によって接続している。この場合、バルクICは曲げ応力に対して弱く、応力緩和を施す必要があり、また、バルクICのサイズが限定されること、また曲げに強い構造とするためやワイヤボンディングのため工数が低減しにくく、コストが高くなるなどの問題点があった。
【0007】
特開平3−87299号公報によって能動素子部が残るようにきわめて薄く研磨された超薄型LSIをもつICモジュールを表面部の凹部にはめこんだICカードの構造が公知となっている。この例を図4に示す。基板207上に接着剤300で半導体素子204が接着されており、半導体素子間を接続する配線208はスルーホール203を介して導電パッド202に接続され、さらにこの導電パッド202は導電性ペースト201により基板207上の配線に接続されている。このような構造では、トランジスタのような半導体素子204の下面に接着層が直接接することになり、イオン性汚染物などが半導体素子に容易に侵入して、信頼性を著しく低下させる問題点がある。また図18は特開平3−87299号公報に示す薄いLSIを利用した構造のICカードでの特有な問題点を示した図で、厚いカード基板42に搭載された薄いLSI41は、カード基板42が曲がった場合、表面と裏面とが引っ張りまたは圧縮の応力が働くことにより、大きな応力がLSIチップに加わることになり薄くして機械的強度が弱くなっているので応力により当該のICが容易に破壊してしまうなど信頼性を著しく低下させるという新しい問題が生じてしまうことを示している。
【0008】
【発明が解決しようとする課題】
以上述べたように、薄膜化したLSIをもちいたICカードでは、半導体素子が薄いためにイオン性汚染物に弱く、また薄いために機械的強度が弱い。従来構造のバルクLSIをもちいたICカードでは、バルク状のICチップを曲げやすい薄いカードに貼り付けてワイヤボンディングするので、ICが割れやすく信頼性に欠け、また、実装工数が大であるため、低コスト化に不向きであった。
【0009】
本発明の目的は、信頼性の高い半導体装置及びそれを製造するための低コストな半導体装置の製造方法を提供することにある。
【0010】
【課題を解決するための手段】
LSIチップが可撓性の基板に挟み込まれたカード状半導体装置において、前記LSIチップの中立面は前記カード状半導体装置の中立面から前記ICカードの厚さの半分の±5%の範囲内に配置されたカード状半導体装置とする。
【0011】
また、LSIチップが可撓性の基板に挟み込まれたカード状半導体装置の製造方法であって、SOIウエハ上に複数のLSIチップを形成する工程と、前記LSIチップを第1の基板に形成された配線と電気的に接続する工程と、前記LSIチップを第2の基板で覆う工程とを有し、前記LSIチップの中立面が前記カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に位置するカード状半導体装置の製造方法とする。
【0012】
また、前記LSIチップの裏面には汚染防止膜を設ける。
【0013】
上記目的は、上記汚染防止膜をシリコン窒化膜で形成することにより、より効果的に達成することができる。
【0014】
【作用】
下部基板上にICチップを配置後、このICチップを覆うように下部基板上に上部基板を形成するので、ICチップへの機械的な応力が低減され信頼性の高い半導体装置の製造方法を提供できる。また、導電性接着剤を用いることにより製造コストの低減が図れる。
【0015】
薄い半導体素子は裏面に保護絶縁膜を付けることによる上記の手段によって、当該の保護絶縁膜が外部に一番近い半導体素子の裏面からイオン性汚染源の侵入を防止するので、信頼性を向上させることができることにより、薄いLSIを一般にイオン性不純物が多い安価な有機接着剤を利用して基板に接着しても耐久性をましたICカードを製作することができる。
【0016】
上記の保護絶縁膜としてシリコン窒化膜を用いるとこの膜は熱膨張率が大きいため、薄膜化したLSIの内部残留応力によるカールを抑制することができ、ICカードの信頼度向上に寄与することが可能となる。
【0017】
SOIウエハを用いることによって、内層のインシュレータ層が加工のストッパ層となって、薄膜ICを極めて薄くかつ均一に再現性良く作成することができる。薄膜化したICは厚さが5〜10μmであり、このように薄いICは曲げに強く、ICカードのような薄い基板に可撓性のある接着剤で接合すると、カードの曲げに強くなり、高信頼化を図ることができる。
【0018】
また、薄膜IC単独ではこわれやすいので、予め支持基板に取り付けておくことによって、安定性良く薄膜ICを作成することができる。この支持基板への接合は、紫外線剥離性の接着剤を用いておけば、低温で信頼度良く支持基板を除去することができる。カードに貼り付けた薄膜ICは、薄いため、基板とICとの間を導電性ペーストによって配線することが可能となって、従来の金線を利用したワイヤボンディングと比べ大量生産向きで材料費が安く平坦で薄いICカードを作成することが可能となる。
【0019】
以上述べてきた方法は、ICカードに止まらず、同類のICの実装にも適用することができ、マルチチップ実装にも適用可能である。
【0020】
つぎにICカードの平板を曲げた断面を考えると、わん曲した表面は伸びが発生し裏面は縮みが発生している。このときICカードの断面の中心部は収縮のない応力が少ない状態である。この部分に薄いICチップが存在すれば、このICチップに加わる応力が少なくできる。このとき、当該のICチップは薄ければよいが、カードが厚い場合はカードの剛性のために、限界曲率は大きくなって、曲げにくくなる。そのため、ある程度ICチップが厚くても良い。逆にICカードの厚さが薄い時は、曲げやすくなるために、ICチップの応力を緩和するために、ICチップの厚さも薄くしなくてはならない。ICを薄膜化するにあたって、薄膜になるほど、精密な装置が必要となるため、ICカードの厚さによって必要なICチップの厚さを変えることは、経済的観点及び必要な信頼度を確保するために極めて意味のあることである。このように、ICカードとICチップの厚さは相関関係が存在することをみいだして、当該の完成したカードの厚さが760ミクロン以上のとき当該のICチップの厚さが110ミクロン以下であり当該の完成したカードの厚さが500ミクロン以上のとき当該のICチップの厚さが19ミクロン以下であり当該の完成したカードの厚さが250ミクロン以上のとき当該のICチップの厚さが4ミクロン以下とすることにより、経済的に信頼性の高いICカードを得ることができる。
【0021】
ここで、上記薄膜半導体回路は、上記SOIウエハの内層のインシュレータ層を境界として主面側から取り出して作成した後上記他の基板に接合することができ、具体的には、上記SOIウエハによって形成した半導体回路の主面側を他の支持基板に接合した後にSOIウエハの基板を研削またはエッチングによって除去することによって作成することができる。
【0022】
上記薄膜半導体回路の上記他の基板への接合は、ゴム状の接着剤によって行うことが望ましい。
【0023】
また、上記薄膜半導体回路を接合する上記他の基板は、可撓性を有するカード状の形状を有する基板とすることが望ましい。
【0024】
また、上記の他の支持基板も可撓性を有する支持基板とすることが望ましい。
【0025】
また、上記薄膜半導体回路と上記他の支持基板との接着は紫外線によって接着強度が低下する接着剤(以下、紫外線剥離性接着剤と略称する)を用いることによって、工程中の該他の支持基板の剥離を容易に行うことがができる。
【0026】
また、上記液状導電性材料の配線上への塗工は回転ドラムによる印刷によって行うことが有効である。
【0027】
また、上記薄膜半導体回路を上記他の基板の表面及び裏面から同じ深さの中心に置いた薄膜半導体回路とすること、より具体的には、該薄膜半導体回路を上記他の基板の一方の基板に接着した後同じ厚さの他の基板で覆って接着することによってICカードを容易に作製することができる。
【0028】
なお、上記の説明においては、SOIウエハ上に作成した薄膜半導体回路を用いた場合の例について述べたが、SOI以外のウエハによって形成した薄膜半導体回路を用いた場合には、薄膜の膜厚の制御性が悪くなるという欠点はあるが製造コストは安くなる。
【0029】
【実施例】
以下、本発明構成の半導体装置について、実施例によって具体的に説明する。
【0030】
(実施例1)
図1は本発明の一実施例を示す半導体装置の要部断面図である。図1において、導電性ペースト層201は配線208上のスルーホール203を介して電気的に接続されたパッド202とつながってチップの外部と電気的に電気的に接続される。配線208は半導体素子204間を接続して、回路を構成している。半導体素子204はシリコン窒化膜206を介して接着剤300によって基板207に接着されている。シリコン窒化膜206はシリコン酸化膜205の下面に設けられている。半導体素子204の下面のシリコン酸化膜205は、素子の電気的分離を行っている。この半導体素子は張り合わせのシリコンインシュレータウエハ(SOIウエハ)を利用して作成されるため極めて薄く形成されていると同時に、シリコン酸化膜205はSOIウエハの内層のインシュレータ層でもある。シリコン酸化膜のみではNa、H2、H2Oなどを遮断する機能がなく、半導体素子がイオン性の物質に汚染され長期の安定動作が不十分となる。特に、シリコン酸化膜を薄膜にして、半導体素子の下面と外部が10ミクロン以内まで近付くとLSI使用温度でも不純物の拡散距離以内となりLSIの信頼性が大きな課題となる。ここでシリコン酸化膜を厚くすると、ウエハでのプロセス工程で1000℃以上ではウエハのベンドがおこり、位置あわせずれなどが発生して、微細加工が不可能となってしまう。
【0031】
ここでは、シリコン窒化膜をLSIを薄膜としたあと形成する。シリコン窒化膜はパッシベーション膜として、化学的、物理的、電気的特性にすぐれ、特に Na、H2、H2Oの非透過性にすぐれているため、薄膜化したLSIの半導体素子の保護に優れた効果を発揮する。ここでシリコン窒化膜の膜厚は、1μm〜0.01μmの範囲が適している。1μm以上ではシリコン窒化膜にクラックが入り、用いることができない。また、0.01μm以下ではNa等の不純物イオンの汚染を実用上十分に防止できない。
【0032】
図1に示した半導体装置の製造工程を図6に示す。まず、図6(a)に示したように、シリコン基板217上にシリコン酸化膜205を有するSOIウエハの主表面上に半導体素子204とそれらを相互に接続する配線208と、この配線208の上部にスルーホール203を介してパッド202を有する半導体装置が形成される。
【0033】
次に図6(b)に示したように、シリコンのみをエッチングする水酸化カリウムやヒドラジンによってシリコン基板217のみがエッチングされる。さらに図6(c)に示した様に、シリコン酸化膜205の裏面側にシリコン窒化膜を形成する。この後、図1に示したように、薄膜に形成されたLSIを接着剤300で接着したのちに導電性ペースト201を用いて基板と接続し、半導体装置が完成する。
【0034】
薄膜LSIは1から10ミクロン単位まで薄くするので、基板に接着後、基板との段差が小さくペーストまたはインク状の液体状の材料で接続が可能となる。このことによって、きわめて低い高さでかつ平坦に接続が可能となって、ICカードに最適な形状を得ることができる。また、導電性ペーストは高さが10ミクロン程度と薄くまたかとう性に富むので、曲げや熱膨張差に強いという特徴を持つことができる。
【0035】
(実施例2)
図5は本発明の別の実施例である。図5においては、導電性ペースト201は配線208上のスルーホール203を介して電気的に接続されたパッド202とつながってチップの外部と電気的に接続される。配線208は半導体素子204間を接続して回路を構成している。半導体素子204はシリコン窒化膜206を介して接着剤300によって基板207に接着されている。この図では、図1のシリコン酸化膜の代わりにシリコン窒化膜としたものである。この場合LSIを薄くする手段として、限定はしないが、薄くしたのち、半導体素子の下面をシリコン窒化膜で保護する構造をとる。このシリコン窒化膜は熱膨張率を調整して、薄くしたLSIが内部残留応力によってカールするのを防ぐ効果を持つことができる。
【0036】
(実施例3)
図7は本発明半導体装置の一実施例の構成を示す断面図で、薄膜IC1を接着剤3によってカード基板2に接着した状態を示す。ここで、薄膜ICの厚さは、トランジスタや配線の層数によっても異なるが、5〜10μm程度の値である。このような薄さであるため、導電性インク4によって基板配線5と薄膜IC1上の配線パターンとを配線接続することが可能となる。薄膜ICはバルクICと異なり曲がり易いので、カード基板のようにプラスチック製で曲がり易い基板に接着するのに適している。また、薄膜IC1とカード基板2とを接着するための接着剤としてはゴム状または可撓性のものが好ましく、この性質によって、薄膜ICへの曲げ応力を低減することができる。
【0037】
(実施例4)
図9は本発明構成の半導体装置の一実施例であるICカードを作製する場合の手順を示す工程図である。まず、SOIウエハ上に薄膜IC(LSI)を作成する(ステップ101)。次いで、裏面のシリコン基板を水酸化カリウムを用いてエッチング除去する(ステップ102)。この場合、SOIウエハの内層のシリコン酸化膜は水酸化カリウムでは除去できないので、自己整合的に薄膜ICを作成することができる(ステップ103)。また、このとき、薄膜IC単独では、内部応力のために薄膜ICがカールしてしまうので、予めSOIウエハの主面側を接着剤で支持基板に接着しておく。SOIウエハのシリコン基板を除去した状態の断面図を図10に示す。ここで、11は支持基板、12は接着剤、13は薄膜IC、14はSOIウエハの内層インシュレータ層を示す。続いて、薄膜ICをカード基板に貼り付け接着し(ステップ104)、その後支持基板を除去し、最後に、印刷技術を用い、薄膜ICとカード基板上の配線端子を印刷配線によって接続する(ステップ104)。こうして、シリコンオンインシュレータウエハによるLSIの内層のシリコン酸化膜を境界層にしてエッチングにより広範囲に均一に再現性よく極めて薄くしてカード基板にはりつけそれを印刷によってLSI外部と配線することができる。
【0038】
図11は支持基板付き薄膜ICをカード基板に接着した直後の状態を示す断面図で、薄膜IC16が、紫外線剥離性接着剤19で透明な支持基板18に、ゴム状接着剤17でカード基板15に接着されている状態を示す。ここで、紫外線剥離性接着剤は常態では粘着性のアクリル樹脂系接着剤で紫外線によってゲル質が硬化することにより、剥離性が生じる特性を有するものであり、室温で高信頼度で支持基板を剥離することに効果がある。また、ゴム状接着剤17は、薄膜ICに対して、カード基板が曲がっても応力を吸収して、薄膜ICへの応力集中を緩和することができる。また、薄膜ICとカード基板との熱膨張率の違いによる応力集中も緩和することができるので、薄膜ICを高信頼度でカード基板に接着させることが可能となる。
【0039】
図12は図11から支持基板18を除去した後の状態を示す断面図である。支持基板18は、薄膜IC16(図12では20)がカード基板15(図12では21)に接着してしまえば不要なので、除去されるが、接着に紫外線剥離性接着剤を使用すれば、紫外線を照射するまでは薄膜ICを強固に接着しており、紫外線照射後は支持基板を捕らえて引き剥がせば簡単に除去することができる。このようにして、極めて薄い薄膜ICをカード基板に安定して接着させることが可能となった。
【0040】
図13は、薄膜IC22をカード基板25に接着した後に、薄膜ICとカード基板25間を配線した状態の構成を示す断面図である。薄膜IC22は厚さが5〜10μm、また、薄膜ICをカード基板25に接着する接着剤は厚さが20〜30μm程度であるので、カード基板25の上面と薄膜IC22の上面との段差は、従来のバルクICをカード基板に接着する場合に比べて、極めて小さい。従って、従来の印刷技術によって導電性インクによる配線24によって薄膜ICとカード基板上の配線23とを接続することが可能となり、極めて短時間の間に大量の接続をすることができるようになった。このことによって、ICカードの大量生産と低コスト化をもたらすことが可能となる。
【0041】
図14は本発明構成をマルチチップ基板に実装した場合の例を示したものである。上に述べてきた手順によって作成した薄膜IC26をマルチチップ基板27に接着した後、印刷技術によって導電性インク29をマルチチップ基板27上の配線28に接続すれば、低コストのマルチチップモジュールを得ることができる。
【0042】
なお、上記した導電性インクは、液体状のものであれば材質を特に限定するものではない。
【0043】
図15は本発明半導体装置(ICカード)を得るために用いた印刷装置の概略を示した図である。本発明のICカードはICとカード基板との接続が短時間に大量に形成できることが特徴であり、回転ドラム31に配線パターンのインク32を転写し、該インク32を、高速回転させた回転ドラムの側面を通過するベルト34上の薄膜IC搭載基板(印刷前)30に転写することによって、薄膜IC搭載基板(印刷後)33として排出される装置とすることによって実現することができる。
【0044】
図16は薄膜ICをICカードの中に埋め込んだ状態の例を示す断面図である。薄膜IC35は、カード基板36の曲げに対して良く耐えられるように、カード基板36の中立面に置く。これは、カード基板が曲がった場合に表面と裏面に引っ張りまたは圧縮の応力が働くが、薄膜ICが中立面にあれば、このような力が働くことなく、曲げに強く、高信頼度化を図ることができる。ここで、LSIを置く一を理想的中立面からICカードの厚さの半分の±5%の範囲内程度とすることにより、工業の生産性とカードの信頼性を確保することができる。
【0045】
図17は図16の構造を得るための手順を説明するための図で、まずカード基板I 39に薄膜IC35を貼り付け、その後にカード基板Iと同じ厚さのカード基板II 37を貼り合わせれば、図16の構造のようにICカードの中立面に薄膜ICを容易に埋めることができる。このような薄膜ICは複数個をカード基板の任意の個所に置くことができる。
【0046】
(実施例5)
図19は本発明の一実施例を示したものである。この図はICカードの断面図を示しているものでかつ曲げ応力によりわん曲になっている状態を示している。薄膜LSIチップ104はちょうどカードの断面の中心線200にあって曲げにたいして極めて強い状態すなわちカードの中立面にあるため薄膜LSIチップ104に応力がかからないようになっている。薄膜LSIチップもICカードがわん曲すると共に曲がってしまうが、薄膜LSIチップが薄いために、応力が低減される。
【0047】
図20はLSIチップ105が曲がっている状態を示している。図20の示すRは曲率の中心107からLSIチップ105の厚み芳香の中心線106までの曲率半径、tはLSIの半分の厚さを示している。ナビエの定理よりLSI表面の応力σはE×t/Rで示される。ここで、EはLSIのヤング率と考えてよい。またLSIの表面はシリコン酸化膜であるため、Eは等価的にシリコン酸化膜のヤング率である。この式から、LSI表面の応力はLSIの厚さに比例し、曲率半径に反比例することがわかる。LSIが曲げによって破壊するのは表面の応力が、LSIの機械的強度より大きくなると破壊されると考えられる。表面の応力は、曲げがないときはRは無限大であるのでゼロであり、曲げが進んでRが小さくなると応力はどんどん大きくなり、遂にはLSIを破壊するに到る。ところで、同じ曲率半径の曲げに対してLSIの厚さが薄くなると表面の応力は低下していくので、機械的破壊の限界に達することがないほどに薄くすれば十分に曲げに強いLSIとなる。ところが、LSIが単独で薄い状態で存在すると、取扱いが困難であることから、薄いLSIの両面にプラスチックや金属などの材料で挟み込むことをすれば、取扱いが容易になると同時に強度を拡大することができる。このとき、薄膜LSIチップは挾みこまれた材料の中立面にあるようにすることが必要であり、たとえば、ICカードの場合は、薄膜LSIチップがカード基板の断面からみて図19のように中立面にくるようにすることが必要である。このようにすれば、LSIの中立面すなわち曲げても応力がゼロの面とカードの中立面が一致して、カードを曲げても、薄膜LSIチップが単独で曲げたのと同じ効果が期待できる。
【0048】
次に薄くしたLSIを使用してカードを作成する実施例について図21と図22を用いて説明する。まず図21(a)に示す様に下側のカード基板108にまずメタライズパターン109を形成するところから始める。メタライズパターン109は銅薄膜のエッチングや導電性ペーストやインクを利用して形成する。この状態で、図21(b)に示すように薄膜LSIチップ110を貼付る。貼付る材料は通常の接着剤をもちいればよい。図22(a)は導電性ペースト111により、薄膜LSIチップ110を接続して、その後、図22(b)で示す様に上側のカード基板112を接着したものを示している。この時、下側のカード基板8と上側のカード基板12は同じ厚さであることが必要である。このようにすると、薄膜LSIチップは出来上がったカードの中立面にあることになり、曲げ応力に強い状態となる。このカードは従来のカードと比較して、カード基板とLSIを一体化して作ることができ、また導電性ペーストによる接続のためワイヤボンディングが不要であって低コストで薄くて曲げに強いICカードを作成することができる。
【0049】
図23は本発明のICカードの上面図である。ICカード平面113の上に薄膜LSIチップ114と導体パターン115がある。導体パターンの例として、コイルを示している。このコイルはICカードの外部からの電磁波を受けて、誘導起電力を発生させて、薄膜LSIチップにエネルギーを供給させる役目をもつ。このコイルパターンと薄膜LSIチップは導電性ペーストによって接続をされている。またこのコイルはICカードの外部からの情報データを受けて薄膜LSIチップにデータを渡したりまたICカード外部へ薄膜LSIチップからのデータ電磁波にして送り出すような役目をもっている。薄膜LSIチップはカードの平面から見て真中にあるより曲げモメントが小さなカードの角にあるようにすると曲率半径を小さくすることが可能となり、曲げに更に強いICカードとすることが可能となる。このようなカードにすることにより非接触で信頼性の高いICカードを作成することが可能となる。従来のICカードのうち接触型と呼ばれるものは、電極がカードの表面にあるため、コンタクト不良を発生させたり、静電気に弱いという欠点があった。ただし、本発明の構造は、従来の接触型のICカードに適用することを妨げるものではない。
【0050】
図24は、薄膜LSI116をシリコーンのようなかとう性のある接着剤119によって囲まれるような構造にしたICカードを示している。このような構造にすると接着剤119は上側のカード基板117と下側のカード基板118とを接着する役目を兼用して、薄膜LSIチップをやわらかいゴム状の材料によって囲む役目があるため、LSIの表面にストレスを与えにくくすることが可能となり、更に曲げに強いICカードとすることが可能となる。また、衝撃的なごく局部的な力によってカード基板が変形してもこの接着層119によって衝撃力を緩衝させる役割を果たすことができて、薄膜LSIチップへのストレス印加を防ぐことが可能となる。
【0051】
図25はカードの厚さをパラメータにとって、LSIの表面の応力をみたものである。薄膜LSIをカード基板の中立面におきLSIの厚さとカードの厚さの比をとってその薄膜LSI表面の応力を求めることができる。LSI表面の応力であるが、これはカードの曲がりの程度と大きく関係して来る。カードがどの程度曲がるかはカードの厚さや材料また印加される力及びカードの位置などによって大きく異なり一概に判断できないが、ここではLSIの置く位置をカードの中立面の位置と考え、材料は一般の磁気カードやICカードで使用されている塩化ビニールを考えておく。PET材(耐熱性のある結晶性の熱可塑性プラスチック、ポリエチレンテレフタレート)はこれよりも材料が固く曲げにくい性質を持っているので、塩化ビニールの例で検討すれば、かなり汎用的ケースを考慮していると考えてよい。ここで、曲げを決める曲率半径はカードに印加される曲げモーメントに依存するが、カードが折曲がる限界まで印加されるものとする。ここで簡単な実測により塩化ビニールでカードの厚さが0.76mmの時にカード中央で曲率半径50mmである。この時、もしLSIがカードと同じ厚さであれば、応力の式からLSIの表面の応力は8E10×0.38/50(Pa)となり、計算すると600MPaである。LSIの表面はシリコン酸化膜層が主体であることを考慮すれば、ガラスの物性と考えてよいので、ヤング率は理科年表よりガラスの値を利用した。
【0052】
次に曲率半径とカードの厚さの関係であるが、このときカードの慣性モメントが関係してくる。曲率半径RはE×I/Mで与えられて、ここでEはカードのヤング率、Iは慣性モーメント、Mは曲げモーメントを示している。カードの慣性モーメントはカードの厚さの3乗に比例しているので、図27に示すような曲率半径の特性曲線が得られる。この特性から、LSIの厚さとカードの厚さの比が1.0のときLSI表面の応力を求めると前出の式と同じく図27に示すようなLSI表面の応力を求めることができる。すなわち、カードの厚さが0.5mmのときは2.4GPa、カードの厚さが0.25mmの時は5.4GPaである。この状態ではLSIは簡単に破壊してしまうので、実際は、LSIを薄膜にしてカードに中立面に挟んで入れる訳である。すなわち、LSIの厚さとカードの厚さの比をパラメータにとって、薄くしたLSI表面の応力をプロットしたものが図25である。この図を拡大してLSIの厚さとカードの厚さの比を0から0.16までの部分を拡大したものが図26である。LSIの曲げに耐えられる領域とは、ガラスの破壊強度と同じと考え同じく理科年表から90MPaとした。従って、カードの各厚さの時の薄膜LSIの必要な厚さを求めることができ、LSIを薄くする限度を求めることができる。すなわち、カードが0.76mmのときはLSIの厚さが110ミクロン以下、カードが0.5mmのときは19ミクロン以下カードの厚さが0.25mmの時は、4ミクロン以下である必要がある。もちろん、LSIを極限まで薄くしたほうが、信頼性は大きく向上する。
【0053】
【発明の効果】
以上述べてきたように、半導体装置を本発明構成の装置とすることによって、従来技術の有していた課題を解決して、信頼性が高く、かつ、低コストな ICカードまたはマルチチップモジュールを提供することができた。すなわち薄い半導体素子は裏面に保護絶縁膜を付けることによる上記の手段によって、当該の保護絶縁膜が外部に一番近い半導体素子の裏面からイオン性汚染源の侵入を防止するので、信頼性を向上させることができることにより、薄いLSIを一般にイオン性不純物が多い安価な有機接着剤を利用して基板に接着しても耐久性をましたICカードを製作することができる。
【0054】
上記の保護絶縁膜としてシリコン窒化膜を用いるとこの膜は熱膨張率が大きいため、薄膜化したLSIの内部残留応力によるカールを抑制することができ、ICカードの信頼度向上に寄与することが可能となる。
【0055】
SOIウエハを用いることによって、内層のインシュレータ層が加工のストッパ層となって、薄膜ICを極めて薄くかつ均一に再現性良く作成することができる。薄膜化したICは厚さが5〜10μmであり、このように薄いICは曲げに強く、ICカードのような薄い基板に可撓性のある接着剤で接合すると、カードの曲げに強くなり、高信頼化を図ることができる。
【0056】
また、薄膜IC単独ではこわれやすいので、予め支持基板に取り付けておくことによって、安定性良く薄膜ICを作成することができる。この支持基板への接合は、紫外線剥離性の接着剤を用いておけば、低温で信頼度良く支持基板を除去することができる。カードに貼り付けた薄膜ICは、薄いため、基板とICとの間を印刷インクによって配線することが可能となって、低コストで平坦性のあるICカードを作成することが可能となる。
【0057】
以上述べてきた方法は、ICカードに止まらず、同類のICの実装にも適用することができ、マルチチップ実装にも適用可能である。
【0058】
つぎにICカードの平板を曲げた断面を考えると、わん曲した表面は伸びが発生し裏面は縮みが発生している。このときICカードの断面の中心部は収縮のない応力が少ない状態である。この部分に薄いICチップが存在すれば、このICチップに加わる応力が少なくできる。このとき、当該のICチップは薄ければよいが、カードが厚い場合はカードの剛性のために、限界曲率は大きくなって、曲げにくくなる。そのため、ある程度ICチップが厚くても良い。逆にICカードの厚さが薄い時は、曲げやすくなるために、ICチップの応力を緩和するために、ICチップの厚さも薄くしなくてはならない。ICを薄膜化するにあたって、薄膜になるほど、精密な装置が必要となるため、ICカードの厚さによって必要なICチップの厚さを変えることは、経済的観点及び必要な信頼度を確保するために極めて意味のあることである。このように、ICカードとICチップの厚さは相関関係が存在することをみいだして、当該の完成したカードの厚さが760ミクロン以上のとき当該のICチップの厚さが110ミクロン以下であり当該の完成したカードの厚さが500ミクロン以上のとき当該のICチップの厚さが19ミクロン以下であり当該の完成したカードの厚さが250ミクロン以上のとき当該のICチップの厚さが4ミクロン以下とすることにより、経済的に信頼性の高いICカードを得ることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の要部断面図である。
【図2】従来のICカードの要部断面図である。
【図3】従来の他のICカードの要部断面図である。
【図4】従来の他のICカードの要部断面図である。
【図5】本発明に係る他の半導体装置の要部断面図である。
【図6】本発明に係る半導体装置の製造工程を示す装置断面図である。
【図7】本発明に係るICカードの要部断面図である。
【図8】従来の他のICカードの要部断面図である。
【図9】本発明構成半導体装置の一実施例であるICカードを作製する場合の手順を示す工程図。
【図10】SOIウエハを用いて作成した薄膜ICを示す断面図。
【図11】支持基板付き薄膜ICをカード基板に接合した状態を示す断面図。
【図12】紫外線照射によって支持基板を除去した状態を示す断面図。
【図13】薄膜ICと基板の配線とを導電性インクで結線した状態を示す断面図。
【図14】本発明構成をマルチチップモジュールに使用した状態を示す断面図。
【図15】導電性インクによって配線を印刷する装置の断面図。
【図16】薄膜ICをカード基板の中に埋め込んだ状態を示す断面図。
【図17】図16の構造を得るための手順を説明するためのカード基板の断面図。
【図18】従来構造の基板厚さの厚いICカードを折り曲げた状態を示す断面図。
【図19】本発明の実施例のひとつを示す示すICカードの要部断面図。
【図20】本発明の原理図を示すためのICカードの要部断面図。
【図21】本発明の実施例のひとつのICカードの製造工程を示すカード要部断面図。
【図22】本発明の実施例の他のICカードの製造工程を示すカード要部断面図。
【図23】本発明の実施例のひとつを示すICカードの平面図。
【図24】本発明の実施例のひとつを示すICカードの断面図。
【図25】LSIとカードとの厚さの比に対するLSI表面の応力の関係を示した図。
【図26】LSIとカードとの厚さの比に対するLSI表面の応力の関係を示した図。
【図27】ICカードの厚さに対する曲率半径及びLSI表面の応力の関係を示す図。
【符号の説明】
1…薄膜IC、2…カード基板、3…接着剤、4…導電性インク、5…基板配線、6…バルクIC、7…接着剤、8…カード基板、9…ワイヤボンディング、10…基板配線、11…支持基板、12…接着剤、13…薄膜IC、14…SOIウエハの内層インシュレータ層、15…カード基板、16…薄膜IC、17…ゴム状接着剤、18…支持基板、19…紫外線剥離性接着剤、20…薄膜IC、21…カード基板、22…薄膜IC、23…カード基板上の配線、24…導電性インクによる配線、25…カード基板、26…薄膜IC、27…マルチチップ用基板、28…マルチチップ用基板上の配線、29…導電性インク、30…IC搭載基板(印刷前)、31…回転ドラム、32…配線パターンのインク、33…IC搭載基板(印刷後)、34…ベルト、35…薄膜IC、36…カード基板、37…カード基板の中心、38…薄膜IC、39…カード基板I、40…カード基板II、41…接着されたIC、42…厚い基板、101…ICカード断面、102…上側のカード基板、200…カードの中心線、103…下側のカード基板、104…薄膜LSIチップ、105…LSIチップ、106…中心線、107…曲率の中心、108…下側のカード基板、109…メタライズパターン、110…薄膜LSIチップ、111…導電性ペースト、112…上側のカード基板、113…ICカード平面、114…薄膜LSIチップ、115…導体パターン、116…薄膜LSI、117…上側のカード基板、118…下側のカード基板、119…かとう性のある接着剤、201…導電性ペースト、202…パッド、203…スルーホール、204…半導体素子、205…シリコン酸化膜、206…シリコン窒化膜、207…基板、300…接着剤、208…配線、209…オーバシート、210…コンタクト、211…ICチップ、212…プリント基板、213…センタコア、214…オーバシート、215…樹脂、216…ボンディングワイヤ、217…シリコン基板、218…ボンディングワイヤ。
Claims (8)
- LSIチップが可撓性の基板に挟み込まれたカード状半導体装置において、
前記LSIチップの中立面は前記カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に配置され、前記カード状半導体装置の厚さは760μm以上、前記LSIチップの厚さは110μm以下であることを特徴とするカード状半導体装置。 - LSIチップが可撓性の基板に挟み込まれたカード状半導体装置において、
前記LSIチップの中立面は前記カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に配置され、前記カード状半導体装置の厚さは500μm以上、前記LSIチップの厚さは19μm以下であることを特徴とするカード状半導体装置。 - LSIチップが可撓性の基板に挟み込まれたカード状半導体装置において、
前記LSIチップの中立面は前記カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に配置され、前記カード状半導体装置の厚さは250μm以上、前記LSIチップの厚さは4μm以下であることを特徴とするカード状半導体装置。 - 前記LSIチップは金属材料の間に配置されていることを特徴とする請求項1乃至3の何れかに記載のカード状半導体装置。
- 前記LSIチップはコイルに接続されていることを特徴とする請求項1乃至4の何れかに記載のカード状半導体装置。
- 半導体ウエハ上に複数のLSIチップを形成する工程と、
前記LSIチップを第1の基板に導電性インクを用いて形成された配線と電気的に接続する工程と、
前記LSIチップを第2の基板で覆う工程とを有し、前記LSIチップの中立面が前記カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に位置する、LSIチップが可撓性の基板に挟み込まれたカード状半導体装置の製造方法であって、
前記カード状半導体装置の厚さは760μm以上、前記LSIチップの厚さは110μm以下であることを特徴とするカード状半導体装置の製造方法。 - 半導体ウエハ上に複数のLSIチップを形成する工程と、
前記LSIチップを第1の基板に導電性インクを用いて形成された配線と電気的に接続する工程と、
前記LSIチップを第2の基板で覆う工程とを有し、前記LSIチップの中立面が前記カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に位置する、LSIチップが可撓性の基板に挟み込まれたカード状半導体装置の製造方法であって、
前記カード状半導体装置の厚さは500μm以上、前記LSIチップの厚さは19μm以下であることを特徴とするカード状半導体装置の製造方法。 - 半導体ウエハ上に複数のLSIチップを形成する工程と、
前記LSIチップを第1の基板に導電性インクを用いて形成された配線と電気的に接続する工程と、
前記LSIチップを第2の基板で覆う工程とを有し、前記LSIチップの中立面が前記 カード状半導体装置の中立面から前記カード状半導体装置の厚さの半分の±5%の範囲内に位置する、LSIチップが可撓性の基板に挟み込まれたカード状半導体装置の製造方法であって、
前記カード状半導体装置の厚さは250μm以上、前記LSIチップの厚さは4μm以下であることを特徴とするカード状半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20115997A JP3878288B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20115997A JP3878288B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6172253A Division JP2970411B2 (ja) | 1993-08-04 | 1994-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1095189A JPH1095189A (ja) | 1998-04-14 |
JP3878288B2 true JP3878288B2 (ja) | 2007-02-07 |
Family
ID=16436362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20115997A Expired - Lifetime JP3878288B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3878288B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229548A (ja) * | 2001-11-30 | 2003-08-15 | Semiconductor Energy Lab Co Ltd | 乗物、表示装置、および半導体装置の作製方法 |
TWI264121B (en) | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
JP2004047975A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 積層体の転写方法及び半導体装置の作製方法 |
JP4757469B2 (ja) * | 2002-05-17 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
DE60325669D1 (de) | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
WO2004043580A1 (en) | 2002-11-14 | 2004-05-27 | K.U.Leuven Research & Development | Method for preparing emulsions |
JP4646925B2 (ja) * | 2002-12-27 | 2011-03-09 | 株式会社半導体エネルギー研究所 | Icカードの作製方法 |
JP2005100380A (ja) * | 2003-08-29 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | Icカード |
CN1938721B (zh) * | 2004-03-26 | 2012-08-22 | 株式会社半导体能源研究所 | 薄半导体器件和薄半导体器件的操作方法 |
JP2005310131A (ja) * | 2004-03-26 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 薄型半導体装置、及び薄型半導体装置の使用方法 |
JP4789696B2 (ja) * | 2005-05-19 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP1894147B1 (en) * | 2005-05-19 | 2015-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and wireless communication system using the same |
US7820495B2 (en) * | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2007043121A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7750403B2 (en) | 2006-06-30 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
US20100253902A1 (en) | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
US9947688B2 (en) | 2011-06-22 | 2018-04-17 | Psemi Corporation | Integrated circuits with components on both sides of a selected substrate and methods of fabrication |
JP7178867B2 (ja) * | 2018-10-25 | 2022-11-28 | 三菱電機株式会社 | 湾曲型表示装置 |
-
1997
- 1997-07-28 JP JP20115997A patent/JP3878288B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1095189A (ja) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100332284B1 (ko) | 반도체장치 및 제조방법 | |
JP3878288B2 (ja) | 半導体装置及びその製造方法 | |
US6239483B1 (en) | Semiconductor device | |
KR100328370B1 (ko) | 반도체집적회로장치 | |
US5184208A (en) | Semiconductor device | |
JP2970411B2 (ja) | 半導体装置 | |
JP3687379B2 (ja) | 半導体装置の製造方法 | |
JP3350405B2 (ja) | 半導体装置 | |
US7208822B1 (en) | Integrated circuit device, electronic module for chip cards using said device and method for making same | |
JP3199747B2 (ja) | チップモジュール | |
KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
JPH08111360A (ja) | 半導体装置 | |
JP3552163B2 (ja) | 半導体装置および半導体装置の製造方法、並びに、データキャリア装置およびデータキャリア装置の製造方法 | |
JPH1134563A (ja) | 非接触型icカード及びその製造方法 | |
JP2001196505A (ja) | 半導体チップ表面露出型の樹脂封止半導体パッケージ | |
CN210429792U (zh) | 一种电子设备 | |
CA2221315C (en) | Semiconductor device | |
JPH104122A (ja) | 半導体装置 | |
JPH1058873A (ja) | Icモジュール | |
JP3482837B2 (ja) | 半導体装置 | |
JP2005202973A (ja) | Icカード | |
JPS63176192A (ja) | 半導体装置 | |
JP2001024107A (ja) | 半導体装置実装構造 | |
JPH0752589A (ja) | Icカードモジュール | |
JPH0780379B2 (ja) | Icカ−ド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |