DE10340926A1 - Verfahren zur Herstellung von elektronischen Bauelementen - Google Patents

Verfahren zur Herstellung von elektronischen Bauelementen Download PDF

Info

Publication number
DE10340926A1
DE10340926A1 DE10340926A DE10340926A DE10340926A1 DE 10340926 A1 DE10340926 A1 DE 10340926A1 DE 10340926 A DE10340926 A DE 10340926A DE 10340926 A DE10340926 A DE 10340926A DE 10340926 A1 DE10340926 A1 DE 10340926A1
Authority
DE
Germany
Prior art keywords
substrate
photoresist
electrodes
electronic components
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10340926A
Other languages
English (en)
Inventor
Theodor Prof. Dr.-Ing. habil. Doll
Susanne Dr.-Ing. Scheinert
Axel Prof. Scherer
Gernot Prof. Paasch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cufer Asset Ltd LLC
Original Assignee
Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Technische Universitaet Ilmenau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV, Technische Universitaet Ilmenau filed Critical Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Priority to DE10340926A priority Critical patent/DE10340926A1/de
Priority to PCT/EP2004/009729 priority patent/WO2005024972A2/de
Priority to US10/570,839 priority patent/US8012791B2/en
Priority to EP04764691A priority patent/EP1665408A2/de
Publication of DE10340926A1 publication Critical patent/DE10340926A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Herstellung elektronischer Bauelemente soll durch eine einfache und kostengünstige Strukturierung der dicht aneinander grenzenden Elektroden auf einem Substrat mit möglichst geringem technologischen Aufwand realisiert werden. DOLLAR A Die Strukturierung der Elektroden kann mittels überschneidender Kanten am abgeschiedenen Layer oder mittels Unterätzung des abgeschiedenen Layers erfolgen. Die Fertigstellung der elektronischen Bauelemente erfolgt danach entweder auf herkömmliche Weise, oder mittels eines Lithographieverfahrens von der Unterseite des lichtdurchlässigen Substrates, oder durch Ätzen in die Tiefe des Substrates und anschließender Abfolge bekannter Verfahrensschritte zur Herstellung elektronischer Bauelemente. DOLLAR A Anwendung finden diese vorgestellten Verfahren in der Molekularelektronik, zur Herstellung von Polymer-Feldeffekttransistoren, von Feldemittern oder anderen elektronischen Bauelementen.

Description

  • Die Erfindung betrifft mehrere Verfahren zur Herstellung von elektronischen Bauelementen mit dicht aneinander grenzenden Elektroden mit Abständen im Bereich von einigen 10 nm bis einigen um auf einem beliebigen Substrat, das außer Substraten der Standard-Halbleitertechnologie (z.B. Si, SiO2, Si3N4, GaAs, Al2O3) auch ein Polymerfilm oder Glas sein kann.
  • Die erfindungsgemäßen Verfahren finden für eine äußerst preisgünstige und einfache Herstellung von elektronischen Bauelementen welche kleinste Elektrodenabstände benötigen wie z.B. Molekularelektronik, Polymer-Feldeffekttransistoren oder Feldemitter, ihre Anwendung.
  • Im Stand der Technik sind verschiedene Lithographieverfahren (DUV oder Elektronenstrahllithographie) beschrieben, mit denen eine möglichst kleine Länge des elektrisch aktiven Kanals im Transistor (Kanallänge) und damit eine hohe Betriebsfrequenz erreicht werden kann. Allerdings sind diese hochauflösenden Lithographieverfahren sehr kostenintensiv und deshalb für die Anwendungsfelder der low-performance- und low-cost-electronics ungeeignet.
  • Daneben ist eine Methode nach Friend, veröffentlicht in SCIENCE 299, 1881 (2003), bekannt, bei der zur Darstellung eines kurzen Kanals in Polymertransistoren eine vertikale Anordnung von zwei lateralen, durch eine isolierende Polymerschicht getrennte Metallisierungsschichten Anwendung findet. Mit einer Schneide wird in diesen Sandwich hineingedrückt, so dass an den Seitenwänden Elektrodenanschlüsse Me1 und Me2 nahe beieinander frei liegen. Über diese V-Nut hinweg wird dann der Polymerhalbleiter aufgetragen („aktive layer") und weiter zum Transistor vervollständigt.
  • Nachteilig wirkt sich hierbei allerdings aus, dass sich das Material beim Eindrücken des Schneide-Stempels verformt und die gegenüberliegenden Seitenwände des Kanals sehr eng zueinander positioniert sind. Die anschließend aufgeschleuderte aktive Schicht kann sich aufgrund der Meniskenbildung nicht gleichmäßig verteilen.
    •
  • Aufgabe der Erfindung ist es deshalb, ein oder mehrere Verfahren zu entwickeln, mit denen dicht aneinander grenzende Elektroden auf einem Substrat auf eine einfache und kostengünstige Weise strukturiert werden und somit die Herstellung von elektronischen Bauelementen mit möglichst geringem technologischen Aufwand erfolgen kann.
  • Erfindungsgemäß gelingt die Lösung dieser Aufgabe mit den kennzeichnenden Merkmalen der Patentansprüche 1, 2, 3 und 4.
    •
  • Die Erfindung wird am Beispiel der Herstellung eines Feldeffekttransistors mit folgenden Zeichnungen näher erläutert. In den zugehörigen Zeichnungen zeigen:
  • 1 – Strukturierung der Elektroden mittels Überschneidungen im abgeschiedenen Layer
  • 2 – Strukturierung der Elektroden mittels Unterätzung eines abgeschiedenen Layers
  • 3 – Herstellung eines Transistors mit bekannten Verfahren
  • 4 – Herstellungsverfahren für einen Feldeffekt-Transistor mittels Photolithographie von der Unterseite des Substrates
  • 5 – Herstellung eines Feldeffekttransistors mittels Ätzung in die Substrattiefe
  • In 1 sind die Schritte eines vertikalen Herstellungsverfahrens dargestellt. Auf einem Substrat wurde ein Photolack aufgebracht und so strukturiert, dass überschneidende Kanten am Photolack entstehen. Anschließend wird ein Metall, vorzugsweise Chrom oder Gold, aufgedampft. Der im folgenden Verfahrensschritt aufgeschleuderte Isolator bedeckt die gesamte Oberfläche. An den sich überschneidenden Kanten des Photolackes bilden sich aufgrund der Meniskenbildung während des nachfolgenden Ätzprozesses flache Kanten in Umkehrung der Überschneidungen. Das so entstandene Substrat mit seinen aufgebrachten und voneinander isolierten Elektroden kann nun in weiteren Verfahrensschritten wie Aufschleudern des organischen Halbleiters („aktive layer"), Aufbringen eines weiteren Isolators und einer Gatemetallisierung und Freilegen der Elektroden zu einem polymeren Feldeffekttransistor fertiggestellt werden.
  • In 2 ist ein zweites Verfahren zur Strukturierung dicht aneinander grenzender Elektroden auf einem Substrat aufgezeigt. Hierbei ist auf dem Substrat eine Metallschicht, vorzugsweise Chrom oder Gold, aufgedampft. Auf diese Metallschicht wird ein Photolack aufgebracht und entsprechend den herzustellenden Bauelementen strukturiert. Im anschließenden Verfahrensschritt erfolgt die Ätzung des Metalls an den vom Photolack unbedeckten Stellen, wobei das Metall an den Photolackkanten kontrolliert überätzt wird.
  • Dadurch entstehen jeweils an den Photolackstrukturen Überhänge. Nachfolgend wird die so erhaltene Struktur noch einmal mit Metall bedampft. Durch die Unterätzung werden die Elektroden voneinander separiert. Nachdem der Photolack mit der daraufliegenden Metallschicht entfernt ist (Lift Off), kann das gewünschte elektronische Bauelement (Feldeffekttransistor) mit den bekannten Verfahrensschritten durch Aufschleudern eines organischen Halbleiters („aktive layer") und eines Isolators, Abscheiden einer Gatemetallisierung und Freiätzen der Anschlüsse fertiggestellt werden (3).
  • In 2 und 4 ist ein Herstellungsverfahren für ein elektronisches Bauelement mit dicht aneinander grenzenden Elektroden auf einem Substrat am Beispiel der Herstellung eines Feldeffekttransistors dargestellt. Die Strukturierung dieser dicht aneinander grenzenden Elektroden erfolgt wie im vorher beschriebenen Verfahren (Verfahren 2) bis zum Aufschleudern des Isolators. Auf diesen Isolator wird anschließend ein Photolack aufgebracht und von der Unterseite des Substrates photolithographiert. Unabdingbare Voraussetzung für diesen Schritt ist allerdings, dass das Substrat, die aktive Schicht und der Isolator lichtdurchlässig sind. Nach diesem photolithographischen Prozess erfolgt eine nochmalige Bedampfung der Oberfläche mit Metall. Im letzten Verfahrensschritt wird der verbliebene Photolack mit der daraufliegenden Metallschicht entfernt (z.B. durch einen Lift-Off-Prozess).
  • Um diesen Lift-Off-Prozess im Submikrometerbereich zu vermeiden, kann die Metallschicht alternativ dazu auch durch Auftragen einer entsprechenden Maske und Ätzen mit einer Breite größer als die Kanallänge strukturiert werden. Die über den eng beieinander liegenden Elektroden befindlichen Gateabschnitte werden durch den darunter verbleibenden Photolack so weit von den Elektroden separiert, dass die entstehenden parasitären Gatekapazitäten wie bei einem Feldoxid klein bleiben (Fig. E-4-d').
  • Ein weiteres Verfahren zur Herstellung von elektronischen Bauelementen mit dicht aneinander grenzenden Elektroden auf einem Substrat ist in 2 und 5 am Beispiel der Herstellung eines Feldeffekttransistors dargestellt. Die Strukturierung dieser dicht aneinander grenzenden Elektroden erfolgt wie im oben beschriebenen Verfahren (Verfahren 2). An den Stellen des Substrates, an denen keine Metallschicht vorhanden ist, werden Löcher oder Gräben in das Substrat für ein oder mehrere vergrabene Gates geätzt. Im nächsten Verfahrensschritt wird eine zweite Metallschicht auf die gesamte Oberfläche aufgedampft. Dabei werden in den Löchern oder Gräben dünne Gatemetallisierungen abgeschieden. Auf die erhaltene Oberfläche wird nachfolgend ein Isolator aufgebracht. Die Löcher oder Gräben füllen sich teilweise mit dem Isolator. An der Substratoberseite und wegen des engen Aspektverhältnisses in den Gatelöchern oder -gräben nur zum Teil wird die Isolatorschicht weggeätzt (z.B. mit einem Plasmaprozeß). Anschließend wird der organische Halbleiter („aktive layer") aufgeschleudert. Nach der Versiegelung der Oberfläche des Substrates müssen die Kontakte der vergrabenen Gates an vorbestimmten Stellen mit Hilfe eines photolithographischen Prozesses freigelegt werden.
  • Die erfindungsgemäßen Verfahren ermöglichen die Herstellung von elektronischen Bauteilen mit dicht aneinandergrenzenden Elektroden, wobei die Strukturierung der Elektroden mit Hilfe eines Ein-Maskenprozesses realisiert wird. Dabei können klassische Mikrostrukturierungstechniken eingesetzt werden. Durch die Anwendung dieser Verfahren können elektronische Bauelemente sehr einfach und kostengünstig hergestellt werden. Die mit Hilfe der erfindungsgemäßen Verfahren hergestellten elektronischen Bauelemente sind besser und einfacher zu reproduzieren.

Claims (4)

  1. Verfahren zur Herstellung von elektronischen Bauelementen mit dicht aneinander grenzenden Elektroden auf einem Substrat dadurch gekennzeichnet, dass die Strukturierung der Elektroden mit folgenden Schritten realisiert wird: a) auf dem Substrat wird ein Photolack mit überschneidenden Kanten strukturiert, b) auf das Substrat und den strukturierten Photolack wird ein Metall aufgedampft, c) auf die entstandene Oberfläche wird ein Isolator aufgeschleudert, und d) der Isolator wird geätzt, wobei an den überschneidenden Kanten des Photolackes flache Kanten als Umkehrung zu diesen Überschneidungen entstehen.
  2. Verfahren zur Herstellung von elektronischen Bauelementen mit dicht aneinander grenzenden Elektroden auf einem Substrat dadurch gekennzeichnet, dass die Strukturierung der Elektroden mit folgenden Schritten realisiert wird: a) auf dem Substrat wird eine Metallschicht aufgebracht, b) auf dieser Metallschicht wird ein Photolack strukturiert, c) die freiliegende Metallschicht wird geätzt, wobei mittels kontrollierten Unterätzen des Metalls an den Photolackstrukturen Überhänge des Photolackes entstehen, d) die so entstandene Oberfläche wird mit Metall bedampft, und e) der Photolack mit der daraufliegenden Metallschicht wird entfernt.
  3. Verfahren zur Herstellung von elektronischen Bauelementen mit dicht aneinander grenzenden Elektroden auf einem lichtdurchlässigen Substrat dadurch gekennzeichnet, dass a) die Elektroden auf dem Substrat nach Anspruch 2 strukturiert werden, a) ein lichtdurchlässiger organischer Halbleiter und ein lichtdurchlässiger Isolator aufgeschleudert werden, b) ein zweiter Photolack auf die Oberfläche aufgebracht und von der Unterseite des Substrates photolithographiert wird, c) eine Metallschicht auf die erhaltene Oberfläche aufgedampft wird, d) der verbliebene Photolack mit der auf ihm liegenden Metallschicht entfernt wird, und f) das elektronische Bauelement durch Freiätzen der Anschlüsse fertiggestellt wird.
  4. Verfahren zur Herstellung von elektronischen Bauelementen mit dicht aneinander grenzenden Elektroden auf einem Substrat dadurch gekennzeichnet, dass a) die Elektroden auf dem Substrat nach Anspruch 2 strukturiert werden, b) in das Substrat an den Stellen ohne Metall Löcher oder Gräben geätzt werden, c) eine zweite dünne Metallschicht abgeschieden wird, d) ein Isolator aufgeschleudert wird, e) der Isolator an der Oberseite des Substrates geätzt wird, f) ein organischer Halbleiter aufgeschleudert und die Oberfläche versiegelt wird, und g) mittels photolithographischen Prozess die vergrabenen Gates kontaktiert werden.
DE10340926A 2003-09-03 2003-09-03 Verfahren zur Herstellung von elektronischen Bauelementen Withdrawn DE10340926A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10340926A DE10340926A1 (de) 2003-09-03 2003-09-03 Verfahren zur Herstellung von elektronischen Bauelementen
PCT/EP2004/009729 WO2005024972A2 (de) 2003-09-03 2004-09-01 Verfahren zur herstellung von elektronischen bauelementen
US10/570,839 US8012791B2 (en) 2003-09-03 2004-09-01 Electronic components and methods for producing same
EP04764691A EP1665408A2 (de) 2003-09-03 2004-09-01 Verfahren zur herstellung von elektronischen bauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10340926A DE10340926A1 (de) 2003-09-03 2003-09-03 Verfahren zur Herstellung von elektronischen Bauelementen

Publications (1)

Publication Number Publication Date
DE10340926A1 true DE10340926A1 (de) 2005-03-31

Family

ID=34223364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10340926A Withdrawn DE10340926A1 (de) 2003-09-03 2003-09-03 Verfahren zur Herstellung von elektronischen Bauelementen

Country Status (4)

Country Link
US (1) US8012791B2 (de)
EP (1) EP1665408A2 (de)
DE (1) DE10340926A1 (de)
WO (1) WO2005024972A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012791B2 (en) 2003-09-03 2011-09-06 Cantrele Telecom Co., L.L.C. Electronic components and methods for producing same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686120B1 (ko) * 2005-05-17 2007-02-26 엘지전자 주식회사 유기 ｅｌ 소자의 제조방법
US20070048894A1 (en) * 2005-08-26 2007-03-01 Osram Opto Semiconductors Gmbh System and method for reduced material pileup
EP2044637B1 (de) * 2006-07-25 2015-09-16 LG Chem, Ltd. Verfahren zum herstellen eines organischen leuchtbauelements und durch das verfahren hergestelltes organisches leuchtbauelement
GB2441355B (en) * 2006-08-31 2009-05-20 Cambridge Display Tech Ltd Organic electronic device
FR2954856B1 (fr) * 2009-12-30 2012-06-15 Saint Gobain Cellule photovoltaique organique et module comprenant une telle cellule
JP6302553B2 (ja) * 2013-09-30 2018-03-28 エルジー ディスプレイ カンパニー リミテッド 積層体およびその製造方法
TW201526330A (zh) * 2013-09-30 2015-07-01 Lg Chemical Ltd 有機發光裝置
US9705085B2 (en) 2013-09-30 2017-07-11 Lg Display Co., Ltd. Method for manufacturing organic light-emitting device
KR102605208B1 (ko) 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10438848B2 (en) * 2017-11-01 2019-10-08 Semi Automation & Technologies, Inc. Inorganic lift-off profile process for semiconductor wafer processing
WO2023203429A1 (ja) * 2022-04-22 2023-10-26 株式会社半導体エネルギー研究所 半導体装置、及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732868A1 (de) * 1995-03-13 1996-09-18 Pioneer Electronic Corporation Organische Elektrolumineszenzanzeige und Verfahren zu deren Herstellung
WO1999026730A1 (en) * 1997-11-24 1999-06-03 The Trustees Of Princeton University Method of fabricating and patterning oleds
DE19819200A1 (de) * 1998-04-29 1999-11-11 Fraunhofer Ges Forschung Verfahren zur Herstellung von Kontaktstrukturen in Halbleiterbauelementen
DE10116876A1 (de) * 2001-04-04 2002-10-17 Infineon Technologies Ag Selbstjustierte Kontaktdotierung für organische Feldeffekttransistoren
WO2003081687A2 (en) * 2002-03-20 2003-10-02 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3369159A (en) * 1964-12-21 1968-02-13 Texas Instruments Inc Printed transistors and methods of making same
US4180604A (en) * 1977-12-30 1979-12-25 International Business Machines Corporation Two layer resist system
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
JPH06333952A (ja) * 1993-05-21 1994-12-02 Kyocera Corp 薄膜トランジスタ
JPH08172102A (ja) * 1994-12-20 1996-07-02 Murata Mfg Co Ltd 半導体装置の製造方法
DE19534668A1 (de) 1995-09-19 1997-03-20 Thera Ges Fuer Patente Kettenverlängerte Epoxidharze enthaltende, vorwiegend kationisch härtende Masse
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US6720572B1 (en) * 1999-06-25 2004-04-13 The Penn State Research Foundation Organic light emitters with improved carrier injection
CN1183595C (zh) * 1999-08-24 2005-01-05 皇家菲利浦电子有限公司 显示装置
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
GB0013473D0 (en) * 2000-06-03 2000-07-26 Univ Liverpool A method of electronic component fabrication and an electronic component
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device
EP1291932A3 (de) * 2001-09-05 2006-10-18 Konica Corporation Organisches Dünnfilmhalbleiterelement und dessen Herstellung
DE10153563A1 (de) * 2001-10-30 2003-05-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen
JP4360801B2 (ja) * 2001-12-25 2009-11-11 シャープ株式会社 トランジスタおよびそれを用いた表示装置
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
US20030183915A1 (en) * 2002-04-02 2003-10-02 Motorola, Inc. Encapsulated organic semiconductor device and method
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
US6764885B2 (en) * 2002-10-17 2004-07-20 Avery Dennison Corporation Method of fabricating transistor device
US6905908B2 (en) * 2002-12-26 2005-06-14 Motorola, Inc. Method of fabricating organic field effect transistors
ITTO20030145A1 (it) * 2003-02-28 2004-09-01 Infm Istituto Naz Per La Fisi Ca Della Mater Procedimento per la fabbricazione di dispositivi ad effetto di campo a film sottile privi di substrato e transistore a film sottile organico ottenibile mediante tale procedimento.
DE10340926A1 (de) 2003-09-03 2005-03-31 Technische Universität Ilmenau Abteilung Forschungsförderung und Technologietransfer Verfahren zur Herstellung von elektronischen Bauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0732868A1 (de) * 1995-03-13 1996-09-18 Pioneer Electronic Corporation Organische Elektrolumineszenzanzeige und Verfahren zu deren Herstellung
WO1999026730A1 (en) * 1997-11-24 1999-06-03 The Trustees Of Princeton University Method of fabricating and patterning oleds
DE19819200A1 (de) * 1998-04-29 1999-11-11 Fraunhofer Ges Forschung Verfahren zur Herstellung von Kontaktstrukturen in Halbleiterbauelementen
DE10116876A1 (de) * 2001-04-04 2002-10-17 Infineon Technologies Ag Selbstjustierte Kontaktdotierung für organische Feldeffekttransistoren
WO2003081687A2 (en) * 2002-03-20 2003-10-02 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012791B2 (en) 2003-09-03 2011-09-06 Cantrele Telecom Co., L.L.C. Electronic components and methods for producing same

Also Published As

Publication number Publication date
EP1665408A2 (de) 2006-06-07
WO2005024972A3 (de) 2006-08-24
WO2005024972A2 (de) 2005-03-17
US20070087468A1 (en) 2007-04-19
US8012791B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
EP0352736B1 (de) Verfahren zur Erzeugung einer Lackstruktur auf Halbleitermaterial mit einer sich zum Halbleitermaterial verjüngenden Öffnung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE2615862A1 (de) Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung
DE10340926A1 (de) Verfahren zur Herstellung von elektronischen Bauelementen
DE2547792A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE10222609A1 (de) Verfahren zur Herstellung strukturierter Schichten auf Substraten
DE19548056C1 (de) Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE69128135T2 (de) Verfahren zur Herstellung einer mikroelektronischen Einrichtung mit einem ersten und einem zweiten Element
EP1563553B1 (de) Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
DE3043289C2 (de)
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE102004005247A1 (de) Imprint-Lithographieverfahren
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE4222584A1 (de) Verfahren zur herstellung von halbleiterbausteinen
DE19714510A1 (de) Herstellungsverfahren für eine Flüssigkristallanzeige
DE3226097C2 (de)
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
EP0740794B1 (de) Verfahren zur herstellung eines beschleunigungssensors
DE19714690C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebaute Flüssigkristallanzeigevorrichtung
DE19723330B4 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
DE3886033T2 (de) Verfahren zur herstellung einer t-gate metallstruktur auf einem substrat.
WO2005069399A1 (de) Organischer transistor mit selbstjustierender gate-elektrode und verfahren zu dessen herstellung
EP1198833B1 (de) Verfahren zur herstellung eines halbleiterspeicherbauelements

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: TECHNISCHE UNIVERSITAET ILMENAU, 98693 ILMENAU, DE

8127 New person/name/address of the applicant

Owner name: CANTRELE TELECOM CO., LLC, WILMINGTON, DEL., US

8128 New person/name/address of the agent

Representative=s name: ENGEL PATENTANWALTSKANZLEI, 98527 SUHL

8110 Request for examination paragraph 44
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403