DE2902303A1 - Duennfilmtransistor und verfahren zu seiner herstellung - Google Patents

Duennfilmtransistor und verfahren zu seiner herstellung

Info

Publication number
DE2902303A1
DE2902303A1 DE19792902303 DE2902303A DE2902303A1 DE 2902303 A1 DE2902303 A1 DE 2902303A1 DE 19792902303 DE19792902303 DE 19792902303 DE 2902303 A DE2902303 A DE 2902303A DE 2902303 A1 DE2902303 A1 DE 2902303A1
Authority
DE
Germany
Prior art keywords
electrode
layer
thin film
source
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792902303
Other languages
English (en)
Inventor
Kohei Kishi
Keisaku Nonomura
Keiichiro Shimizu
Hisashi Uede
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE2902303A1 publication Critical patent/DE2902303A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Sharp K.K. TER MEER · MÜLLER ■ STEINMEISTER 1203-GER
- 7 BESCHREIBUNG
Die Erfindung liegt auf dem Gebiet der Herstellung von Transistoren und betrifft insbesondere einen Dünnschichttransistor nach dem Oberbegriff des Patentanspruchs 1, der sich mit guter Genauigkeit zusammen mit anderen Bauelementen in hoher Integrationsdichte verwirklichen läßt.
Der physikalische Aufbau von Dünnschicht- oder Dünnfilmtransistoren ist unter anderem in der am 28. April 1966 offengelegten japanischen Patentanmeldung No. 41-8172 offenbart. Mit der dort beschriebenen konstruktiven Auslegung ist es jedoch unmöglich, den Integrationsgrad oder die Packungsdichte mit der herkömmlichen Dünnfilm-Transistortechnologie wesentlich zu erhöhen, da bei der Ausbildung der Muster unter Verwendung eines maskengesteuerten AufdampfVerfahrens eine sehr hohe Ausrichtgenauigkeit verlangt wird.
Zur Erhöhung der Integrationsdichte könnten Photoätzverfahren eingesetzt werden. Beim üblichen Aufbau von Dünnfilmtransistoren jedoch ist der Einsatz von Photoätzverfahren unmöglich, da die enthaltenen Halbleiterschichten zu leicht beschädigt oder verunreinigt werden. Es wurden erhebliche Anstrenungen unternommen, um auf diesem Wege hohe Packungsdichten mit Dünnfilmtransistoren zu erzielen, ohne die erwähnte Beschädigung oder Verunreinigung der Halbleiterschichten in Kauf nehmen zu müssen.
Der Erfindung liegt die Aufgabe zugrunde, die Struktur oder den Aufbau von Dünnschichttransistoren so zu verbessern, daß sich hohe Packungsdichten erzielen lassen.
909830/0795
Sharp K.K.
TER MEER · MÜLLER ■ STEINMEISTER 1203-GER
— 8 —
Insbesondere soll ein Herstellungsverfahren für solche Transistoren geschaffen werden, mit dem sich eine hohe Integration bei guter Ausbeute gewährleisten läßt.
Die erfindungsgemäße Lösung ist verfahrensmäßig in alternativen Möglichkeiten in den Patentansprüchen 9, 11 bzw. 17 angegeben.
Ein erfindungsgemäßer Dünnschichttransistor in alternativer Ausführung ist Gegenstand der Patentansprüche 1 bzw. 3.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens bzw. eines erfindungsgemäßen Dünnschichttransistors sind in Unteransprüchen gekennzeichnet.
Bei einer bevorzugten Ausführungsform zeichnet sich das erfindungsgemäße Verfahren dadurch aus, daß nach dem Niederschlagen von Gate-, Source- und Drain-Elektroden auf ein Substrat eine Halbleiterschicht durch Aufdampfen aufgebracht wird. Die Oberfläche der Gate-Elektrode ist durch einen isolierenden Oxidfilm überdeckt. Die Source- und die Drain-Elektrode werden auf dem isolierenden Oxidfilm unter Freilassung eines geeigneten gegenseitigen Abstands aufgebracht. Die Halbleiterschicht stellt eine elektrische Verbindung zwischen der Source- und der Drain-Elektrode her. Diese Halbleiterschicht wird in der letzten Stufe auf die Source- und Drain-Elektroden und den isolierenden Oxidfilm aufgebracht. Der isolierende Oxidfilm wird vorzugsweise durch anodische Oxidation erzeugt.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in einer beispielsweisen Ausführungsform näher erläutert.
9098 3 0/0795
TER MEER · MÜLLER · STEINMEISTER
SHARP K.K. 1203-GER
Die einzige Figur zeigt einen Dünnschichttransistor gemäß der Erfindung.
Auf einem Substrat 13 sind eine Gate-Elektrode 14, ein isolierender Metalloxidfilm 15, eine Source-Elektrode 16, eine Drain-Elektrode 17 und eine Halbleiterschicht 18 aufgebracht. Das Substrat 13 besteht aus einem geeigneten Material, etwa aus Glas, Kermaik, geschmolzenem Quarzmaterial oder dergleichen. Die Gate-Elektrode 14 besteht aus einer im Vakuum aufgedampften Metallschicht, beispielsweise aus Al , Ta oder dergleichen.
Der isolierende Metalloxidfilm, der die Gate-Elektrode 14 überdeckt, wird durch anodische Oxidation aufgebracht.
Dieser isolierende Metalloxidfilm 15 besteht also aus
Af-0Of Ta2°5 oder dergleichen - entsprechend dem Material der Gate-Elektrode 14. Diese anodische Oxidationsbehandlung läßt sich bei Raumtemperatur in einem geeigneten Elektrolyten erreichen, beispielsweise in einer dreiprozentigen Lösung von Ammoniumpurpurat mit einem pH-Wert von 5,5.
über dem isolierenden Metalloxidfilm 15 werden die Source- und Drain-Elektrode 16 bzw. 17 als Metallschichten,beispeilsweise aus Au, Co, Ni, Ai oder dergleichen,aufgebracht, Das Aufbringen dieser Elektroden 16 und 17 erfolgt in einem maskengesteuerten Dampfniederschlagsverfahren. Das verwendete Metall sollte so gewählt sein, daß sich ein guter ohmscher Kontakt mit der anschließend aufgebrachten Halbleiterschicht 18 ergibt. Unter "gutem ohmschem Kontakt" ist dabei zu verstehen, daß die Majoritäts-Ladungsträger in beiden Plußrichtungen gut geleitet bzw. übertragen werden. Die Source- und Drain-Elektroden 16 bzw. 17 sind
909830/0 7 95
Sharp K.K. TER MEER · MÜLLER ■ STEINMEISTER 1 203-GER
- 10 -
so aufgebracht, daß sich ein geeigneter gegenseitiger Abstand auf dem isolierenden Metalloxidfilm 15 ergibt.
Im letzten Schritt der Herstellung wird auf der Source- bzw. Drain-Elektrode 16 bzw. 17 und dem dazwischen liegenden Abschnitt auf dem isolierenden Metalloxidfilm 15 eine Halbleiterschicht 18 aufgebracht. Das Material für die Halbleiterschicht 18 kann aus der CdSe, CdS, Te, PbS oder dergleichen umfassenden Materialgruppe ausgewählt sein.
Mit diesem Aufbau eines Halbleiter-Transistorbauelements lassen sich in hoher Integration oder Packungsdichte Dünnschichttransistoren in Kaskade herstellen. Es ist weiterhin möglich, die schaltungstechnische Auslegung so vorzunehmen, daß der eine Dünnschichttransistor zur Steuerung eines oder mehrerer anderer Dünnschichttransistoren dient. Damit lassen sich hochintegrierte logische' Bauelemente herstellen, etwa für elektronische Rechner in Verbindung mit Treiberschaltungen für eine Anzeige, die beispielsweise eine Flüssigkristallanzeige sein kann, oder Steuer- und Regelschaltungen für eine Vielzahl von elektronischen Geräten.
Bei dem oben kurz beschriebenen Herstellungsverfahren wird das Muster oder Layout für die Gate-Elektroden, die Source-Elektroden und die Drain-Elektroden durch Photoätztechnik hergestellt. Besonders vorteilhaft ist, daß die Halbleiterschicht 18 durch den Photoresist bzw. durch dessen Zusätze oder durch Ätzlösungen nicht verunreinigt wird, da diese Halbleiterschicht 18 erst nach der vollständigen Musterausbildung der Elektroden 14, 16 und 17 aufgebracht wird. Aber auch dann, wenn im Herstellungs-
909830/0795
Sharp K.K. TER MEER · MÜLLER ■ STEINMEISTER 1203-GER
- 11 -
verfahren ein maskengesteuertes Aufdampfverfahren angewendet wird, kann die Halbleiterschicht 18 während der Maskenausrichtung und Einjustierung nicht beschädigt werden, da diese Schicht erst im letzten Verfahrensschritt aufgebracht wird.
In Verbindung mit dem erfindungsgemäßen Dünnschichttransistor wurde gefunden, daß sich für die einzelnen Schichten die nachfolgend angegebenen Dicken als günstig erwiesen haben:
1. Substrat 13: 2 bis 3 μπι
2. Gate-, Source- und Drain-Elektroden 14, 16 und 17:
mehrere tausend A (mehrere hundert nm); 3. Isolierender Metalloxidfilm:
mehrere hundert bis zu mehreren tausend A (mehrere zehn bis zu mehreren hundert nm); 4. Halbleiterschicht 18:
bei Te: 50 bis 1500 A ( 5 bis 150 nm);
CdS, CdSe: mehrere tausend A (mehrere hundert nm)
Der Abstand zwischen den Source- und Drain-Elektroden 16 und 17 wird im Bereich zwischen mehreren bis zu mehreren tausend μπ\ gewählt.
25
909830/0795
Sharp K.K.
TER MEER · MÜLLER ■ STEINMEISTER Ί 203-GER
- 12 -
ZUSAMMENFASSUNG
Der Dünnfilmtransistor umfaßt ein Substrat (13) , eine Gate-Elektrode (14), einen diese überdeckenden isolierenden Oxidfilm (15) sowie eine darüber aufgebrachte Source-Elektrode (16) und eine im Abstand davon angeordnete Drain-Elektrode (17). Auf der Source- und der Drain-Elektrode sowie über der isolierenden Oxidfilmschicht im Abstand zwischen der Source- und der Drain-Elektrode ist eine Schicht (18) eines Halbleitermaterials aufgebracht. Diese Halbleiterschicht (18) wird im letzten Schritt des Herstellungsprozesses nach vollständiger Ausbildung der Gate-, Source- und Drain-Elektrode aufgebracht. Der die Gate-Elektrode (14) überdeckende isolierende Oxidfilm (15) ist durch anodische Oxidation hergestellt.
909830/0795

Claims (18)

  1. TER MEER-MÜLLER-STEINMEISTER
    Beim Europäischen Patentamt zugelassene Vertreter — Professional Representatives before the European Patent Office Mandatairea agräee pres !'Office european dee brevets
    Dipl.-Chem. Dr. N. ter Meer Dipl.-Ing- H. Steinmeister Dipl.-Ing. F. E. Müller o. , ,, _
    Triftstrasse 4, S.ekerwall 7,
    D-8000 MÜNCHEN 22 D-48OO BIELEFELD 1
    1203-GER
    Mü/hm 22. Januar 1979
    SHARP KABUSHIKI KAISHA 22-22 Nagaike-cho, Abeno-ku, Osaka / Japan
    Dünnfilmtransistor und Verfahren zu seiner Herstellung
    Priorität: 23. Januar 1978, Japan, No, 6595/1978
    PATENTANSPRÜCHE
    Dünnfilmtransistor mit einer durch eine Isolationsschicht überdeckten Gate-Elektrode sowie mit einer Source- und einer Drain-Elektrode, dadurch gekennzeichnet , daß
    - eine Schicht (18) eines Halbleitermaterials mindestens jeweils einen Teilbereich der Source-Elektrode (16) und der Drain-Elektrode (17) überdeckt und die beiden Teilbereiche dieser Elektrode (16, 17) elektrisch miteinander verbindet, wobei an mindestens einer Position zwischen der Gate-Elektrode und der Source- (16) bzw. der Drain-
    909830/0795
    Sfiarp K. K · TER MEER . MÖLLER ■ STEINMEISTER 1203-GER
    Elektrode (17) kein Material der Halbleiterschicht vorhanden ist, und
    - die Halbleiterschicht (18) auf der Isolationsschicht (15) im Zwischenraum zwischen der Source- und der Drain-Elektrode (16 bzw. 17) so aufgebracht ist, daß die Halbleiterschicht (18) mit der Gate-Elektrode (14) in elektrischer Wechselwirkung steht.
  2. 2. Dünnschichttransistor nach Anspruch 1, dadurch gekennzeichnet , daß die Isolationsschicht (15) durch anodische Oxidation erzeugt ist.
  3. 3. Dünnschichttransistor mit einem Substrat und einer ersten auf dem Substrat aufgebrachten Elektrode, gekennzeichnet durch
    - einen auf der ersten Elektrode (14) aufgebrachten isolierenden Film (15);
    - einer zweiten und einer dritten im gegenseitigen Abstand voneinander auf den isolierenden Film (15) aufgebrachten Elektrode (16 bzw. 17);
    - eine den isolierenden Film (15) im Abstand zwischen der zweiten und dritten Elektrode (16, 17) und diese Elektroden wenigstens teilweise überdeckenden Schicht (18) eines Halbleitermaterials, die eine elektrische Verbindung zwischen der zweiten und dritten Elektrode herstellt.
  4. 4. Dünnschichttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die Oberfläche der ersten Elektrode (14) durch anodische Oxidation behandelt worden ist.
    909830/0795
    Sharp K.K. "ER MEER · MÖLLER ■ STEINMEISTER 1203-GER
  5. 5. Dünnschichttransistor nach Anspruch 3, dadurch gekennzeichnet , daß die isolierende Schicht (15) eine durch anodische Oxidation erzeugte FiIms chi cht ist.
  6. 6. Dünnschichttransistor nach Anspruch 5, dadurch gekennzeichnet, daß die durch anodische Oxidation erzeugte Filmschicht eine Metalloxidschicht aus A^3O3/ Ta2^s oder dergleichen ist.
  7. 7. Dünnschichttransistor nach Anspruch 3, dadurch gekennzeichnet , daß die Halbleiterschicht (18) nach der Ausbildung der ersten, zweiten bzw. dritten Elektrode (14, 16 bzw. 17) aufgebracht worden ist.
  8. 8. Dünnschichttransistor nach Anspruch 3, dadurch gekennzeichnet , daß die Isolationsschicht (15) eine dicke im Bereich von einigen zehn bis zu einigen hundert nm aufweist.
  9. 9. Verfahren zur Herstellung eines Dünnschichttransistors mit einer Gate-, einer Source- und einer Drain-Elektrode, dadurch gekennzeichnet, daß nach der Ausbildung der Source- und der Drain-Elektrode auf diesen Elektroden oder auf Teilbereichen dieser Elektroden eine Schicht eines Halbleitermaterials aufgebracht wird, die eine elektrische Verbindung zwischen der Source-Elektrode und der Drain-Elektrode herstellt.
    9 09830/0795
    TER MEER - MÖLLER · STEINMEISTER
    Sharp K.K. 1203-GER
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Source-Elektrode und die Drain-Elektrode über einem die Gate-Elektrode überdeckenden durch anodische Oxidation erzeugten Isolationsfilm und die darüber aufgebrachte Halbleiterschicht so aufgebracht ist, daß der Bereich des Isolationsfilms zwischen der Source und der Drain-Elektrode überdeckt wird.
  11. 11. Verfahren zur Herstellung eines Dünnschichttransistors gekennzeichnet durch folgende Verfahrensschritte:
    - Vorbereitung eines Substrats;
    - Aufbringen einer ersten Elektrode auf das Substrat;
    - Aufbringen eines isolierenden Films auf der ersten Elektrode;
    - Aufbringen einer zweiten und einer dritten Elektrode auf dem isolierenden Film in einem festgelegten Abstand voneinander und
    - Aufbringen einer Schicht eines Halbleitermaterials, die mindestens Teilbereiche der zweiten und dritten Elektrode und den isolierenden Film im Abstand
    .zwischen diesen Elektroden überdeckt und eine elektrische Verbindung zwischen der zweiten und dritten Elektrode herstellt.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß die Oberfläche der ersten Elektrode durch anodische Oxidation be~ handelt wird.
    909830/0795
    Sharp K.K. "ER MEER · MÜLLER · STEINMEISTER 1203-GER
    — 5 —
  13. 13. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß der isolierende Film durch anodische Oxidation hergestellt wird.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet , daß der isolierende Film als Metalloxidfilm, beispielsweise aus A^2O,, Ta-Ος oder dergleichen aufgebracht wird.
  15. 15. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß die Schicht aus Halbleitermaterial nach der vollständigen Ausbildung der ersten, zweiten bzw. dritten Elektrode aufgebracht wird.
  16. 16. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß der isolierende Film in einer Dicke von einigen zehn bis zu einigen hundert nm aufgebracht wird.
  17. 17. Verfahren zur Herstellung eines Dünnschichttransistors der eine durch eine Isolationsschicht überdeckte Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode aufweist, dadurch gekennzeichnet , daß
    - auf der Source-Elektrode und der Drain-Elektrode eine mindestens jeweils einen Teilbereich dieser Elektroden überdeckende Schicht eines Halbleitermaterials so aufgebracht wird, daß zwischen den genannten Bereichen der Elektroden eine elektrische Verbindung besteht, jedoch Abschnitte zwischen der Gate-Elektrode und der Source- bzw. Drain-Elektrode frei sind von der Halbleiterschicht(und
    903830/0795
    Sharp K.K.
    TER MEER · MÜLLER ■ STEINMEISTER 1203-GER
    - die Halbleiterschicht im Abstand zwischen der Source- und der Drain-Elektrode so auf die Isolationsschicht aufgebracht wird, daß eine elektrische Wirkverbindung zwischen der Halbleiterschicht und der Gate-Elektrode besteht.
  18. 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet , daß die isolierende Schicht als dünne Filmschicht durch anodische Oxidation erzeugt wird.
    909830/0795
DE19792902303 1978-01-23 1979-01-22 Duennfilmtransistor und verfahren zu seiner herstellung Ceased DE2902303A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP659578A JPS5499576A (en) 1978-01-23 1978-01-23 Thin-film transistor and its manufacture

Publications (1)

Publication Number Publication Date
DE2902303A1 true DE2902303A1 (de) 1979-07-26

Family

ID=11642676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792902303 Ceased DE2902303A1 (de) 1978-01-23 1979-01-22 Duennfilmtransistor und verfahren zu seiner herstellung

Country Status (3)

Country Link
JP (1) JPS5499576A (de)
DE (1) DE2902303A1 (de)
GB (1) GB2016803B (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130122A1 (de) * 1980-07-31 1982-03-04 Sharp Kk Duennschichttransistor und dessen herstellung
EP0076587A2 (de) * 1981-10-01 1983-04-13 Xerox Corporation Verfahren zur Herstellung von Dünnschichttransistoren
DE3239679A1 (de) * 1981-10-28 1983-05-11 Japan Electronic Industry Development Association, Tokyo Duennfilm-transistor
DE3347489A1 (de) * 1982-12-29 1984-07-12 Sharp K.K., Osaka Duennfilmtransistor und verfahren zur herstellung desselben
EP0157489A2 (de) * 1984-03-10 1985-10-09 LUCAS INDUSTRIES public limited company Feldeffekttransistoren aus amorphem Silicium, ihre Herstellung und ihre Anwendung bei Flüssigkristall-Anzeigetafeln
US4759610A (en) * 1983-08-23 1988-07-26 Kabushiki Kaisha Toshiba Active matrix display with capacitive light shield

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669864A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Thin-film transistor
JPS5799774A (en) * 1980-11-19 1982-06-21 Sharp Corp Forming method for thin-film transistor
JPH0628317B2 (ja) * 1985-05-23 1994-04-13 松下電器産業株式会社 薄膜トランジスタの製造法
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130122A1 (de) * 1980-07-31 1982-03-04 Sharp Kk Duennschichttransistor und dessen herstellung
EP0076587A2 (de) * 1981-10-01 1983-04-13 Xerox Corporation Verfahren zur Herstellung von Dünnschichttransistoren
EP0076587A3 (en) * 1981-10-01 1984-03-28 Xerox Corporation Method of forming thin film transistors
DE3239679A1 (de) * 1981-10-28 1983-05-11 Japan Electronic Industry Development Association, Tokyo Duennfilm-transistor
DE3347489A1 (de) * 1982-12-29 1984-07-12 Sharp K.K., Osaka Duennfilmtransistor und verfahren zur herstellung desselben
US4759610A (en) * 1983-08-23 1988-07-26 Kabushiki Kaisha Toshiba Active matrix display with capacitive light shield
EP0157489A2 (de) * 1984-03-10 1985-10-09 LUCAS INDUSTRIES public limited company Feldeffekttransistoren aus amorphem Silicium, ihre Herstellung und ihre Anwendung bei Flüssigkristall-Anzeigetafeln
EP0157489A3 (de) * 1984-03-10 1987-01-14 LUCAS INDUSTRIES public limited company Feldeffekttransistoren aus amorphem Silicium, ihre Herstellung und ihre Anwendung bei Flüssigkristall-Anzeigetafeln
US4797108A (en) * 1984-03-10 1989-01-10 Lucas Industries Public Limited Company Method of manufacturing amorphous silicon field effect transistors

Also Published As

Publication number Publication date
GB2016803A (en) 1979-09-26
JPS5499576A (en) 1979-08-06
GB2016803B (en) 1982-08-18

Similar Documents

Publication Publication Date Title
DE3106202C2 (de)
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1967363C2 (de)
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE3118674A1 (de) Duennfilm-transistor
DE3043289C2 (de)
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2922016A1 (de) Vlsi-schaltungen
DE3933965A1 (de) Mesfet und verfahren zu dessen herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE3226097C2 (de)
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2331393A1 (de) Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren
DE1639241A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2453528C2 (de) Maskierungsverfahren
DE1918014A1 (de) Integriertes,passives Halbleiterelement
DE3409387C2 (de) Halbleitervorrichtung
DE19540173A1 (de) Kondensator einer Halbleitervorrichtung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8131 Rejection