JPH0628317B2 - 薄膜トランジスタの製造法 - Google Patents

薄膜トランジスタの製造法

Info

Publication number
JPH0628317B2
JPH0628317B2 JP60110816A JP11081685A JPH0628317B2 JP H0628317 B2 JPH0628317 B2 JP H0628317B2 JP 60110816 A JP60110816 A JP 60110816A JP 11081685 A JP11081685 A JP 11081685A JP H0628317 B2 JPH0628317 B2 JP H0628317B2
Authority
JP
Japan
Prior art keywords
gate
tft
thin film
film transistor
perovskite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60110816A
Other languages
English (en)
Other versions
JPS61268066A (ja
Inventor
純 桑田
久仁 小川
幸治 野村
洋介 藤田
惇 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60110816A priority Critical patent/JPH0628317B2/ja
Publication of JPS61268066A publication Critical patent/JPS61268066A/ja
Publication of JPH0628317B2 publication Critical patent/JPH0628317B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、焦電型赤外検出器のような受光素子、EL表
示装置のような発光素子等の駆動に使用される薄膜トラ
ンジスタ(以下TFTと略す)の製造方法に関するもの
である。
従来の技術 一般的なTFTについて第1図で説明する。
TFTは、絶縁基板1の上にゲート電極2、これを被覆
する酸化物層3、その上に半導体層4、前記半導体層4
の両端に接触するソース電極5およびドレイン電極6を
設けて構成されている。
絶縁基板1としては、ガラスまたはセラミック等が使用
される。ゲート電極2は、その材料としてアルミニウム
(Al),金(Au),クロム(Cr)等の金属が使用され、
真空蒸着,スパッタリング等の方法により、マスク蒸
着,フォトエッチング技術を用いて形成される。
酸化物層3は、その材料として酸化アルミニウム(Al
),一酸化珪素(SiO),二酸化珪素(Si
),窒化珪素(Si),五酸化タンタル(Ta
)等が使用され、真空蒸着,スパッタリング,CV
D等の方法により形成される。半導体層4は、その材料
として一般にセレン化カドミウル(CdSe),硫化カド
ミウム(CdS),テルル(Te)等が使用され、真空蒸
着,スパッタリング等の方法で形成される。ソース電極
5,ドレイン電極6としては、一般には、Al,Au,
Cr等の金属が用いられる。
TFTの相互コンダクタンスgは以下のように表わさ
れる。
ここでWはTFTのチャネルの幅,Lはチャネルの長
さ,μは半導体層4の移動度,C0xは酸化層3の単位
面積当りの容量,VはTFTのゲート電圧,Vはし
きい値電圧である。ところでC0xは、 と表わされる。ここでεは真空の誘電率,εとt
0xはそれぞれ酸化物層3の比誘電率および厚さを表わ
している。したがって、gを大きくするためには、ε
の大きな材料を選ぶ必要がある。
ところで従来、TETにおいてドレイン電流を変化させ
るためにゲートとソースとの間に電圧を加えると、その
ゲートとソースとの間にも電流が流れ(ゲートリーク)
TFTのgが小さくなるという現象が見られた。また
ゲート電圧が0でソースとドレインとの間に電圧を加え
たときのドレイン電流IOFFは、前記ゲートリークが
存在すれば、大きくなる。したがって、ゲート電圧を加
えたときのドレイン電流IONとIOFFとの比(以下
オン/オフ比という)は前記ゲートリークが大きくなれ
ば、いちじるしく小さくなる。
次に、前記TFTをマトリックス型EL表示装置の駆動
に使用した場合を考えてみる。
第2図は、一般的なTFTを利用したマトリックス型E
L表示装置の一絵素の回路図を示したものである。すな
わち、スイッチングトランジスタT,一方の端子が前
記スイッチングトランジスタTのソース端子に接続さ
れている蓄積用コンデンサC,ゲート端子が前記スイ
ッチングトランジスタTのソース端子に接続され、か
つそのソース端子がコンデンサの他方の端子と接続され
ている電力用トランジスタT、および、一方の端子が
前記電力用トランジスタTのドレイン端子に接続さ
れ、他方の端子が外部の高周波ドライブ電源7に接続さ
れているEL素子CKLで構成されている。また、前記
スイッチングトランジスタTのドレイン端子は情報信
号母線Xに、ゲート端子はスイッチング信号母線Y
にそれぞれ接続され、前記蓄積用コンデンサCの一方
の端子と前記電力用トランジスタTのドレイン端子
は、前記高周波ドライブ電源7に接続する共通垂直母線
Pに接続されている。
,Yに電圧が加えられると、Tはオン状態とな
り、Cに電荷が蓄積され、Tのゲート電圧が上昇す
るため、Tがオン状態となり、CKLが発光する。こ
の時、与えられた時間内にCへの充電を完了するため
には、TのIONが充分に大きくなければならない。た
とえば、Cの容量が50pFであり、20マイクロ秒
以内に充電を完了するためには、Xに加えられた電圧
を20Vとすれば、IONは、50μA以上必要であ
る。
次にX,Yの電圧が0となり、Tがオフ状態にな
ればCに蓄積されている電荷は、Tのオフ抵抗を通
して放電を開始するが、Tのオフ抵抗が十分大きけれ
ば、その放電は徐々にしか行なわれず、Tのゲート電
圧は長時間高電位に保持され、Tはオン状態を維持
し、次にX,Yに電圧が加えられるまで、CKL
発光し続ける。この時TのIOFFがゲートソース間
のゲートリークなどにより大きくなれば、Cに蓄積さ
れた電荷はすみやかに放電され、Tがオフ状態とな
り、CKLの発光が停止する。したがって面順次方式の
利点がそこなわれることになる。
ここで、たとえばCKLの発光が10ミリ秒以上持続す
るためには、Tのゲート電圧の降下が10Vまで許さ
れるとすれば、Cの容量を50pFとして、TのI
OFFは5nA以下でなければならない。したがって、
前記のIONの条件とあわせれば、Tのオン/オフ比
は10000 倍以上必要である。
一方、焦電型赤外検出器の高出力インピーダンスで微少
な出力信号を低雑音でインピーダンス変換を行う目的と
して用いる場合、ゲート電圧がなるべく小さくて電流値
が大きく変化するgが大きいことが重要なポイントと
なる。そのために、比誘電率εが50以上で耐圧が大
きく、ゲートリークが小さなゲート酸化膜が望まれる。
しかし比誘電率εが50以上の誘電体薄膜には、チタ
ン酸バリウム,チタン酸鉛,チタン酸ストロンチウムと
いったいわゆるペロブスカイト型酸化物薄膜があるが、
耐圧が高く、欠陥における絶縁破壊が電気的に開放にす
るには、ゲート電極,ソース,ドレイン取り出し電極の
厚みと材質に制限が出て来る。通常、電極の抵抗を下げ
るためにアルミニウムで200mm程度の厚みが必要であ
るが前記に示したペロブスカイト型酸化物薄膜では、膜
形成時に発生した欠陥のためゲートリークが大きくTF
Tの動作は極めて不安定であった。一方、従来よりゲー
ト酸化物層に用いられている前記の酸化アルミニウム,
酸化タンタル等は、膜形成時に発生した欠陥によるリー
クは、電圧印加後電気的に短絡から開放状態になる自己
回復絶縁破壊する膜であり、絶縁性に関しては有利であ
るがεが小さかった。
発明が解決しようとする問題点 以上説明したように、酸化物層3の材料としては、TF
Tのオン/オフ比を大きくするためには、比誘電率ε
が大きく、リーク電流の極めて小さいことが要求され
る。また、TFTの安定な特性を得るためには、界面準
位の少ないことも必要である。
前記ゲートリークは、酸化物層の製造方法にも起因して
いるが、TFTのゲートリークが極めて小さく、同一基
板上および製造ロット間でのばらつきも小さくなるよう
に、各製造パラメータの正確な制御を行なうことは、非
常に困難であった。
本発明はかかる点に鑑みてなされたもので、ゲートリー
クが極めて小さく、gが大きな、界面準位の少ない安
定な特性のTFTを提供するとともに、前記TFTを再
現性よく簡単に製造し得る方法を提供することを目的と
するものである。
問題点を解決するための手段 薄膜トランジスタのゲート酸化物層を、ペロブスカイト
形酸化物セラミックターゲットを用い、窒素を含むスパ
ッタガス中でスパッタリング法により形成した誘電体膜
により構成する。
作 用 ペロブスカイト形酸化物セラミックターゲットを用い窒
素を含むスパッタガス中でスパッタリング法により形成
した誘電体膜をゲート酸化膜に用いると、ゲートリーク
が小さく、大きなgを持ち、界面準位の少ない安定な
特性のTFTができる。
実施例 第1図を用いて本発明のTFTの製造法の一実施例を示
す。
ガラスからなる絶縁基板1上に200nm程度の膜厚を
有するAlからなるゲート電極2が設けられている。そ
の上にジルコン,チタン酸ストロンチウム(組成Sr(Z
r0.2Ti0.8)O)のセラミックターゲットを窒素と酸素
の混合ガス雰囲気中で基板温度400℃で高周波マグネ
トロンスパッタすることにより形成した250nm程度
の膜厚を有する層3である。ゲート酸化物層3の上に
は、50nm程度の膜厚を有するCdSeからなる半導
体層4が、その上には100nm程度の膜厚を有するA
lからなるソース電極5とドレイン電極6が積層されて
構成されている。
本発明によるTFTでは、ゲートリークが非常に小さい
ためIOFFは1nA以下となり、酸化物層3の比誘電
率εは、60〜100とAl2O3の7に比べて約10倍
以上大きく、オン/オフ比は容易に10以上となりマ
トリックス型EL表示装置の駆動用TFTとしても十分
使用できる。また、gがゲート酸化物膜にAl2O3を用
いたTFTに較べ同一ドレイン電流で、3倍以上となる
ためゲート電圧が5V程度でもオン/オフ比が10
度と非常に大きくなり、微小信号を扱う焦電型赤外セン
サに組み込む低雑音のインピーダンス変換器としても十
分使用可能である。なお、窒素使用による効果は、スパ
ッタリング形成によりゲート酸化物層中に窒素が入って
酸化物中の欠陥が減少するためと考えられる。
胃また、CdSeと、窒素を含むスパッタガスを用いて
形成したジルコン,チタン酸ストロンチウム膜との界面
特性は良好であり、経時変化の少ない安定なTFTが得
られた。
また、Sr(Zr,Ti)O系ペロブスカイト形酸化
物の変わりにBa(Sn,Ti)O系酸化物を用いる
と、この膜は欠陥により電気的に短絡状態に初期はあっ
ても、電場が印加されるとある電界で電気的に開放とな
り欠陥によるゲートとドレインあるいはソース間の初期
の短絡状態を解除でき、窒素を含むスパッタガスを用い
て形成したこのスパッタ膜は、CdSeとの界面特性も
良好であった。
同様に、Sr(Ti,Hf)O系、(Ba,Sr)T
iO系のペロブスカイト形酸化物セラミックターゲッ
トを用い、窒素を含むスパッタガスを用いることによ
り、比誘電率が40〜160と高く、絶縁破壊電界強度
も4MV/cmと高く、CdSeとの界面特性も良好でゲ
ートリークの少ないTFTができた。
発明の効果 ゲート酸化物層として、リーク電流が小さく比誘電率の
大きい、半導体層との界面特性の優れたプロブスカイト
形酸化物ターゲットからスパッタして得た薄膜を用いる
ことにより、IOFFが小さく、オン/オフ比の大きい
TFTを提供できる。
【図面の簡単な説明】
第1図は、一般的なTFTの断面図、第2図はTFTを
用いたマトリックス型EL表示装置の一絵素の回路の概
略図である。 1……絶縁基板、2……ゲート電極,3……酸化物層、
4……半導体層、5……ソース電極、6……ドレイン電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 洋介 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 阿部 惇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体層とゲート電極との間に介在させる
    ゲート酸化物層を、ペロブスカイト形酸化物焼結体をタ
    ーゲットとし、窒素と酸素の混合ガスあるいは窒素と酸
    素と希ガスとの混合ガスを含むスパッタガスを用いてス
    パッタリング法により形成することを特徴とする薄膜ト
    ランジスタの製造法。
  2. 【請求項2】ペロブスカイト形酸化物焼結体として、化
    学式ABO3と表記されるペロブスカイト形酸化物で、
    元素AをSr,Ba,Pbの中から少なくともひとつ選
    択し、元素BをTi,Zr,Hf,Snの中から少なく
    ともひとつ選択したペロブスカイト形酸化物焼結体を用
    いることを特徴とする特許請求の範囲第1項記載の薄膜
    トランジスタの製造法。
JP60110816A 1985-05-23 1985-05-23 薄膜トランジスタの製造法 Expired - Lifetime JPH0628317B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60110816A JPH0628317B2 (ja) 1985-05-23 1985-05-23 薄膜トランジスタの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60110816A JPH0628317B2 (ja) 1985-05-23 1985-05-23 薄膜トランジスタの製造法

Publications (2)

Publication Number Publication Date
JPS61268066A JPS61268066A (ja) 1986-11-27
JPH0628317B2 true JPH0628317B2 (ja) 1994-04-13

Family

ID=14545386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60110816A Expired - Lifetime JPH0628317B2 (ja) 1985-05-23 1985-05-23 薄膜トランジスタの製造法

Country Status (1)

Country Link
JP (1) JPH0628317B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563168A (ja) * 1991-08-30 1993-03-12 Sharp Corp アクテイブマトリクス基板
KR930011275A (ko) * 1991-11-11 1993-06-24 이헌조 박막 트랜지스터 구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499576A (en) * 1978-01-23 1979-08-06 Sharp Corp Thin-film transistor and its manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499576A (en) * 1978-01-23 1979-08-06 Sharp Corp Thin-film transistor and its manufacture

Also Published As

Publication number Publication date
JPS61268066A (ja) 1986-11-27

Similar Documents

Publication Publication Date Title
US4888246A (en) Dielectric thin film, and method for making the thin film
JPH0793969A (ja) 強誘電体容量素子
EP0812021B1 (en) Dielectric thin film capacitor element and manufacturing method of the same
JPH0628317B2 (ja) 薄膜トランジスタの製造法
JPH061835B2 (ja) 薄膜トランジスタ
US6133609A (en) High-voltage thin-film transistor with sub-gate elements
JPS6167964A (ja) 薄膜トランジスタ
JPH0563947B2 (ja)
JPH0620136B2 (ja) 薄膜トランジスタ素子およびその製造方法
JPH0644601B2 (ja) 薄膜コンデンサおよびその製造方法
JP2001189422A (ja) 薄膜キャパシタの製造方法
JP2001358303A (ja) 薄膜キャパシタおよびその製造方法
JPH08167693A (ja) 半導体装置及びその製造方法
US20030151078A1 (en) Ferroelectric film and semiconductor device
JP2000082796A (ja) 半導体装置
JPH084144B2 (ja) 薄膜トランジスタ
JPH0587164B2 (ja)
JPS5828726B2 (ja) 半導体コンデンサ用磁器
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JPH10256085A (ja) 容量可変素子、その駆動方法、及びその製造方法
US6479857B1 (en) Capacitor having a tantalum lower electrode and method of forming the same
JPH0118563B2 (ja)
JPH0377670B2 (ja)
JPH0587166B2 (ja)
JPH0797641B2 (ja) 薄膜トランジスタ