JPH061835B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH061835B2
JPH061835B2 JP59181304A JP18130484A JPH061835B2 JP H061835 B2 JPH061835 B2 JP H061835B2 JP 59181304 A JP59181304 A JP 59181304A JP 18130484 A JP18130484 A JP 18130484A JP H061835 B2 JPH061835 B2 JP H061835B2
Authority
JP
Japan
Prior art keywords
thin film
gate
tft
film transistor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59181304A
Other languages
English (en)
Other versions
JPS6159779A (ja
Inventor
純 桑田
久仁 小川
幸治 野村
洋介 藤田
惇 阿部
恒治 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59181304A priority Critical patent/JPH061835B2/ja
Publication of JPS6159779A publication Critical patent/JPS6159779A/ja
Publication of JPH061835B2 publication Critical patent/JPH061835B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、焦電型赤外検出器のような受光素子、EL表
示装置のような発光素子等の駆動に使用される薄膜トラ
ンジスタ(以下TFTと略す)に関するものである。
従来例の構成とその問題点 一般的なTFTについて第1図で説明する。TFTは、
絶縁基板1の上にゲート電極2、これを被覆する酸化物
層3、その上に半導体層4、前記半導体層4の両端に接
触するソース電極5およびドレイン電極6により構成さ
れている。
絶縁基板1としては、ガラスまたはセラミック等が使用
される。ゲート電極2は、その材料としてアルミニウム
(Al),金(Au),クロム(Cr)等の金属が使用さ
れ、真空蒸着,スパッタリング等の方法により、マスク
蒸着フォトエッチング技術を用いて形成される。酸化物
層3は、その材料として酸化アルミニウム(Al2O3),一
酸化珪素(SiO),二酸化珪素(SiO2),窒化珪素(Si3N4),
酸化タンタル(Ta2O5)等が使用され、真空蒸着、スパッ
タリング,CVD等の方法により形成される。半導体層
4は、その材料として一般にセレン化カドミウム(CdS
e),硫化カドミウム(CdS),テルル(Te)等が使用さ
れ、真空蒸着,スパッタリング等の方法で形成される。
ソース電極5,ドレイン電極6としては、一般には、Al,A
u,Cr等の金属が用いられる。
TFTの相互コンダクタンスgmは以下のように表わされ
る。
gm=W/LμCOX(V−V)………(1) ここでWはTFTのチャネルの幅、Lはチャネルの長
さ、μは半導体層4のモビリティ、COXは酸化膜層3の
単位面積当りの容量、VはTFTのゲート電圧、V
は閾値電圧である。ところでCOXは、 と表わされる。ここで、εは真空の誘電率εとt
OXはそれぞれ酸化物層3の比誘電率および厚さを表わ
している。したがってgmを大きくするためには、ε
大きな材料を選ぶ必要がある。
ところで従来、TFTにおいてドレイン電流を変化させ
るためにゲートとソースとの間に電圧を加えると、その
ゲートとソースとの間にも電流が流れ(ゲートリーク)
TFTのgmが小さくなるという現象が見られた。またゲ
ート電圧でOがソースとドレインとの間に電圧を加えた
ときのドレイン電流IOFFは、前記ゲートリークが存
在すれば、大きくなる。したがって、ゲート電圧を加え
たときのドレイン電流IONとIOFFとの比(以下オ
ン/オフ比という)は前記ゲートリークが大きくなれ
ば、いちじるしく小さくなる。
次に、前記TFTをマトリックス型EL表示装置の駆動
に使用した場合を考えてみる。
第2図は、一般的なTFTを利用したマトリックス型E
L表示装置の一絵素の回路図を示したものである。すな
わち、スイッチングトランジスタT,一方の端子が前
記スイッチングトランジスタTのソース端子に接続さ
れている蓄積用コンデンサC,ゲート端子が前記スイ
ッチングトランジスタTのソース端子に接続され、か
つそのソース端子がコンデンサの他方の端子と接続され
ている電力用トランジスタT,および、一方の端子が
前記電力用トランジスタTのドレイン端子に接続さ
れ、他方の端子が外部の高周波ドライブ電源7に接続さ
れているEL素子CELで構成されている。また、前記
スイッチングトランジスタTのドレイン端子は情報信
号母線Xに、ゲート端子はスイッチング信号母線Y
にそれぞれ接続され、前記蓄積用コンデンサCの一方
の端子と前記電力用トランジスタTのドレイン端子
は、前記高周波ドライブ電源7に接続する共通垂直母線
Pに接続されている。
,Yに電圧が加えられると、Tはオン状態とな
り、Cに電荷が蓄積され、Tのゲート電圧が上昇す
るため、Tがオン状態となり、CELが発光する。こ
の時、与えられた時間内にCへの充電を完了するため
には、TのIONが充分に大きくなければならない。
たとえば、Sの容量が50pFであり、20マイクロ秒
以内に充電を完了するためには、Xに加えられた電圧
を20Vとすれば、IONは、50μA以上必要であ
る。
次にX,Yの電圧がOとなり、Tがオフ状態にな
ればCに蓄積されている電荷は、Tのオフ抵抗を通
して放電を開始するが、Tのオフ抵抗が十分大きけれ
ば、その放電は徐々にしか行なわれず、Tのゲート電
圧は長時間高電位に保持され、Tはオン状態を維持
し、次にX,Yに電圧が加えられるまで、CEL
発光し続ける。この時TのIOFFがゲートソース間
のゲートリークなどにより大きくなれば、Cに蓄積さ
れた電荷はすみやかに放電され、Tがオフ状態とな
り、CELの発光が停止する。したがって面順次方式の
利点がそこなわれることになる。
ここで、たとえばCELの発光が10ミリ秒以上持続す
るためには、Tのゲート電圧の降下が10Vまで許され
るとすれば、Cの容量を50pFとしてTのIOFF
は5nA以下でなければならない。したがって、前記のI
ONの条件とあわせれば、Tのオン/オフ比は10000
倍以上必要である。
一方、焦電型赤外検出器の高出力インピーダンスで微少
な出力信号を低雑音でインピーダンス変換を行う目的と
してTFTを用いる場合、ゲート電圧がなるべく小さく
て電流値が大きく変化するgmが大きいことが重要なポイ
ントとなる。そのために、比誘電率εが50以上で耐
圧が大きく、ゲートリークが小さなゲート酸化膜が望ま
れる。しかし比誘電率εが50以上の誘電体薄膜に
は、チタン酸バリウム、チタン酸鉛、チタン酸ストロン
チウムといったいわゆるペロブスカイト型酸化物薄膜が
あるが、耐圧が高く、欠陥における絶縁破壊が電気的に
開放するには、ゲート電極、ソース、ドレイン取り出し
電極の厚みと材質に制限が出て来る。通常、電極の抵抗
を下げるためにアルミニウムで200mm程度の厚みが必
要であるが前記に示したペロブスカイト型酸化物薄膜で
は、膜形成時に発生した欠陥のためゲートリークが大き
くTFTの動作は極めて不安定であった。一方、従来よ
りゲート酸化物層に用いられている前記の酸化アルミニ
ウム、酸化タンタル等は、膜形成時に発生した欠陥によ
るリークは、電圧印加後電気的に短絡から開放状態にな
る自己回復型絶縁破壊する膜である。自己回復型絶縁破
壊は、絶縁膜内に欠陥があって一度は電気的に短絡する
が、その時の電気的エネルギーにより膜上の電極である
金属あるいは半導体の一部が蒸発したり破壊して飛散し
微小な開放穴が形成され、その結果その部分では絶縁性
が維持できることが特長である。したがってこの膜は、
絶縁性に関しては有利であるがεが小さかった。
以上説明したように、酸化物層3の材料としては、TF
Tのオン/オフ比を大きくするためには、比誘電率ε
が大きく、リーク電流の極めて小さいことが要求され
る。また、TFTの安定な特性を得るためには、界面準
位の少ないことも必要である。
前記ゲートリークは、酸化物層の製造方法にも起因して
いるが、TFTのゲートリークが極めて小さく、同一基
板上および製造ロット間のばらつきも小さくなるよう
に、各製造パラメータの正確な制御を行なうことは、非
常に困難であった。
発明の目的 本発明は、ゲートリークが極めて小さく、gmが大きな、
界面準位の少ない安定な特性のTFTを提供することを
目的とする。
発明の構成 本発明は、TFTの半導体層とゲート電極との間のゲー
ト酸化物層が、比誘電率50以上の誘電体薄膜の両面に
自己回復型絶縁破壊する絶縁膜を配した積層構造を持つ
複合酸化物膜であることを特徴とする。
実施例の説明 本発明によるTFTの具体的な一実施例を第3図を用い
て説明する。ガラスからなる絶縁基板7以上に2000Å程
度の膜厚を有するAlからなるゲート電極8が設けられ
ている。その上には、絶縁層9a,9c及び誘電体層9b
の積層体である酸化物層9が設けられている。絶縁層9
a及び9cは、BaTa2O6からなるセラミックターゲット
を、アルゴン80%、酸素20%の混合ガス中で高周波
マグネトロンスパッタすることにより形成した、100
0Å程度の膜厚を有する自己回復型絶縁破壊する膜であ
る。誘電体層9bは、SrTiO3を主成分とするセラミック
ターゲットを、アルゴン20%、酸素80%の混合ガス
中で高周波マグネトロンスパッタすることにより形成し
た2000Å程度の膜厚を有する高誘電率を持つ膜である。
酸化物層9の上には、500Å程度の膜厚を有するCd
Seからなる半導体層10が、その上には1000Å程度
の膜厚を有するAlからなるソース電極11およびドレ
イン電極12が積層されている。
本発明によるTFTでは、ゲートリークが非常に小さい
ため、IOFFは1nA以下となり、酸化物層9の比誘電
率εは、約32とAlの7に比べ約5倍近く大
きく、オン/オフ比は容易に104以上となり、マトリッ
クス型EL表示装置の駆動用TFTとしても十分使用で
きる。また、gmがゲート酸化膜にAlを用いたT
FTに較べ、同一ドレイン電流で4倍以上となるためゲ
ート電圧が5V程度でもオン/オフ比が103程度と非常
に大きくなり微小信号を扱う焦電型赤外検出器に組み込
む低雑音のインピーダンス変換器としても十分使用可能
である。
また、CdSeとこのBaTa,SrTiO
BaTaの積層構造を持つ酸化物層との界面特性
は良好であり、経時変化の少ない安定なTFTが得られ
た。
BaTa2O6の代りに、PbNb2O6,Pb0.6Sr0.4Nb2O6,Ba0.8Sr
0.2Nb2O6のターゲットを用いて同様なTFTを作製した
時の特性は、いずれも良好であった。このことからタン
グステンブロンズ型酸化物が、本発明の積層構造を作る
際極めて有利であることがわかる。またペロブスカイト
型酸化物と積層することにより高誘電率、高耐圧、低リ
ーク電流にすることができる。さらに、自己回復型絶縁
破壊する膜としてAl-Ta-O,Al2O3,SiO2,Si3N4を用いると
さらにεを大きくでき、リーク電流の少ないTFTが
できた。
発明の効果 以上のように本発明によれば、ゲート酸化物層として、
リーク電流が小さく比誘電率の大きい自己回復型絶縁破
壊する絶縁膜を高誘電率を持つ誘電体膜の両側に配した
積層構造を持つ酸化物層を使用することにより、I
OFFが小さく、オン/オフ比の大きいTFTを提供す
ることができる。
【図面の簡単な説明】
第1図は従来のTFTの断面図、第2図はTFTを用い
たマトリックス型EL表示装置の一絵素の回路の概略
図、第3図は本発明の一実施例を示すTFTの断面図で
ある。 7……絶縁基板、8……ゲート電極、9……酸化物層、
9a,9c……自己回復型絶縁破壊する絶縁層、9b…
…比誘電率50以上の誘電体層、10……半導体層、1
1……ソース電極、12……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 洋介 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 阿部 惇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 新田 恒治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体層とゲート電極との間のゲート酸化
    物層が、比誘電率50以上の誘電体薄膜の両面に自己回
    復型絶縁破壊する絶縁膜を配した積層構造を持つ複合酸
    化物膜であることを特徴とする薄膜トランジスタ。
  2. 【請求項2】比誘電率50以上の誘電体薄膜が、チタン
    酸ストロンチウムを主成分とすることを特徴とする特許
    請求の範囲第1項記載の薄膜トランジスタ。
  3. 【請求項3】自己回復型絶縁破壊する絶縁膜が、タング
    ステンブロンズ型酸化物薄膜であることを特徴とする特
    許請求の範囲第1項記載の薄膜トランジスタ。
  4. 【請求項4】自己回復型絶縁破壊する絶縁膜が、AB
    なる化学式で表記され、上記一般式中のAがBa,
    Pb,Sr,CaおよびCdよりなるグループのなかか
    ら選ばれた少なくとも一種からなり、同BがTa,Nb
    の内少なくとも一種からなることを特徴とする特許請求
    の範囲第1項記載の薄膜トランジスタ。
JP59181304A 1984-08-30 1984-08-30 薄膜トランジスタ Expired - Lifetime JPH061835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59181304A JPH061835B2 (ja) 1984-08-30 1984-08-30 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181304A JPH061835B2 (ja) 1984-08-30 1984-08-30 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS6159779A JPS6159779A (ja) 1986-03-27
JPH061835B2 true JPH061835B2 (ja) 1994-01-05

Family

ID=16098332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181304A Expired - Lifetime JPH061835B2 (ja) 1984-08-30 1984-08-30 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH061835B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA874786B (en) * 1986-07-02 1989-03-29 Biotox Pty Ltd Dehalogenation of halogenated compounds
JPH01281142A (ja) * 1988-04-28 1989-11-13 Matsushita Electric Ind Co Ltd ハロゲン化非環式炭化水素化合物の光分解装置
JPH067474A (ja) * 1992-06-27 1994-01-18 Makoto Ogose ハロゲン化化合物の分解方法及びその分解装置

Also Published As

Publication number Publication date
JPS6159779A (ja) 1986-03-27

Similar Documents

Publication Publication Date Title
US7443649B2 (en) Ferroelectric capacitor
US5471363A (en) Ferroelectric capacitive element
EP0139764A1 (en) Method of manufacturing thin-film integrated devices
US4888246A (en) Dielectric thin film, and method for making the thin film
US5548475A (en) Dielectric thin film device
WO2001024265A1 (fr) Memoire non volatile
JPH11330390A (ja) 半導体装置及びその製造方法
JPH11297867A (ja) ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス
WO1992002051A1 (en) Semiconductor device
JPH061835B2 (ja) 薄膜トランジスタ
JPH0628317B2 (ja) 薄膜トランジスタの製造法
JPH0620136B2 (ja) 薄膜トランジスタ素子およびその製造方法
JP3198453B2 (ja) 半導体装置及びその製造方法
JPH0563947B2 (ja)
JPS6167964A (ja) 薄膜トランジスタ
JP2001189422A (ja) 薄膜キャパシタの製造方法
US20030151078A1 (en) Ferroelectric film and semiconductor device
JPH06224389A (ja) 半導体記憶装置及びその製造方法
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
US6479857B1 (en) Capacitor having a tantalum lower electrode and method of forming the same
JPH05235264A (ja) 半導体装置
JPH10256085A (ja) 容量可変素子、その駆動方法、及びその製造方法
JPH098243A (ja) セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法
JP3011122B2 (ja) 積層型酸化物絶縁膜
JPH084144B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term