JPH0563947B2 - - Google Patents
Info
- Publication number
- JPH0563947B2 JPH0563947B2 JP5755283A JP5755283A JPH0563947B2 JP H0563947 B2 JPH0563947 B2 JP H0563947B2 JP 5755283 A JP5755283 A JP 5755283A JP 5755283 A JP5755283 A JP 5755283A JP H0563947 B2 JPH0563947 B2 JP H0563947B2
- Authority
- JP
- Japan
- Prior art keywords
- tantalum
- gate
- oxide layer
- aluminum
- target made
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052715 tantalum Inorganic materials 0.000 claims description 29
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 27
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 239000002131 composite material Substances 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 10
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、EL表示装置等の駆動に使用される
薄膜トランジスタ（以下TFTと略す）とその製
造方法に関するものである。
薄膜トランジスタ（以下TFTと略す）とその製
造方法に関するものである。
従来例の構成とその問題点
一般的なTFTについて第１図で説明する。
TFTは、絶縁基板１の上にゲート電極２、これ
を被覆する酸化物層３、その上に半導体層４、前
記半導体層４の両端に接触するソース電極５およ
びドレイン電極６により構成されている。
TFTは、絶縁基板１の上にゲート電極２、これ
を被覆する酸化物層３、その上に半導体層４、前
記半導体層４の両端に接触するソース電極５およ
びドレイン電極６により構成されている。
絶縁基板１としては、ガラスまたはセラミツク
等が使用される。ゲート電極２は、その材料とし
てアルミニウム（Al）、金（Au）、クロム（Cr）
等の金属が使用され、真空蒸着、スパツタリング
等の方法により、マスク蒸着、フオトエツチング
技術を用いて形成される。酸化物層３は、その材
料として酸化アルミニウム（Al2O3）、一酸化珪
素（SiO）、二酸化珪素（SiO2）、窒化珪素
（Si3N4）、酸化タンタル（Ta2O3）等が使用され、
真空蒸着、スパツタリング、CVD等の方法によ
り形成される。半導体層４は、その材料として一
般にセレン化カドミウム（CdSe）、硫化カドミウ
ム（CdS）、テルル（Te）等が使用され、真空蒸
着、スパツタリング等の方法で形成される。ソー
ス電極５、ドレイン電極６としては、一般には、
Al，Au，Cr等の金属が用いられる。
等が使用される。ゲート電極２は、その材料とし
てアルミニウム（Al）、金（Au）、クロム（Cr）
等の金属が使用され、真空蒸着、スパツタリング
等の方法により、マスク蒸着、フオトエツチング
技術を用いて形成される。酸化物層３は、その材
料として酸化アルミニウム（Al2O3）、一酸化珪
素（SiO）、二酸化珪素（SiO2）、窒化珪素
（Si3N4）、酸化タンタル（Ta2O3）等が使用され、
真空蒸着、スパツタリング、CVD等の方法によ
り形成される。半導体層４は、その材料として一
般にセレン化カドミウム（CdSe）、硫化カドミウ
ム（CdS）、テルル（Te）等が使用され、真空蒸
着、スパツタリング等の方法で形成される。ソー
ス電極５、ドレイン電極６としては、一般には、
Al，Au，Cr等の金属が用いられる。
TFTの相互にコンダクタンスgmは以下のよう
に表わされる。
に表わされる。
gm＝Ｗ／ＬμCOX（VG−VT） ……(1)
ここでＷはTFTのチヤネルの幅、Ｌはチヤネ
ルの長さ、μは半導体層４のモビリテイ、COXは
酸化物層３の単位面積当りの容量、VGはTFTの
ゲート電圧、VTは閾値電圧である。ところでCOX
は、 COX＝ε0ε1／tOX ……(2) と表わされる。ここで、ε0は真空の誘電率、ε1と
tOXはそれぞれ酸化物層３の比誘電率および厚さ
を表わしている。したがつて、gmを大きくする
ためには、ε1の大きな材料を選ぶ必要がある。
ルの長さ、μは半導体層４のモビリテイ、COXは
酸化物層３の単位面積当りの容量、VGはTFTの
ゲート電圧、VTは閾値電圧である。ところでCOX
は、 COX＝ε0ε1／tOX ……(2) と表わされる。ここで、ε0は真空の誘電率、ε1と
tOXはそれぞれ酸化物層３の比誘電率および厚さ
を表わしている。したがつて、gmを大きくする
ためには、ε1の大きな材料を選ぶ必要がある。
ところで従来、TFTにおいてドレイン電流を
変化させるためにゲートとソースとの間に電圧を
加えると、酸化物層３を介して存在するゲートと
ソース間にゲートリーク電流が流れる現象が見ら
れた。またゲート電圧が０でソースとドレインと
の間に電圧を加えたときのドレイン電流IOFFは、
前記ゲートリークが存在すれば、大きくなる。し
たがつて、ゲート電圧を加えたときのドレイン電
流ONとOFFとの比（以下オン／オフ比という）
は前記ゲートリークが大きくなれば、いちじるし
く小さくなる。
変化させるためにゲートとソースとの間に電圧を
加えると、酸化物層３を介して存在するゲートと
ソース間にゲートリーク電流が流れる現象が見ら
れた。またゲート電圧が０でソースとドレインと
の間に電圧を加えたときのドレイン電流IOFFは、
前記ゲートリークが存在すれば、大きくなる。し
たがつて、ゲート電圧を加えたときのドレイン電
流ONとOFFとの比（以下オン／オフ比という）
は前記ゲートリークが大きくなれば、いちじるし
く小さくなる。
次に、前記TFTをマトリツクス型EL表示装置
の駆動に使用した場合を考えてみる。
の駆動に使用した場合を考えてみる。
第２図は、一般的なTFTを利用したマトリツ
クス型EL表示装置の一絵素の回路図を示したも
のである。すなわち、スイツチングトランジスタ
T1、一方の端子が前記スイツチングトランジス
タT1のソース端子に接続している蓄積用コンデ
ンサCS、ゲート端子が前記スイツチングトランジ
スタT1のソース端子に接続し、かつそのソース
端子がコンデンサの他方の端子と接続している電
力用トランジスタT2、および、一方の端子が前
記電力用トランジスタT2のドレイ端子に接続し、
他方の端子が外部の高周波ドライブ電源７に接続
しているEL素子CELで構成されている。また、前
記スイツングトランジスタＴｍのドレイン端子は
情報信号母線X1に、ゲート端子はスイツチング
信号母線Y1にそれぞれ接続され、前記蓄積用コ
ンデンサCSの一方の端子と前記電力用トランジス
タT2のドレン端子は、前記高周波ドライブ電源
７に接続する共通垂直母線Ｐに接続されている。
クス型EL表示装置の一絵素の回路図を示したも
のである。すなわち、スイツチングトランジスタ
T1、一方の端子が前記スイツチングトランジス
タT1のソース端子に接続している蓄積用コンデ
ンサCS、ゲート端子が前記スイツチングトランジ
スタT1のソース端子に接続し、かつそのソース
端子がコンデンサの他方の端子と接続している電
力用トランジスタT2、および、一方の端子が前
記電力用トランジスタT2のドレイ端子に接続し、
他方の端子が外部の高周波ドライブ電源７に接続
しているEL素子CELで構成されている。また、前
記スイツングトランジスタＴｍのドレイン端子は
情報信号母線X1に、ゲート端子はスイツチング
信号母線Y1にそれぞれ接続され、前記蓄積用コ
ンデンサCSの一方の端子と前記電力用トランジス
タT2のドレン端子は、前記高周波ドライブ電源
７に接続する共通垂直母線Ｐに接続されている。
X1，Y1に電圧が加えられると、T1はオン状態
となり、CSに電荷が蓄積され、T2のゲート電圧
が上昇するため、T2がオン状態となり、CELが発
光する。この時、与えられた時間内にCSへの充電
を完了するためには、T1のONが充分に大きくな
ければならない。たとえば、CSの容量が50pFで
あり、20マイクロ秒以内に充電を完了するために
は、X1に加えられた電圧を20Vとすれば、ON
は、50μA以上必要である。
となり、CSに電荷が蓄積され、T2のゲート電圧
が上昇するため、T2がオン状態となり、CELが発
光する。この時、与えられた時間内にCSへの充電
を完了するためには、T1のONが充分に大きくな
ければならない。たとえば、CSの容量が50pFで
あり、20マイクロ秒以内に充電を完了するために
は、X1に加えられた電圧を20Vとすれば、ON
は、50μA以上必要である。
次にX1，Y1の電圧がＯとなり、T1がオフ状態
になればCSに蓄積されている電華は、T1にオフ
抵抗を通して放電を開始するが、T1のオフ抵抗
が十分大きければ、その放電は徐々にしか行なわ
れず、T2のゲート電圧は長時間高電位に保持さ
れ、T2はオン状態を維持し、次にX1，Y1に電圧
が加えられるまで、CELは発光し続ける。この時
T1のOFFがゲートソース間のゲートリークなど
により大きくなれば、CSに蓄積された電荷はすみ
やかに放電され、T2がオフ状態となり、CELの発
光が停止する。したがつて面順次方式の利点がそ
こなわれることになる。
になればCSに蓄積されている電華は、T1にオフ
抵抗を通して放電を開始するが、T1のオフ抵抗
が十分大きければ、その放電は徐々にしか行なわ
れず、T2のゲート電圧は長時間高電位に保持さ
れ、T2はオン状態を維持し、次にX1，Y1に電圧
が加えられるまで、CELは発光し続ける。この時
T1のOFFがゲートソース間のゲートリークなど
により大きくなれば、CSに蓄積された電荷はすみ
やかに放電され、T2がオフ状態となり、CELの発
光が停止する。したがつて面順次方式の利点がそ
こなわれることになる。
ここで、たとえばCELの発光が10ミリ秒以上持
続するためには、T2の電圧の降下が10Vまて許
されるとすれば、CSの容量を50pFとしてT1のO
ＦＦは5nA以下でなければならない。したがつて、
前記のONの条件とあわせれば、T1のオン／オ
フ比は10000倍以上必要である。
続するためには、T2の電圧の降下が10Vまて許
されるとすれば、CSの容量を50pFとしてT1のO
ＦＦは5nA以下でなければならない。したがつて、
前記のONの条件とあわせれば、T1のオン／オ
フ比は10000倍以上必要である。
以上説明したように、酸化物層３の材料として
は、TFTのgm、オン／オフ比を大きくするため
には比誘電率ε1が大きく、リーク電流も小さいこ
とが望ましい。また酸化物層３の膜質にもとづく
界面準位の少ないことも望ましい。
は、TFTのgm、オン／オフ比を大きくするため
には比誘電率ε1が大きく、リーク電流も小さいこ
とが望ましい。また酸化物層３の膜質にもとづく
界面準位の少ないことも望ましい。
前記ゲートリークは、酸化物層の製造方法にも
起用しているが、TFTのゲートリークが極めて
小さく、同一基板上および製造ロツト間でのばら
つきも小さくなるように、各製号パラメータの正
確な制御を行なうことは、非常に困難であつた。
起用しているが、TFTのゲートリークが極めて
小さく、同一基板上および製造ロツト間でのばら
つきも小さくなるように、各製号パラメータの正
確な制御を行なうことは、非常に困難であつた。
発明の目的
本発明は、ゲートリーク低下させ、gmが大き
いTFTを提供するとともに、前記TFTを再現性
よく簡単に製造し得る方法を提供することを目的
とするものである。
いTFTを提供するとともに、前記TFTを再現性
よく簡単に製造し得る方法を提供することを目的
とするものである。
発明の構成
本発明は前記の目的を達成するため、TFTの
半導体層とゲート電極との間のゲート酸化物層を
タンタルとアルミニウムとの複合酸化物層とし、
その複合酸化物層をタンタルからなるターゲツト
とアルミニウムからなるターゲツトとを用いて酸
化雰囲気中で、または酸化タンタルからなるター
ゲツトと酸化アルミニウムからなるターゲツトと
を用いてスパツタすることにより形成することを
特徴とする。
半導体層とゲート電極との間のゲート酸化物層を
タンタルとアルミニウムとの複合酸化物層とし、
その複合酸化物層をタンタルからなるターゲツト
とアルミニウムからなるターゲツトとを用いて酸
化雰囲気中で、または酸化タンタルからなるター
ゲツトと酸化アルミニウムからなるターゲツトと
を用いてスパツタすることにより形成することを
特徴とする。
実施例の説明
第３図は本発明によるTFTのゲートリークの
電流を測定したものであるが、横軸はゲートとド
レインとの間にかかる電圧を、たて軸はゲート酸
化物層の容量あたりのリーク電流をそれぞれ示し
ている。ゲート酸化物層は、タンタルからなるタ
ーゲツトとアルミニウムからなるターゲツトとの
面積比を変えて組み合わせたターゲツトをアルゴ
ンと酸素ガスの雰囲気中でスパツタすることによ
り作製した。なお図において、実線Ａ，Ｂ，Ｃ，
ＤはそれぞれTaの面積比が０％、64％、90％、
100％であるときの特性を示す。
電流を測定したものであるが、横軸はゲートとド
レインとの間にかかる電圧を、たて軸はゲート酸
化物層の容量あたりのリーク電流をそれぞれ示し
ている。ゲート酸化物層は、タンタルからなるタ
ーゲツトとアルミニウムからなるターゲツトとの
面積比を変えて組み合わせたターゲツトをアルゴ
ンと酸素ガスの雰囲気中でスパツタすることによ
り作製した。なお図において、実線Ａ，Ｂ，Ｃ，
ＤはそれぞれTaの面積比が０％、64％、90％、
100％であるときの特性を示す。
第３図からわかるように、タンタルからなるタ
ーゲツトの面積を小さく、すなわち、アルミニウ
ムからなるターゲツトの面積を大きくしていく
と、容量あたりのリーク電流が極端に減少してい
くのがわかる。たとえば、タンタルからなるター
ゲツトの面積が64％のターゲツトをスパツタして
得られた酸化物層は、印加電圧が60V以下で、酸
化アルミニウムよりも容量あたりのリーク電流が
小さくなつている。また、印加電圧200V程度で
みると、Alを少し含んだたとえばAl1％でも
Ta100％の場合に比べ大幅に低下させることがで
きる。すなわち、タンタルとアルミニウムの複合
酸化物層は、Al2O3又はTa2O5単独の場合よりも
リーク電流を大きく低下させることができる。
ーゲツトの面積を小さく、すなわち、アルミニウ
ムからなるターゲツトの面積を大きくしていく
と、容量あたりのリーク電流が極端に減少してい
くのがわかる。たとえば、タンタルからなるター
ゲツトの面積が64％のターゲツトをスパツタして
得られた酸化物層は、印加電圧が60V以下で、酸
化アルミニウムよりも容量あたりのリーク電流が
小さくなつている。また、印加電圧200V程度で
みると、Alを少し含んだたとえばAl1％でも
Ta100％の場合に比べ大幅に低下させることがで
きる。すなわち、タンタルとアルミニウムの複合
酸化物層は、Al2O3又はTa2O5単独の場合よりも
リーク電流を大きく低下させることができる。
第４図はタンタルからなるターゲツトの面積を
変化させた時の比誘電率ε1および誘電損失tanδの
変化を示している。横軸はタンタルからなるター
ゲツトの面積比を示している。第４図からわかる
ように、比誘電率ε1は７から25まで自由に選択す
ることができる。この時、誘電損失失tanδはほと
んど変化しない。TFTのgm向上にはε1を大きく
するのがよく、この点からはTa100％が最もよい
がリーク電流は大きい。Alをたとえば10％入れ
ると、第３図に示すごとく大幅にリーク電流を低
下させることができ、かつ第４図から明らかなご
とくε1は、Ta2O5より小さいもののAl2O3の２倍
程度の大きいものを得ることができる。
変化させた時の比誘電率ε1および誘電損失tanδの
変化を示している。横軸はタンタルからなるター
ゲツトの面積比を示している。第４図からわかる
ように、比誘電率ε1は７から25まで自由に選択す
ることができる。この時、誘電損失失tanδはほと
んど変化しない。TFTのgm向上にはε1を大きく
するのがよく、この点からはTa100％が最もよい
がリーク電流は大きい。Alをたとえば10％入れ
ると、第３図に示すごとく大幅にリーク電流を低
下させることができ、かつ第４図から明らかなご
とくε1は、Ta2O5より小さいもののAl2O3の２倍
程度の大きいものを得ることができる。
以上のように本発明のTFTは、ゲート酸化物
層として、比誘電率ε1がAl2O3よりも大きくリー
ク低下も可能で、Ta2O5に近い組成ではε1が
Al2O5より極めて大きくかつTa2O5よりリーク電
流を大幅に低下できるタンタルとアルミニウムの
複合酸化物層を使用しているので、gmが大きく、
すなわちオン／オフ比が大きいという特徴を有し
ている。また、本発明による製造方法によれば、
タンタルまたは酸化タンタルからなるターゲツト
の面積比を変えるだけで、簡単に任意の特性、す
なわち比誘電率ε1が大きく、リーク電流の小さい
タンタルとアルミニウムとの複合酸化物層を再現
性よく簡単に製造することができる。
層として、比誘電率ε1がAl2O3よりも大きくリー
ク低下も可能で、Ta2O5に近い組成ではε1が
Al2O5より極めて大きくかつTa2O5よりリーク電
流を大幅に低下できるタンタルとアルミニウムの
複合酸化物層を使用しているので、gmが大きく、
すなわちオン／オフ比が大きいという特徴を有し
ている。また、本発明による製造方法によれば、
タンタルまたは酸化タンタルからなるターゲツト
の面積比を変えるだけで、簡単に任意の特性、す
なわち比誘電率ε1が大きく、リーク電流の小さい
タンタルとアルミニウムとの複合酸化物層を再現
性よく簡単に製造することができる。
本発明によるTFTの具体的な例を第１図を用
いて説明する。ガラスからなる絶縁基板１上に
1000Å程度の膜厚を有するAlからなるゲート電
極２、その上にタンタルからなるターゲツトの面
積比が90℃であるタンタルからなるターゲツトと
アルミニウムからなるターゲツトとを組み合わせ
たターゲツトをアルゴンと酸素の混合ガス中でス
パツタすることにより形成した、6000Å程度の膜
厚を有するタンタルとアルミニウムとの複合酸化
物からなる酸化物層３、その上に500Å程度の膜
厚を有するGdSeからなる半導体層４、その上に
1000Å程度の膜厚を有するAlからなるソース電
極５およびドレイン電極６が積層されて構成され
ている。
いて説明する。ガラスからなる絶縁基板１上に
1000Å程度の膜厚を有するAlからなるゲート電
極２、その上にタンタルからなるターゲツトの面
積比が90℃であるタンタルからなるターゲツトと
アルミニウムからなるターゲツトとを組み合わせ
たターゲツトをアルゴンと酸素の混合ガス中でス
パツタすることにより形成した、6000Å程度の膜
厚を有するタンタルとアルミニウムとの複合酸化
物からなる酸化物層３、その上に500Å程度の膜
厚を有するGdSeからなる半導体層４、その上に
1000Å程度の膜厚を有するAlからなるソース電
極５およびドレイン電極６が積層されて構成され
ている。
これまで前記酸化物層３としては、Ta2O5や
Al2O3が用いられていたが、Ta2O5の場合には、
リーク電流が大きく耐圧が低かつた。またAl2O3
の場合には、リーク電流は小さいがε1が小さく、
ONを大きくするためには、ゲート電圧を大きく
する必要があつた。しかしながら、この例による
TFTは、ゲートリークはTa2O5に比べ非常に小
さくできるためOFFはInA以下となり、酸化物層
３の比誘電率ε1はたとえばAlを10％入れること
で約15とAl2O3の７に比べ約２倍も大きいためオ
ン／オフ比は104以上となり、マトリツクス型EL
表示装置の駆動用TFTとしても十分に使用でき
る。
Al2O3が用いられていたが、Ta2O5の場合には、
リーク電流が大きく耐圧が低かつた。またAl2O3
の場合には、リーク電流は小さいがε1が小さく、
ONを大きくするためには、ゲート電圧を大きく
する必要があつた。しかしながら、この例による
TFTは、ゲートリークはTa2O5に比べ非常に小
さくできるためOFFはInA以下となり、酸化物層
３の比誘電率ε1はたとえばAlを10％入れること
で約15とAl2O3の７に比べ約２倍も大きいためオ
ン／オフ比は104以上となり、マトリツクス型EL
表示装置の駆動用TFTとしても十分に使用でき
る。
タンタルとアルミニウムとの複合酸化物層の界
面は欠陥等の少ない膜であるため、リーク電流も
少なく経時変化の少ない安定なTFTが得られた。
面は欠陥等の少ない膜であるため、リーク電流も
少なく経時変化の少ない安定なTFTが得られた。
タンタルとアルミニウムとの複合酸化物層にお
いて、タンタルとアルミニウムの面積比を変えた
各種複合酸化層を作成し、Ｘ線マイクロアナライ
ザーを用いて各複合酸化物層のTa2O5の分子比率
を測定した。第５図にその各複合酸化物層に20V
印加した場合のTa2O5の分子比率とリーク電流の
関係を示す。なおスパツク時のタンタルとアルミ
ニウムの面積比を形成された複合酸化物層の各分
子比率と相関はあるが、ターゲツトの形状その他
によつても大きく変わるので、単に面積比だけで
規定することはできない。
いて、タンタルとアルミニウムの面積比を変えた
各種複合酸化層を作成し、Ｘ線マイクロアナライ
ザーを用いて各複合酸化物層のTa2O5の分子比率
を測定した。第５図にその各複合酸化物層に20V
印加した場合のTa2O5の分子比率とリーク電流の
関係を示す。なおスパツク時のタンタルとアルミ
ニウムの面積比を形成された複合酸化物層の各分
子比率と相関はあるが、ターゲツトの形状その他
によつても大きく変わるので、単に面積比だけで
規定することはできない。
この第５図から分るように、Al2O5にTa2O5
（酸化タンタル）が少し入ると、Al2O3単一組成
の薄膜の場合より、リーク電流が減少し始め、酸
化タンタルの分子比率が約700％まではAl2O3の
場合よりもリーク電流が少なく、ε1も比較的大き
くなる。Ta2O5の分子比率が70％を超えた場合も
Ta2O5単一組成の薄膜の場合よりはリーク電流は
大幅に少なく、一方第４図からもわかるようにε1
はAl2O3に比べ大幅に大きくなる。したがつて、
Ta2O5の分子比率を選択しε1が大きく、リーク電
流も低下した適当な組成を用いることにより、
gmが大きく、リークも低下したTFTを得ること
ができる。
（酸化タンタル）が少し入ると、Al2O3単一組成
の薄膜の場合より、リーク電流が減少し始め、酸
化タンタルの分子比率が約700％まではAl2O3の
場合よりもリーク電流が少なく、ε1も比較的大き
くなる。Ta2O5の分子比率が70％を超えた場合も
Ta2O5単一組成の薄膜の場合よりはリーク電流は
大幅に少なく、一方第４図からもわかるようにε1
はAl2O3に比べ大幅に大きくなる。したがつて、
Ta2O5の分子比率を選択しε1が大きく、リーク電
流も低下した適当な組成を用いることにより、
gmが大きく、リークも低下したTFTを得ること
ができる。
アニール温度を変えて、前記TFTのゲートリ
ークを測定したところ、300℃以上のアニールで
ゲートリーク電流は一定となり、アニール前の10
分の１以下となつた。たとえば、タンタルの面積
比率が64％の複合ターゲツトをスパツタして得ら
れたタンタルとアルミニウムとの複合酸化物層の
リーク電流は、印加電圧が20Vのとき、アニール
前は300PAであつたが、300℃30分のアニール後
20PAとなつた。したがつて前記タンタルとアル
ミニウムの複合酸化物層は300℃以上のアニール
により、大幅に特性が改善される。
ークを測定したところ、300℃以上のアニールで
ゲートリーク電流は一定となり、アニール前の10
分の１以下となつた。たとえば、タンタルの面積
比率が64％の複合ターゲツトをスパツタして得ら
れたタンタルとアルミニウムとの複合酸化物層の
リーク電流は、印加電圧が20Vのとき、アニール
前は300PAであつたが、300℃30分のアニール後
20PAとなつた。したがつて前記タンタルとアル
ミニウムの複合酸化物層は300℃以上のアニール
により、大幅に特性が改善される。
発明の効果
以上のように本発明に用いるタンタルとアルミ
ニウムの複合酸化物層よりなるゲート酸化物層
は、Al2O3よりも比誘電率が大きくてリーク電流
が小さい、又はAl2O3よりは比誘電率が極めて大
きくTa2O5よりもリーク電流が小さいものを得る
ことができ、gmが大きく、オン／オフ比の大き
いTFTを提供することができる。また任意の特
性を有する前記タンタルとアルミニウムとの複合
酸化物層を再現性よく簡単に製造することができ
るものである。
ニウムの複合酸化物層よりなるゲート酸化物層
は、Al2O3よりも比誘電率が大きくてリーク電流
が小さい、又はAl2O3よりは比誘電率が極めて大
きくTa2O5よりもリーク電流が小さいものを得る
ことができ、gmが大きく、オン／オフ比の大き
いTFTを提供することができる。また任意の特
性を有する前記タンタルとアルミニウムとの複合
酸化物層を再現性よく簡単に製造することができ
るものである。
第１図はTFTの縦断面図、第２図はTFTを用
いたマトリツクス型EL表示装置の一絵素の回路
の概略図、第３図はTFTのゲート酸化膜の電圧
−電流特性、第４図はゲート酸化物層のスパツタ
時のターゲツトにおけるタンタルの面積比と誘電
特性との関係を示す図、第５図はゲート酸化物層
中の酸化タンタルの分子比率とリーク電流との関
係を示す図である。 １……絶縁基板、２……ゲート電極、３……酸
化物層、４……半導体層、５……ソース電極、６
……ドレイン電極。
いたマトリツクス型EL表示装置の一絵素の回路
の概略図、第３図はTFTのゲート酸化膜の電圧
−電流特性、第４図はゲート酸化物層のスパツタ
時のターゲツトにおけるタンタルの面積比と誘電
特性との関係を示す図、第５図はゲート酸化物層
中の酸化タンタルの分子比率とリーク電流との関
係を示す図である。 １……絶縁基板、２……ゲート電極、３……酸
化物層、４……半導体層、５……ソース電極、６
……ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １ 半導体層とゲート電極との間のゲート酸化物
層をタンタルとアルミニウムとの複合酸化膜とす
ることを特徴とする薄膜トランジスタ。 ２ タンタルとアルミニウムとの複合酸化膜にお
いて、酸化タンタルの分子比率が20〜70％である
ことを特徴とする特許請求の範囲第１項記載の薄
膜トランジスタ。 ３ 半導体層がセレン化カドミウムで構成されて
いることを特徴とする特許請求の範囲第１項記載
の薄膜トランジスタ。 ４ 半導体層とゲート電極との間のゲート酸化物
層をタンタルからなるターゲツトとアルミニウム
からなるターゲツトとを用いて酸化雰囲気中でス
パツタすることにより形成することを特徴とする
薄膜トランジスタの製造方法。 ５ 半導体層とゲート電極との間のゲート酸化物
層をタンタルからなるターゲツトとアルミニウム
からなるターゲツトとを用いて酸化雰囲気中でス
パツタすることにより形成し、その形成されたゲ
ート酸化物層を300℃以上の温度でアニールする
ことを特徴とする薄膜トランジスタの製造方法。 ６ 半導体層とゲート電極との間のゲート酸化物
層を酸化タンタルからなるターゲツトと酸化アル
ミニウムからなるターゲツトとを用いてスパツタ
することにより形成することを特徴とする薄膜ト
ランジスタの製造方法。 ７ 半導体層とゲート電極との間のゲート酸化物
層を酸化タンタルからなるターゲツトと酸化アル
ミニウムからなるターゲツトとを用いてスパツタ
することにより形成し、その形成されたゲート酸
化物層を300℃以上の温度でアニールすることを
特徴とする薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5755283A JPS59182572A (ja) | 1983-03-31 | 1983-03-31 | 薄膜トランジスタとその製造方法 |
| US06/678,547 US4602192A (en) | 1983-03-31 | 1984-03-29 | Thin film integrated device |
| EP84901397A EP0139764B1 (en) | 1983-03-31 | 1984-03-29 | Method of manufacturing thin-film integrated devices |
| DE8484901397T DE3480243D1 (en) | 1983-03-31 | 1984-03-29 | Method of manufacturing thin-film integrated devices |
| PCT/JP1984/000145 WO1984003992A1 (en) | 1983-03-31 | 1984-03-29 | Thin-film integrated device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5755283A JPS59182572A (ja) | 1983-03-31 | 1983-03-31 | 薄膜トランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182572A JPS59182572A (ja) | 1984-10-17 |
| JPH0563947B2 true JPH0563947B2 (ja) | 1993-09-13 |
Family
ID=13058963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5755283A Granted JPS59182572A (ja) | 1983-03-31 | 1983-03-31 | 薄膜トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59182572A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286432A (ja) * | 1988-05-13 | 1989-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁膜の欠陥の検出方法 |
| JP2506961B2 (ja) * | 1988-07-25 | 1996-06-12 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
-
1983
- 1983-03-31 JP JP5755283A patent/JPS59182572A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59182572A (ja) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339187B2 (en) | Transistor structures | |
| US7189992B2 (en) | Transistor structures having a transparent channel | |
| US4602192A (en) | Thin film integrated device | |
| US7759724B2 (en) | Memory cells having gate structure with multiple gates and multiple materials between the gates | |
| JP4919811B2 (ja) | ドープされた部分を有する堆積チャネル領域を含むトランジスタ | |
| KR101638977B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US3428875A (en) | Variable threshold insulated gate field effect device | |
| JPH0563947B2 (ja) | ||
| US20180330780A1 (en) | Resistive ram memory cell | |
| CN113113538B (zh) | 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法 | |
| JPH061835B2 (ja) | 薄膜トランジスタ | |
| JPH0628317B2 (ja) | 薄膜トランジスタの製造法 | |
| JPS5999480A (ja) | 表示器 | |
| JPS6167964A (ja) | 薄膜トランジスタ | |
| KR20050054591A (ko) | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 | |
| US6479857B1 (en) | Capacitor having a tantalum lower electrode and method of forming the same | |
| KR100245302B1 (ko) | 평판형 커패시터의 안티퓨즈 구조 | |
| JPH0234821A (ja) | 薄膜トランジスタ | |
| Sedgwick et al. | A field effect controlled storage display device using polycrystalline silicon film | |
| JPS63216378A (ja) | 薄膜トランジスタ | |
| CN117613091A (zh) | 一种提升场效应晶体管表面势的结构及制备方法 | |
| JPS6262077B2 (ja) | ||
| JPH0377670B2 (ja) | ||
| JPH0212883A (ja) | 非線形抵抗素子 | |
| JPS59147460A (ja) | 薄膜トランジスタ |