JPS5999480A - 表示器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、エレクトロルミネッセンス（以下、ＥＬ）素
子、および、これの発光駆動用トランジスタからなる平
面形の表示器に関するものである。

かかる表示器は、透明なガラス基板上へ微細なＥＬ素子
を多数配設する°と共に、これの駆動用トランジスタを
各ＥＬ素子と対応させて配設し、駆動用トランジスタの
オンに応じてＥＬ素子を発光させ、図形２文字等の表示
を行なうものとなっているが、従来は、二元化合物半導
体（ＣｄＳｅ、ＣｄＳ等）の蒸着膜を半導体層とした薄
膜トランジスタが駆動用トランジスタに用いられており
、これの製作に蒸着マスク法が用いられているため、マ
スク合せ精度が１００μｍ程度であり、蒸着マスクによ
って形成されるパターン幅が３０μｍ程度となり、トラ
ンジスタの素子幅が２３０μｍ以上となること　−によ
り、トランジスタの微細化ができず、ＥＬ素子と組み合
せて表示器を構成する場合、画素密度を１本／咽以上と
することのできない欠点を生じている。

また、薄膜化によシ組成ずれを生じ、信頼性および再現
性が劣化する欠点を有すると共に、二元化合物半導体は
酸化反応による絶縁物化が不可能であり、ＳｉＯ２，Ａ
ｚｏ２等の他の元素による絶縁膜をスパッタ蒸着法等に
より形成し、ゲート絶縁膜を得ているため、ゲート絶縁
膜と半導体層との界面特性が劣化し、再現性および均一
性が欠除することにより、回路特性に偏差を生じ易い欠
点を有しており、良好な特性の平面形表示器を実現する
ことが不可能となっていた。

本発明は、従来のかかる諸欠点を根本的に解消する目的
を有し、双方向高耐圧の多結晶Ｓｔ薄膜トランジスタと
ＥＬ素子とを組合せることにより、高画素密度を有する
平面形の表示器を実現のうえ提供するものである。

以下、実施例を示す図によって本発明の詳細な説明する
。

第１図は、１画素分の構成を示す平面図であり、１は信
号用スイッチング素子としての薄膜トランジスタ、２は
駆動用に用いる薄膜トランジスタ、３は容量、４はＥＬ
素子、５は走査線、６は信号線、Ｔは電源線、８は共通
回路としての基準線を示し、Ａ−Ａ’断面およびＢ−Ｂ
’断面は、第２図および第３図に示すとおりとなってい
る。

すなわち、Ａ−Ａ’断面を示す第２図において、９は透
明ガラスの基板、１０はレーザアニール、電子ビームア
ニーノペ熱アニール等により粒径を増大させた多結晶Ｓ
ｉからなりかつ両側方にオフセットゲート領域の形成さ
れた多結晶Ｓｉ膜、１１はゲート絶縁膜、１２は多結晶
Ｓｔからなるゲート領域、１３はソース電極またはドレ
イン電極、１４はゲート電極、１５はドレイン電極また
はソース電極であシ、これらにより駆動用のトランジス
タ２が構成されている。

また、１７は透明電極、１８はＺｎＳ等の母体に発光中
心となるＭｎ等をドープしたＥＬ蒸着膜、１９は絶縁膜
、２０は電源用電極であり、これらにヨ、！１）ＥＬ素
子４が構成されている。

一方、Ｂ−Ｂ’断面を示す第３図において、９〜１５は
第２図と同様なものであシ、これらにょシ信号用スイッ
チング素子としてのトランジスタ１が構成されており、
２１はトランジスタ１．２のゲート領域１２と同様に形
成された容量３の電極となる多結晶Ｓｉ膜、２２は絶縁
膜、１３は容量３の引出し用電極であって、これらにょ
シ容量３が構成されている。

第４図は、トランジスタ１，２の詳細を示す断面図であ
シ、３１は粒径を増大させた多結晶Ｓｉからなシ適切な
比抵抗値を有するＮ形（第１導電形）のチャネル領域、
３２．３３はチャネル領域の両側方各々に設けられたＮ
形不純物を高濃度によシ拡散させた不純物拡散層、３４
は粒径を増大させた多結晶Ｓｉを酸化することにょシチ
ャネル領域３１０表面に形成された５ｉＯｚからなるゲ
ート酸化膜、３５はゲート領域１２およびゲート酸化膜
３４０表面に形成された８１０２からなる絶縁膜、３６
．３７はオフセット領域である。

なお、その他は第２図および第３図と同様であるが、ゲ
ート領域１２は、ゲート酸化膜３４の中央部所定領域に
形成され、かつ、Ｐ形（第２導電形）不純物を高濃度に
ょシ拡散させた多結晶Ｓｔからなっておシ、電極１３〜
１５は、ドレインまたはソース領域としての不純物拡散
層３２，３３、あるいは、ゲート領域１２と各個にオー
ミック接触するものとなっている。

ここにおいて、第４図に示す埋込みチャネル形薄膜トラ
ンジスタは、Ｎ形のチャネル領域３１に対してＰ形のゲ
ート領域１２が形成されているため、ゲート電極１４が
無電圧状態ではソース・ドレイン間がノーマルオフとな
っているが、ゲート電極１４へ所定の電圧を印加すれば
、チャネル領域３１内の空乏層幅が変化するものとなり
、ソース・トレイン間の電流が制御される。

また、ンース参ゲート間およびゲー　ト、・ドレイン間
に各々オフセット領域３５．３６が設けられているため
、ソース・ドレイ／間に対し双方向の高耐圧を有すると
共に、チャネル領域３１を構成する多結晶Ｓｔはアニー
ルによ９粒径を増大させであるため、チャネル領域３１
内におけるキャリヤ移動度が増加する一方、多結晶Ｓｉ
を酸化させてグー１化膜３４を形成しているため、チャ
ネル領域３１とゲート酸化膜３４との界面特性が良好と
な９、結果として、双方向オフセット構造を有シ、カつ
、高い相互コンダクタンスを有するものとなる。

なお、製造方法および特性については、本出願人の別途
出願による「半導体装置」（特願昭５６−２１５０３８
　）に開示されているため詳細を省略する。

したがって、第４図のトランジスタは、双方向高耐圧と
共に高い相互コンダクタンスを有するうえ、通常の単結
晶Ｓｉ基板を用いる素子形成技術により製造できるため
、第１図のトランジスタ１゜２として適用すれば、微細
化と同時に理想的な諸物件を得ることができる。

第５図は、第１図乃至第３図の構成による等廼回路を示
し、ＥＩ、素子４の一方の電極はトランジスタ２のドレ
インおよびソース中のいずれか一方と接続され、ＥＬＬ
子４の他方の電極は電源線７と接続されているうえ、基
準線８は、トランジスタ２のドレインおよびソース中の
いずれか他方と接続され、かつ、容量３を介してトラン
ジスタ２のゲートと接続されていると共に、信号線６は
トランジスタ１のドレインΦソース間を介してトランジ
スタ２のゲートと接続され、走査線５はトランジスタ１
のゲートと接続されている。

このため、走査線５ヘトランジスタ１がオンとなる電圧
を印加すれば、トランジスタ１がオンへ転じ、容量３が
充電されて、これの端子電圧が信号線６の電圧と等しく
なり、トランジスタ２もオンへ転じ、ＥＬＬ子４へ電源
線７の交流電圧が印加され、ＥＬＬ子４が発光する。

ただし、走査線５の電圧が所定値以下となり、トランジ
スタ１がオフとなっても、容量３の充電電荷によりトラ
ンジスタ２がオン状態を維持し、走査線５へ再び電圧が
印加されるまでの間、ＥＬＬ子４を発光状態とする。

なお、容量３の充電電荷は、これと並列の抵抗成分を介
して放電するが、走査線５に対する電圧の印加周期に応
じて放電時定数を定めているため、印加周期の間、ＥＬ
Ｌ子４の発光が維持される。

第６図は、ＺｎＳ蒸着膜にＭｎをドープしたＥＬＬ子４
の印加電圧−輝度特性例であり、ここでは、印加電圧７
０Ｖｒｍｓにおいて輝度が１０ｃｄ／ｍ　　となってい
る。

第７図は、印加電圧波形ＡとＥＬ素素子４尭ためには、
印加電圧７　０　Ｖ　ｒｍｓ程度を要し、正負方向では
１００■程度の変化が必要であることを示しており、第
４図の構成によれば、この条件を十分に充足することが
できるものとなっている。

第８図は、第４図の構成におけるオフセットゲート長と
耐圧との関係例を示し、オフセットゲート長５μｍ以上
において１００ｖ以上の耐圧となり、オフセットゲート
長１０μｍ程度から耐圧が急激に上昇している。

なお、点線は、オフセット領域を通常の単結晶Ｓｔによ
り構成した場合であシ、１００ｖ以上の耐圧を得るには
、オフセットゲート長を１５μｍ以上とすることが必要
となっており、実線と対比すれば明らかなとおシ、第４
図の構成によれば、短いオフセットゲート長により十分
な耐圧が得られるため、トランジスタ１，２の微細化が
容易となる。

第９図は、第４図の構成を得る際、レーザーアニール時
にレーザーパワーＰｏを変化させたときのオフセットゲ
ート長に対する素子耐圧を示す例であシ、オフセットゲ
ート長が短い領域において、はぼ同程度の素子耐圧を示
しており、素子耐圧の偏差がレーザーパワーＰｏの変化
に対して少ないことを表わしている。

第１０図は、第４図においてオフセットゲート長を５μ
ｍとした場合のトランジスタ特性を示し、素子耐圧１０
０ｖ以上、相互コンダクタンス２５μｓ１しきい値電圧
７■と、ＥＬＬ子４０駆動用として十分な特性となって
いる。

第１１図（４）は第５図における電源ね１の電源電圧波
形、第１１図（Ｂ）は第５図におけるＥＬＬ子４の端子
電圧波形を示し、第４図のものをトランジスタ２として
用いることにより、これがオフのときＣの波形、これが
オンのときＤの波形となシ、波形りにおいてＦ、Ｌ素子
４が発光し、波形ＣにおいてＥＬ素子４が減光するもの
となっており、ＥＬ素子４を第４図の構成によシ十分駆
動できることが示されている。

なお、第４図のものは、チャネル長を３〜５μｍとすれ
ば、素子幅が２０μｍ程度となるうえ、通常の単結晶Ｓ
ｔ基板を用いる素子形成技術が適用できるため、トラン
ジスタ１，２および容量３を同一工程によシ製作すれば
、ホトリソグラフィ技術等の適用によシ、画素密度を４
本／關以上と従来の４倍以上に向上させることができる
。

ただし、トランジスタ１は、走査線５の電圧に応じてオ
ン、オフを行なうものであればよく、第４図のもの以外
に種々のスイッチング素子を用いることができると共に
、第１図乃至第３図に示す配置は、第５図の回路が構成
できるものであればよく、条件に応じた変形が自在であ
る。

以上の説明により明らかなとおシ本発明によれば、高画
素密度の表示器が実現すると共に、電気的特性の再現性
、均一性、信頼性等が大幅に向上・　し、表示面の多色
化、光入力機能の付加等が容易となシ、各種用途の平面
形表示器として顕著な効果が得られる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は１画素分の平面図
、第２図は第１図におけるＡ−Ａ’断面図、第３図は第
１図におけるＢ−１１’断面図、第４図はトランジスタ
の詳細を示す断面図、第５図は第１図乃至第３図の等何
回路を示す図、第６図はＥＬ素子の印加電圧−輝度特性
例を示す図、第７図は印加電圧波形とＥＬ素子の発光波
形との関係例を示す図、第８図はオフセットゲート長と
耐圧との関係例を示す図、第９図はレーザーパワーを変
化させたときのオフセットゲート長に対する素子耐圧を
示す例の図、第１０図はオフセットゲート長を５μｍと
した場合のトランジスタ特性を示す図、第１１図は電源
電圧波形とＥＬ素子の馬子電圧波形とを示す図である。 １・・・・トランジスタ（スイッチング素子）、２・・
・・トランジスタ、３・・・−容量、４・・＠＠ＥＬ　
（エレクトロルミネッセンス）素子、５・・・・走査線
、６＠参・・信号線、７・・・・電源線、８・・拳・基
準線、９・・・・基板、１２・・・・ゲート領域、１７
・・＠ゆ透明電極、１８・Φ・・ＥＬ蒸着膜、３１・・
・・チャネル領域、３２，３３・・・・不純物拡散層、
３４・・・・ゲート酸化膜、３５・・争・絶縁膜、３６
゜３ＴΦ・・・オフセット領域。 特許出願人　　日本電信電話公社 代理人　山　川　政樹 第９図 オフでツトケーり長、（／”ｍ） ６２６− ゛第１１図 （Ａ） （５０ｖ／ｄｉｖ） ＣＢ） （２０ｖｌｉｖ）

Claims (1)

【特許請求の範囲】
1. 絶縁基板上に設けられた粒径を増大させた多結晶Ｓｉか
   らなる第１導電形のチャネル領域と、該チャネル領域の
   両側方各々に設けられた前記第１導電形の第１および第
   ２の不純物拡散層と、前記チャネル領域上の所定部分に
   ゲート酸化膜を介して設けられた第２導電形の不純物を
   拡散させた多結晶Ｓｉからなるゲート領域と、該ゲート
   領域と前記第１および第２の不純物拡散層との開缶々に
   設けられたオフセット領域とを有するトランジスタを備
   えると共に、前記第１および第２の不純物拡散層中のい
   ずれか一方と接続されたエレクトロルミネッセンス素子
   の一方の電極と、前記エレクトロルミネッセンス素子の
   他方の電極と接続された電源線と、前記第１および第２
   の不純物拡散層中のいずれか他方と接続されかつ容量を
   介して前記ゲート領域と接続された基準線と、ゲート電
   極を有する信号用のスイッチング素子を介して前記ゲー
   ト領域と接続された信号線と、前記スイッチング素子の
   ゲート電極と接続された走査線とを備えたことを特徴と
   する表示器。