JPH098243A - セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 - Google Patents
セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法Info
- Publication number
- JPH098243A JPH098243A JP7153076A JP15307695A JPH098243A JP H098243 A JPH098243 A JP H098243A JP 7153076 A JP7153076 A JP 7153076A JP 15307695 A JP15307695 A JP 15307695A JP H098243 A JPH098243 A JP H098243A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric
- metal electrode
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 熱処理や経時変化による強誘電性の劣化、誘
電率の減少、金属電極と強誘電体薄膜間の密着力の低下
等を防止し、ストレスによる機械的微小クラックの発生
を防止する。 【構成】 強誘電体薄膜１１５を、この強誘電体薄膜１
１５と同一の強誘電体材料を主成分とし不純物が添加さ
れて導電性をもった第１および第２の導電体薄膜１１
４，１１６で挟み、第１および第２の導電体薄膜１１
４，１１６のそれぞれの外側面に第１および第２の金属
電極１１３，１１７を形成した５層構造の電荷蓄積用キ
ャパシタ１１８を、ｎ型シリコン基板１０１上に形成し
た。
電率の減少、金属電極と強誘電体薄膜間の密着力の低下
等を防止し、ストレスによる機械的微小クラックの発生
を防止する。 【構成】 強誘電体薄膜１１５を、この強誘電体薄膜１
１５と同一の強誘電体材料を主成分とし不純物が添加さ
れて導電性をもった第１および第２の導電体薄膜１１
４，１１６で挟み、第１および第２の導電体薄膜１１
４，１１６のそれぞれの外側面に第１および第２の金属
電極１１３，１１７を形成した５層構造の電荷蓄積用キ
ャパシタ１１８を、ｎ型シリコン基板１０１上に形成し
た。
Description
【０００１】
【産業上の利用分野】この発明は、セラミック薄膜と金
属電極の接合構造、ならびにセラミック薄膜の一種であ
る強誘電体薄膜を金属電極で挟んだ構造の電荷蓄積用キ
ャパシタを半導体基板上に設けた半導体メモリ等の半導
体装置およびその製造方法に関するものである。このよ
うな強誘電体薄膜を用いた半導体メモリを有する半導体
装置は、大規模集積回路（ＬＳＩ）の大容量化を可能と
するものである。
属電極の接合構造、ならびにセラミック薄膜の一種であ
る強誘電体薄膜を金属電極で挟んだ構造の電荷蓄積用キ
ャパシタを半導体基板上に設けた半導体メモリ等の半導
体装置およびその製造方法に関するものである。このよ
うな強誘電体薄膜を用いた半導体メモリを有する半導体
装置は、大規模集積回路（ＬＳＩ）の大容量化を可能と
するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化に伴い、個々の
半導体素子の微細化が促進されている。そのために半導
体メモリにおいては、電荷蓄積用キャパシタの面積の縮
小化による小面積大容量キャパシタの実現が重要な課題
となっている。単位面積あたりの容量が一定である電荷
蓄積用キャパシタ面積を縮小すると、電荷蓄積用キャパ
シタ１個あたりの電荷蓄積量は減少する。上記電荷蓄積
量が減少すると、α線によるソフトエラーを生じやすく
なる。ソフトエラーを生じにくくするためには、例え
ば、ダイナミックＲＡＭの場合、約４０ｆＦ以上の電荷
蓄積量が必要である。
半導体素子の微細化が促進されている。そのために半導
体メモリにおいては、電荷蓄積用キャパシタの面積の縮
小化による小面積大容量キャパシタの実現が重要な課題
となっている。単位面積あたりの容量が一定である電荷
蓄積用キャパシタ面積を縮小すると、電荷蓄積用キャパ
シタ１個あたりの電荷蓄積量は減少する。上記電荷蓄積
量が減少すると、α線によるソフトエラーを生じやすく
なる。ソフトエラーを生じにくくするためには、例え
ば、ダイナミックＲＡＭの場合、約４０ｆＦ以上の電荷
蓄積量が必要である。
【０００３】電荷蓄積用キャパシタの最小必要蓄積電荷
量をＱとすると、 Ｑ＝Ｓ・ε・Ｅ＝Ｓ・ε・Ｖ／ｄ と表すことができる。ただし、Ｓは面積、εは誘電率、
ｄは膜厚、Ｅは電界強度、Ｖは動作電圧である。また、
動作電圧Ｖ＝一定とすると、 Ｑ∝Ｓ・ε／ｄ と表すことができる。
量をＱとすると、 Ｑ＝Ｓ・ε・Ｅ＝Ｓ・ε・Ｖ／ｄ と表すことができる。ただし、Ｓは面積、εは誘電率、
ｄは膜厚、Ｅは電界強度、Ｖは動作電圧である。また、
動作電圧Ｖ＝一定とすると、 Ｑ∝Ｓ・ε／ｄ と表すことができる。
【０００４】ここで、縮小のために面積Ｓをｋ倍（ｋ＜
１）した場合、電荷量Ｑを一定にするためには、ε／ｄ
は１／ｋ倍する必要がある。そのためには、膜厚ｄをｋ
倍するか、誘電率εを１／ｋ倍するかである。しかしな
がら、従来より用いられている誘電体材料であるＳｉＯ
2 やＳｉ3 Ｎ4 は、膜厚を減少させると欠陥密度が増加
するために、薄膜化することは困難になってきている。
１）した場合、電荷量Ｑを一定にするためには、ε／ｄ
は１／ｋ倍する必要がある。そのためには、膜厚ｄをｋ
倍するか、誘電率εを１／ｋ倍するかである。しかしな
がら、従来より用いられている誘電体材料であるＳｉＯ
2 やＳｉ3 Ｎ4 は、膜厚を減少させると欠陥密度が増加
するために、薄膜化することは困難になってきている。
【０００５】したがって、誘電率εを１／ｋ倍にするこ
とが有望であり、高い比誘電率を示す強誘電体薄膜を電
荷蓄積用キャパシタに用いた半導体メモリの開発が行わ
れている。上記の電荷蓄積用キャパシタは、ダイナミッ
クＲＡＭの場合、約４０ｆＦ以上の電荷蓄積量が確保で
きるように設計される。上記の蓄積電荷量の数式は、真
空の誘電率をε0 、比誘電率をεr とすると、 Ｑ＝Ｓ・ε0 ・εr ・Ｅ と表すことができ、ＳｉＯ2 の比誘電率εr は３．９で
あるのに対して、εr （ＢａＴｉＯ3 ）≒５０００、ε
r （ＰＺＴ）≒７５１であり、２桁ないし３桁高く、同
一構造であれば、ＢａＴｉＯ3 やＰＺＴ等の強誘電体薄
膜を用いた場合に、面積Ｓを縮小しても、必要な約４０
ｆＦ以上の電荷蓄積量が得られるものである。この点
は、以下の従来例だけでなく、各実施例でも確保されて
いる。
とが有望であり、高い比誘電率を示す強誘電体薄膜を電
荷蓄積用キャパシタに用いた半導体メモリの開発が行わ
れている。上記の電荷蓄積用キャパシタは、ダイナミッ
クＲＡＭの場合、約４０ｆＦ以上の電荷蓄積量が確保で
きるように設計される。上記の蓄積電荷量の数式は、真
空の誘電率をε0 、比誘電率をεr とすると、 Ｑ＝Ｓ・ε0 ・εr ・Ｅ と表すことができ、ＳｉＯ2 の比誘電率εr は３．９で
あるのに対して、εr （ＢａＴｉＯ3 ）≒５０００、ε
r （ＰＺＴ）≒７５１であり、２桁ないし３桁高く、同
一構造であれば、ＢａＴｉＯ3 やＰＺＴ等の強誘電体薄
膜を用いた場合に、面積Ｓを縮小しても、必要な約４０
ｆＦ以上の電荷蓄積量が得られるものである。この点
は、以下の従来例だけでなく、各実施例でも確保されて
いる。
【０００６】従来の半導体装置の具体例として、強誘電
体薄膜を電荷蓄積用キャパシタに適用した従来の半導体
メモリを取り上げる。以下、図面を参照して詳細に説明
する。図３は従来例の強誘電体薄膜を電荷蓄積用キャパ
シタに適用した半導体装置（半導体メモリ）を示す断面
図である。図中の３０１はｎ型単結晶シリコン基板であ
る。このｎ型単結晶シリコン基板３０１の表面にはｐチ
ャネルのスイッチング用ＦＥＴ３０２が形成されてい
る。このスイッチング用ＦＥＴ３０２を含むｎ型単結晶
シリコン基板３０１上には、ＣＶＤ法により形成された
層間絶縁膜（ＳｉＯ2 膜）３０３および絶縁膜〔（１０
０）配向の酸化マグネシウム膜（ＭｇＯ膜）〕３０４が
形成されている。この絶縁膜３０４上には強誘電体薄膜
を用いた電荷蓄積用キャパシタ３１６が形成されてい
る。
体薄膜を電荷蓄積用キャパシタに適用した従来の半導体
メモリを取り上げる。以下、図面を参照して詳細に説明
する。図３は従来例の強誘電体薄膜を電荷蓄積用キャパ
シタに適用した半導体装置（半導体メモリ）を示す断面
図である。図中の３０１はｎ型単結晶シリコン基板であ
る。このｎ型単結晶シリコン基板３０１の表面にはｐチ
ャネルのスイッチング用ＦＥＴ３０２が形成されてい
る。このスイッチング用ＦＥＴ３０２を含むｎ型単結晶
シリコン基板３０１上には、ＣＶＤ法により形成された
層間絶縁膜（ＳｉＯ2 膜）３０３および絶縁膜〔（１０
０）配向の酸化マグネシウム膜（ＭｇＯ膜）〕３０４が
形成されている。この絶縁膜３０４上には強誘電体薄膜
を用いた電荷蓄積用キャパシタ３１６が形成されてい
る。
【０００７】（１００）配向の酸化マグネシウム膜（Ｍ
ｇＯ膜）からなる絶縁膜３０４は配向したチタン酸バリ
ウム（ＢａＴｉＯ3 ）からなる強誘電体薄膜３１４を堆
積させるのに必要である。その理由は、チタン酸バリウ
ム等の強誘電体薄膜は配向させることによって、誘電特
性や耐圧が向上するからである。上記スイッチング用Ｆ
ＥＴ３０２は、ｎ型単結晶シリコン基板３０１の表面に
互いに電気的に分離して設けられたｐ型のソース領域３
０５およびドレイン領域３０６とゲート絶縁膜３０７を
介して設けられたゲート電極３０８とから構成されてい
る。上記ｎ型単結晶シリコン基板３０１上には、層間絶
縁膜（ＳｉＯ2 膜）３０３および絶縁膜（ＭｇＯ膜）３
０４が形成され、かつソース領域３０５およびドレイン
領域３０６に対応する位置で層間絶縁膜（ＳｉＯ2 膜）
３０３および絶縁膜（ＭｇＯ膜）３０４にはコンタクト
ホール３０９，３１１が開口されている。
ｇＯ膜）からなる絶縁膜３０４は配向したチタン酸バリ
ウム（ＢａＴｉＯ3 ）からなる強誘電体薄膜３１４を堆
積させるのに必要である。その理由は、チタン酸バリウ
ム等の強誘電体薄膜は配向させることによって、誘電特
性や耐圧が向上するからである。上記スイッチング用Ｆ
ＥＴ３０２は、ｎ型単結晶シリコン基板３０１の表面に
互いに電気的に分離して設けられたｐ型のソース領域３
０５およびドレイン領域３０６とゲート絶縁膜３０７を
介して設けられたゲート電極３０８とから構成されてい
る。上記ｎ型単結晶シリコン基板３０１上には、層間絶
縁膜（ＳｉＯ2 膜）３０３および絶縁膜（ＭｇＯ膜）３
０４が形成され、かつソース領域３０５およびドレイン
領域３０６に対応する位置で層間絶縁膜（ＳｉＯ2 膜）
３０３および絶縁膜（ＭｇＯ膜）３０４にはコンタクト
ホール３０９，３１１が開口されている。
【０００８】層間絶縁膜（ＳｉＯ2 膜）３０３および絶
縁膜（ＭｇＯ膜）３０４上には、コンタクトホール３０
９，３１１を通して、ソース領域３０５およびドレイン
領域３０６に接続されたソース電極３１０およびドレイ
ン電極３１２が設けられている。電荷蓄積用キャパシタ
３１６は、厚さ０．２μｍの白金（Ｐｔ）からなる下部
金属電極３１３と、この下部金属電極３１３上に形成さ
れた（１００）配向のチタン酸バリウム（ＢａＴｉ
Ｏ3 ）からなる厚さ１０μｍの強誘電体薄膜３１４と、
この強誘電体薄膜３１４上に形成された厚さ０．２μｍ
の白金（Ｐｔ）からなる上部金属電極３１５とから形成
されている。
縁膜（ＭｇＯ膜）３０４上には、コンタクトホール３０
９，３１１を通して、ソース領域３０５およびドレイン
領域３０６に接続されたソース電極３１０およびドレイ
ン電極３１２が設けられている。電荷蓄積用キャパシタ
３１６は、厚さ０．２μｍの白金（Ｐｔ）からなる下部
金属電極３１３と、この下部金属電極３１３上に形成さ
れた（１００）配向のチタン酸バリウム（ＢａＴｉ
Ｏ3 ）からなる厚さ１０μｍの強誘電体薄膜３１４と、
この強誘電体薄膜３１４上に形成された厚さ０．２μｍ
の白金（Ｐｔ）からなる上部金属電極３１５とから形成
されている。
【０００９】なお、下部金属電極３１３および上部金属
電極３１５は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、強誘電体薄膜（ＢａＴ
ｉＯ 3 膜）３１４は高周波スパッタリング法による（１
００）配向の厚さ１０μｍのチタン酸バリウム（ＢａＴ
ｉＯ3 ）の堆積とパターニングにより形成した。また、
ソース電極３１０は、層間絶縁膜３０３に開口されたコ
ンタクトホール３０９を通してスイッチング用ＦＥＴ３
０２に接続されたドレイン電極３１２に接続されてい
る。
電極３１５は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、強誘電体薄膜（ＢａＴ
ｉＯ 3 膜）３１４は高周波スパッタリング法による（１
００）配向の厚さ１０μｍのチタン酸バリウム（ＢａＴ
ｉＯ3 ）の堆積とパターニングにより形成した。また、
ソース電極３１０は、層間絶縁膜３０３に開口されたコ
ンタクトホール３０９を通してスイッチング用ＦＥＴ３
０２に接続されたドレイン電極３１２に接続されてい
る。
【００１０】３１７は厚さ０．５μｍの酸化膜（ＳｉＯ
2 ）よりなるＬＯＣＯＳ分離領域、３１８は厚さ１．０
μｍの窒化膜（Ｓｉ3 Ｎ4 ）からなる表面保護膜であ
る。こうした半導体装置のメモリセルにおいては、スイ
ッチング用ＦＥＴ３０２のゲート電極３０８を行選択
後、ソース電極３１０を行選択先に各々接続することに
よってソース電極３１０からの電流を電荷蓄積用キャパ
シタ３１６に蓄えることができる。
2 ）よりなるＬＯＣＯＳ分離領域、３１８は厚さ１．０
μｍの窒化膜（Ｓｉ3 Ｎ4 ）からなる表面保護膜であ
る。こうした半導体装置のメモリセルにおいては、スイ
ッチング用ＦＥＴ３０２のゲート電極３０８を行選択
後、ソース電極３１０を行選択先に各々接続することに
よってソース電極３１０からの電流を電荷蓄積用キャパ
シタ３１６に蓄えることができる。
【００１１】また、以下に、従来の薄膜形成技術とし
て、スパッタリング法について述べる。スパッタリング
技術は、グロー放電によって低圧の雰囲気ガスをプラズ
マ化させ、陰極であるターゲット材料に衝突させること
によって、被スパッタリング粒子を飛散させて、陽極近
傍上の基板上に堆積させる技術である。
て、スパッタリング法について述べる。スパッタリング
技術は、グロー放電によって低圧の雰囲気ガスをプラズ
マ化させ、陰極であるターゲット材料に衝突させること
によって、被スパッタリング粒子を飛散させて、陽極近
傍上の基板上に堆積させる技術である。
【００１２】このグロー放電によって生じた雰囲気ガス
のプラズマを、陰極であるターゲットに接する空間に直
交電磁界を用いて高密度に閉じ込めることによって、高
効率で、堆積原子を飛散させるマグネトロンスパッタリ
ング技術が知られている。高密度の雰囲気プラズマの閉
じ込めに、陰極であるターゲット材料の裏側に磁石を配
列し、直交する電磁界を形成し、電子にサイクロイド運
動を起こさせて、ターゲット表面近傍でのプラズマ密度
を上げたプレーナマグネトロン型スパッタ装置が知られ
ており、薄膜堆積工程に一般に使用されている。
のプラズマを、陰極であるターゲットに接する空間に直
交電磁界を用いて高密度に閉じ込めることによって、高
効率で、堆積原子を飛散させるマグネトロンスパッタリ
ング技術が知られている。高密度の雰囲気プラズマの閉
じ込めに、陰極であるターゲット材料の裏側に磁石を配
列し、直交する電磁界を形成し、電子にサイクロイド運
動を起こさせて、ターゲット表面近傍でのプラズマ密度
を上げたプレーナマグネトロン型スパッタ装置が知られ
ており、薄膜堆積工程に一般に使用されている。
【００１３】一般に、強誘電体薄膜であるＢａＴｉＯ3
薄膜を形成する場合、ＢａＴｉＯ3セラミックターゲッ
トを用いた高周波スパッタリング法が適用される。
薄膜を形成する場合、ＢａＴｉＯ3セラミックターゲッ
トを用いた高周波スパッタリング法が適用される。
【００１４】
【発明が解決しようとする課題】しかしながら、上記の
ような強誘電体薄膜を用いた電荷蓄積用キャパシタを有
する半導体装置の場合、熱処理や経時変化によって白金
（Ｐｔ）からなる下部金属電極３１３と上部金属電極３
１５とから白金（Ｐｔ）が強誘電体薄膜（ＢａＴｉＯ3
薄膜）３１４に拡散することによって、また強誘電体薄
膜（ＢａＴｉＯ3）３１４のＢａ，Ｔｉ，Ｏが下部金属
電極３１３と上部金属電極３１５側に拡散することによ
って、強誘電性の劣化、誘電率の減少、金属電極と強誘
電体薄膜間の密着力の低下等が生じる。また、ストレス
による機械的微小クラックが、金属電極と強誘電体の界
面に発生しやすいという問題点がある。
ような強誘電体薄膜を用いた電荷蓄積用キャパシタを有
する半導体装置の場合、熱処理や経時変化によって白金
（Ｐｔ）からなる下部金属電極３１３と上部金属電極３
１５とから白金（Ｐｔ）が強誘電体薄膜（ＢａＴｉＯ3
薄膜）３１４に拡散することによって、また強誘電体薄
膜（ＢａＴｉＯ3）３１４のＢａ，Ｔｉ，Ｏが下部金属
電極３１３と上部金属電極３１５側に拡散することによ
って、強誘電性の劣化、誘電率の減少、金属電極と強誘
電体薄膜間の密着力の低下等が生じる。また、ストレス
による機械的微小クラックが、金属電極と強誘電体の界
面に発生しやすいという問題点がある。
【００１５】ここで、白金（Ｐｔ）からなる下部金属電
極３１３と上部金属電極３１５とから白金（Ｐｔ）が強
誘電体薄膜（ＢａＴｉＯ3 薄膜）３１４に拡散すること
によって、強誘電性の劣化、誘電率の減少、金属電極と
強誘電体薄膜間の密着力の低下等が生じるのは、以下の
理由からである。つまり、ここでの強誘電体（ＢａＴｉ
Ｏ3 ）は、多結晶であり、粒界に白金（導体）が侵入す
ると、誘電率、誘電性が劣化し、また、ＢａＴｉＯ3 ／
Ｐｔは、もともと電極界面で接しているが、粒界へ白金
が入ることによって機械的強度が低下するからである。
極３１３と上部金属電極３１５とから白金（Ｐｔ）が強
誘電体薄膜（ＢａＴｉＯ3 薄膜）３１４に拡散すること
によって、強誘電性の劣化、誘電率の減少、金属電極と
強誘電体薄膜間の密着力の低下等が生じるのは、以下の
理由からである。つまり、ここでの強誘電体（ＢａＴｉ
Ｏ3 ）は、多結晶であり、粒界に白金（導体）が侵入す
ると、誘電率、誘電性が劣化し、また、ＢａＴｉＯ3 ／
Ｐｔは、もともと電極界面で接しているが、粒界へ白金
が入ることによって機械的強度が低下するからである。
【００１６】また、強誘電体薄膜（ＢａＴｉＯ3 ）３１
４のＢａ，Ｔｉ，Ｏが下部金属電極３１３と上部金属電
極３１５側に拡散することによって、強誘電性の劣化、
誘電率の減少、金属電極と強誘電体薄膜間の密着力の低
下等が生じるのは、以下の理由からである。つまり、上
記の各元素Ｂａ，Ｔｉ，Ｏが拡散することにより、電極
／強誘電体界面に低密度層、特に低酸素密度層が形成さ
れ、この低酸素密度層で電界異常（不均一）が発生し
て、分極／分極反転を行う際、微小クラックが生じ、誘
電性、機械強度の低下が生じるからである。
４のＢａ，Ｔｉ，Ｏが下部金属電極３１３と上部金属電
極３１５側に拡散することによって、強誘電性の劣化、
誘電率の減少、金属電極と強誘電体薄膜間の密着力の低
下等が生じるのは、以下の理由からである。つまり、上
記の各元素Ｂａ，Ｔｉ，Ｏが拡散することにより、電極
／強誘電体界面に低密度層、特に低酸素密度層が形成さ
れ、この低酸素密度層で電界異常（不均一）が発生し
て、分極／分極反転を行う際、微小クラックが生じ、誘
電性、機械強度の低下が生じるからである。
【００１７】また、ストレスによる機械的微小クラック
が、金属電極と強誘電体の界面に発生しやすいのは、強
誘電体材料では、分極／分極反転を行う際、原子の変位
が生じる結果、結晶粒界が粗となることによる。この変
位は、分極／分極反転の際、高電界となる金属電極と強
誘電体の界面で生じやすい。この発明の目的は、熱処理
や経時変化による強誘電性の劣化、誘電率の減少、金属
電極と強誘電体薄膜間の密着力の低下等を防止し、スト
レスによる機械的微小クラックの発生を防止することが
できるセラミック薄膜と金属電極の接合構造と半導体装
置およびその製造方法を提供することである。
が、金属電極と強誘電体の界面に発生しやすいのは、強
誘電体材料では、分極／分極反転を行う際、原子の変位
が生じる結果、結晶粒界が粗となることによる。この変
位は、分極／分極反転の際、高電界となる金属電極と強
誘電体の界面で生じやすい。この発明の目的は、熱処理
や経時変化による強誘電性の劣化、誘電率の減少、金属
電極と強誘電体薄膜間の密着力の低下等を防止し、スト
レスによる機械的微小クラックの発生を防止することが
できるセラミック薄膜と金属電極の接合構造と半導体装
置およびその製造方法を提供することである。
【００１８】
【課題を解決するための手段】請求項１記載のセラミッ
ク薄膜と金属電極の接合構造は、セラミック薄膜と金属
電極の接合面に、セラミック薄膜と同一のセラミック材
料を主成分とし不純物が添加されて導電性をもった導電
体薄膜を介在させたことを特徴とする。請求項２記載の
セラミック薄膜と金属電極の接合構造は、請求項１記載
のセラミック薄膜と金属電極の接合構造において、金属
電極が白金からなる。
ク薄膜と金属電極の接合構造は、セラミック薄膜と金属
電極の接合面に、セラミック薄膜と同一のセラミック材
料を主成分とし不純物が添加されて導電性をもった導電
体薄膜を介在させたことを特徴とする。請求項２記載の
セラミック薄膜と金属電極の接合構造は、請求項１記載
のセラミック薄膜と金属電極の接合構造において、金属
電極が白金からなる。
【００１９】請求項３記載のセラミック薄膜と金属電極
の接合構造は、請求項１または請求項２記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が強誘電体薄膜である。請求項４記載のセラミック薄膜
と金属電極の接合構造は、請求項１記載のセラミック薄
膜と金属電極の接合構造において、セラミック薄膜がチ
タン酸バリウムからなる強誘電体薄膜であり、金属電極
が白金であり、不純物がイットリウムである。
の接合構造は、請求項１または請求項２記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が強誘電体薄膜である。請求項４記載のセラミック薄膜
と金属電極の接合構造は、請求項１記載のセラミック薄
膜と金属電極の接合構造において、セラミック薄膜がチ
タン酸バリウムからなる強誘電体薄膜であり、金属電極
が白金であり、不純物がイットリウムである。
【００２０】請求項５記載のセラミック薄膜と金属電極
の接合構造は、請求項１または請求項２記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が高温超電導薄膜である。請求項６記載の半導体装置
は、強誘電体薄膜を、この強誘電体薄膜と同一の強誘電
体材料を主成分とし不純物が添加されて導電性をもった
第１および第２の導電体薄膜で挟み、第１および第２の
導電体薄膜のそれぞれの外側面に第１および第２の金属
電極を形成した５層構造の電荷蓄積用キャパシタを、半
導体基板上に形成したことを特徴とする。
の接合構造は、請求項１または請求項２記載のセラミッ
ク薄膜と金属電極の接合構造において、セラミック薄膜
が高温超電導薄膜である。請求項６記載の半導体装置
は、強誘電体薄膜を、この強誘電体薄膜と同一の強誘電
体材料を主成分とし不純物が添加されて導電性をもった
第１および第２の導電体薄膜で挟み、第１および第２の
導電体薄膜のそれぞれの外側面に第１および第２の金属
電極を形成した５層構造の電荷蓄積用キャパシタを、半
導体基板上に形成したことを特徴とする。
【００２１】請求項７記載の半導体装置は、請求項６記
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第１および第２の金属電極が白金からな
り、不純物がイットリウムである。請求項８記載の半導
体装置は、強誘電体材料を主成分とし第１の不純物が添
加されてｐ型導電性をもった第１の導電体薄膜とこの第
１の導電体薄膜と同一の強誘電体材料を主成分とし第２
の不純物が添加されてｎ型導電性をもった第２の導電体
薄膜とを接合し、第１の導電体薄膜および第２の導電体
薄膜のそれぞれの外側面に第１および第２の金属電極を
形成した４層構造の電荷蓄積用キャパシタを、半導体基
板上に形成したことを特徴とする。
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第１および第２の金属電極が白金からな
り、不純物がイットリウムである。請求項８記載の半導
体装置は、強誘電体材料を主成分とし第１の不純物が添
加されてｐ型導電性をもった第１の導電体薄膜とこの第
１の導電体薄膜と同一の強誘電体材料を主成分とし第２
の不純物が添加されてｎ型導電性をもった第２の導電体
薄膜とを接合し、第１の導電体薄膜および第２の導電体
薄膜のそれぞれの外側面に第１および第２の金属電極を
形成した４層構造の電荷蓄積用キャパシタを、半導体基
板上に形成したことを特徴とする。
【００２２】請求項９記載の半導体装置は、請求項８記
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第１および第２の金属電極が白金からな
り、第１の不純物がイットリウムであり、第２の不純物
がヒ素である。請求項１０記載の半導体装置の製造方法
は、半導体基板上に第１の金属電極を形成する。つい
で、第１の金属電極上にスパッタ法により強誘電体材料
を堆積し、堆積した強誘電体材料にイオン注入法により
不純物を添加することにより第１の導電体薄膜を形成す
る。ついで、第１の導電体薄膜上にスパッタ法により第
１の導電体薄膜と同一の強誘電体材料を堆積して強誘電
体薄膜を形成する。ついで、強誘電体薄膜上にスパッタ
法により第１の導電体薄膜と同一の強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により不純物
を添加することにより第２の導電体薄膜を形成する。つ
いで、第２の導電体薄膜上に第２の金属電極を形成す
る。
載の半導体装置において、強誘電体薄膜がチタン酸バリ
ウムからなり、第１および第２の金属電極が白金からな
り、第１の不純物がイットリウムであり、第２の不純物
がヒ素である。請求項１０記載の半導体装置の製造方法
は、半導体基板上に第１の金属電極を形成する。つい
で、第１の金属電極上にスパッタ法により強誘電体材料
を堆積し、堆積した強誘電体材料にイオン注入法により
不純物を添加することにより第１の導電体薄膜を形成す
る。ついで、第１の導電体薄膜上にスパッタ法により第
１の導電体薄膜と同一の強誘電体材料を堆積して強誘電
体薄膜を形成する。ついで、強誘電体薄膜上にスパッタ
法により第１の導電体薄膜と同一の強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により不純物
を添加することにより第２の導電体薄膜を形成する。つ
いで、第２の導電体薄膜上に第２の金属電極を形成す
る。
【００２３】請求項１１記載の半導体装置の製造方法
は、強誘電体材料がチタン酸バリウムであり、第１およ
び第２の金属電極が白金からなり、不純物がイットリウ
ムである。請求項１２記載の半導体装置の製造方法は、
半導体基板上に第１の金属電極を形成する。ついで、第
１の金属電極上にスパッタ法により強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により第１の
不純物を添加することによりｐ型導電性を呈する第１の
導電体薄膜を形成する。ついで、第１の導電体薄膜上に
スパッタ法により第１の導電体薄膜と同一の強誘電体材
料を堆積し、堆積した強誘電体材料にイオン注入法によ
り第２の不純物を添加することによりｎ型導電性を呈す
る第２の導電体薄膜を形成する。ついで、第２の導電体
薄膜上に第２の金属電極を形成する。
は、強誘電体材料がチタン酸バリウムであり、第１およ
び第２の金属電極が白金からなり、不純物がイットリウ
ムである。請求項１２記載の半導体装置の製造方法は、
半導体基板上に第１の金属電極を形成する。ついで、第
１の金属電極上にスパッタ法により強誘電体材料を堆積
し、堆積した強誘電体材料にイオン注入法により第１の
不純物を添加することによりｐ型導電性を呈する第１の
導電体薄膜を形成する。ついで、第１の導電体薄膜上に
スパッタ法により第１の導電体薄膜と同一の強誘電体材
料を堆積し、堆積した強誘電体材料にイオン注入法によ
り第２の不純物を添加することによりｎ型導電性を呈す
る第２の導電体薄膜を形成する。ついで、第２の導電体
薄膜上に第２の金属電極を形成する。
【００２４】請求項１３記載の半導体装置の製造方法
は、強誘電体材料がチタン酸バリウムであり、第１およ
び第２の金属電極が白金からなり、第１の不純物がイッ
トリウムであり、第２の不純物がヒ素である。
は、強誘電体材料がチタン酸バリウムであり、第１およ
び第２の金属電極が白金からなり、第１の不純物がイッ
トリウムであり、第２の不純物がヒ素である。
【００２５】
【作用】従来、電荷蓄積用キャパシタは直接金属電極に
よって強誘電体薄膜を挟みこむ構造であったのに対し
て、この発明に示す半導体装置は、強誘電体薄膜を構成
する元素を主成分とする導電体薄膜（もしくは半導体薄
膜）で強誘電体薄膜を挟みこむ構造であるために、熱処
理や経時変化によって下部金属電極および上部金属電極
から金属が直接に強誘電体薄膜に拡散することや強誘電
体薄膜中の元素が金属電極側に拡散することを遅らせる
ことができる。
よって強誘電体薄膜を挟みこむ構造であったのに対し
て、この発明に示す半導体装置は、強誘電体薄膜を構成
する元素を主成分とする導電体薄膜（もしくは半導体薄
膜）で強誘電体薄膜を挟みこむ構造であるために、熱処
理や経時変化によって下部金属電極および上部金属電極
から金属が直接に強誘電体薄膜に拡散することや強誘電
体薄膜中の元素が金属電極側に拡散することを遅らせる
ことができる。
【００２６】また、金属電極と強誘電体とが直接に接す
る従来の構造に比べて、不純物を含む強誘電体層がバッ
ファ層として作用し電界の変化、応力の集中が急峻には
起こらなくなるので、電界、応力の集中が分散し、スト
レスが少なくなって微小クラックが金属電極、導電体お
よび強誘電体との界面に発生しにくくなる。上記のよう
な拡散を遅らせることができるのは以下の理由からであ
る。従来例のように、電極金属と強誘電体とが直接接し
ておれば、電極材料の強誘電体層への粒界に沿った拡散
が生じたり、分極／分極反転時に電極／強誘電体界面で
ストレスが発生する。しかし、本発明のように、イット
リウムをイオン注入や熱拡散によって強誘電体（ＢａＴ
ｉＯ3 ）に入れて強誘電体の表面を半導体化ないし導体
化することによって実質の電極／強誘電体界面にバッフ
ァ層を介在させた状態に形成することができ、ＢａＴｉ
Ｏ3 ＋Ｙのバッファ層の中でのクラックや電極材料の拡
散はＢａＴｉＯ3 の容量部に影響を与えない。つまり、
結果的に電極からバッファ層を介して強誘電体層へ至る
電極材料の拡散を遅らせることができるのである。
る従来の構造に比べて、不純物を含む強誘電体層がバッ
ファ層として作用し電界の変化、応力の集中が急峻には
起こらなくなるので、電界、応力の集中が分散し、スト
レスが少なくなって微小クラックが金属電極、導電体お
よび強誘電体との界面に発生しにくくなる。上記のよう
な拡散を遅らせることができるのは以下の理由からであ
る。従来例のように、電極金属と強誘電体とが直接接し
ておれば、電極材料の強誘電体層への粒界に沿った拡散
が生じたり、分極／分極反転時に電極／強誘電体界面で
ストレスが発生する。しかし、本発明のように、イット
リウムをイオン注入や熱拡散によって強誘電体（ＢａＴ
ｉＯ3 ）に入れて強誘電体の表面を半導体化ないし導体
化することによって実質の電極／強誘電体界面にバッフ
ァ層を介在させた状態に形成することができ、ＢａＴｉ
Ｏ3 ＋Ｙのバッファ層の中でのクラックや電極材料の拡
散はＢａＴｉＯ3 の容量部に影響を与えない。つまり、
結果的に電極からバッファ層を介して強誘電体層へ至る
電極材料の拡散を遅らせることができるのである。
【００２７】
【実施例】以下、この発明の実施例を図面を参照して詳
細に説明する。図１は、この発明の第１の実施例の強誘
電体薄膜を電荷蓄積用キャパシタに適用した半導体装置
を示す断面図である。図中の１０１は、ｎ型単結晶シリ
コン基板である。このｎ型単結晶シリコン基板１０１の
表面には、ｐチャネルのスイッチング用ＦＥＴ１０２が
形成されている。このスイッチング用ＦＥＴ１０２を含
むｎ型単結晶シリコン基板１０１上には、ＣＶＤ法によ
り形成された層間絶縁膜（ＳｉＯ2 膜）１０３および絶
縁膜〔（１００）配向の酸化マグネシウム膜（ＭｇＯ
膜）〕１０４が形成されている。この絶縁膜１０４上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ１１８
が形成されている。
細に説明する。図１は、この発明の第１の実施例の強誘
電体薄膜を電荷蓄積用キャパシタに適用した半導体装置
を示す断面図である。図中の１０１は、ｎ型単結晶シリ
コン基板である。このｎ型単結晶シリコン基板１０１の
表面には、ｐチャネルのスイッチング用ＦＥＴ１０２が
形成されている。このスイッチング用ＦＥＴ１０２を含
むｎ型単結晶シリコン基板１０１上には、ＣＶＤ法によ
り形成された層間絶縁膜（ＳｉＯ2 膜）１０３および絶
縁膜〔（１００）配向の酸化マグネシウム膜（ＭｇＯ
膜）〕１０４が形成されている。この絶縁膜１０４上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ１１８
が形成されている。
【００２８】スイッチング用ＦＥＴ１０２は、ｎ型単結
晶シリコン基板１０１の表面に互いに電気的に分離して
設けられたｐ型のソース領域１０５およびドレイン領域
１０６とゲート絶縁膜１０７を介して設けられたゲート
電極１０８とから構成されている。ｎ型単結晶シリコン
基板１０１上には、層間絶縁膜（ＳｉＯ2 膜）１０３お
よび酸化マグネシウム膜（ＭｇＯ膜）からなる絶縁膜１
０４が形成され、かつソース領域１０５およびドレイン
領域１０６に対応する層間絶縁膜（ＳｉＯ2 膜）１０３
および絶縁膜（ＭｇＯ膜）１０４にはコンタクトホール
１０９，１１１が開口されている。層間絶縁膜（ＳｉＯ
2 膜）１０３および絶縁膜（ＭｇＯ膜）１０４上には、
コンタクトホール１０９，１１１を通して、ソース領域
１０５およびドレイン領域１０６に接続されたソース電
極１１０およびドレイン電極１１２が設けられている。
晶シリコン基板１０１の表面に互いに電気的に分離して
設けられたｐ型のソース領域１０５およびドレイン領域
１０６とゲート絶縁膜１０７を介して設けられたゲート
電極１０８とから構成されている。ｎ型単結晶シリコン
基板１０１上には、層間絶縁膜（ＳｉＯ2 膜）１０３お
よび酸化マグネシウム膜（ＭｇＯ膜）からなる絶縁膜１
０４が形成され、かつソース領域１０５およびドレイン
領域１０６に対応する層間絶縁膜（ＳｉＯ2 膜）１０３
および絶縁膜（ＭｇＯ膜）１０４にはコンタクトホール
１０９，１１１が開口されている。層間絶縁膜（ＳｉＯ
2 膜）１０３および絶縁膜（ＭｇＯ膜）１０４上には、
コンタクトホール１０９，１１１を通して、ソース領域
１０５およびドレイン領域１０６に接続されたソース電
極１１０およびドレイン電極１１２が設けられている。
【００２９】電荷蓄積用キャパシタ１１８は、層間絶縁
膜（ＳｉＯ2 膜）１０３および絶縁膜（ＭｇＯ膜）１０
４上に形成された厚さ０．２μｍの白金（Ｐｔ）からな
る下部金属電極１１３と、この下部金属電極１１３上に
形成されたチタン酸バリウムからなる強誘電体薄膜１１
５を構成する元素（Ｂａ，Ｔｉ，Ｏ）に不純物（イット
リウム：Ｙ）を５．０ｗｔ．％添加した厚さ５μｍの第
１の導電体薄膜１１４と、（１００）配向の厚さ１０μ
ｍのチタン酸バリウム（ＢａＴｉＯ3 ）膜からなる強誘
電体薄膜１１５と、強誘電体薄膜１１５を構成する元素
（Ｂａ，Ｔｉ，Ｏ）に不純物（イットリウム：Ｙ）を
５．０ｗｔ．％添加した厚さ５μｍの第２の導電体薄膜
１１６と、厚さ０．２μｍの白金（Ｐｔ）からなる上部
金属電極１１７とからなる５層構造となっている。
膜（ＳｉＯ2 膜）１０３および絶縁膜（ＭｇＯ膜）１０
４上に形成された厚さ０．２μｍの白金（Ｐｔ）からな
る下部金属電極１１３と、この下部金属電極１１３上に
形成されたチタン酸バリウムからなる強誘電体薄膜１１
５を構成する元素（Ｂａ，Ｔｉ，Ｏ）に不純物（イット
リウム：Ｙ）を５．０ｗｔ．％添加した厚さ５μｍの第
１の導電体薄膜１１４と、（１００）配向の厚さ１０μ
ｍのチタン酸バリウム（ＢａＴｉＯ3 ）膜からなる強誘
電体薄膜１１５と、強誘電体薄膜１１５を構成する元素
（Ｂａ，Ｔｉ，Ｏ）に不純物（イットリウム：Ｙ）を
５．０ｗｔ．％添加した厚さ５μｍの第２の導電体薄膜
１１６と、厚さ０．２μｍの白金（Ｐｔ）からなる上部
金属電極１１７とからなる５層構造となっている。
【００３０】なお、下部金属電極１１３および上部金属
電極１１６は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、高周波スパッタリング
法により（１００）配向のチタン酸バリウム膜（ＢａＴ
ｉＯ3 膜）の堆積とパターニングにより電荷蓄積用のキ
ャパシタを構成する強誘電体薄膜１１４を形成した。ま
た、ソース電極１１０は、層間絶縁膜１０３に開口され
たコンタクトホール１０９を通してスイッチング用ＦＥ
Ｔ１０２に接続されたドレイン電極１１２に接続されて
いる。１１９は厚さ１０００ｎｍの窒化膜（Ｓｉ
3 Ｎ4 ）からなる表面保護膜、１２０は厚さ５００ｎｍ
の酸化膜（ＳｉＯ2 ）よりなるＬＯＣＯＳ分離領域であ
る。
電極１１６は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、高周波スパッタリング
法により（１００）配向のチタン酸バリウム膜（ＢａＴ
ｉＯ3 膜）の堆積とパターニングにより電荷蓄積用のキ
ャパシタを構成する強誘電体薄膜１１４を形成した。ま
た、ソース電極１１０は、層間絶縁膜１０３に開口され
たコンタクトホール１０９を通してスイッチング用ＦＥ
Ｔ１０２に接続されたドレイン電極１１２に接続されて
いる。１１９は厚さ１０００ｎｍの窒化膜（Ｓｉ
3 Ｎ4 ）からなる表面保護膜、１２０は厚さ５００ｎｍ
の酸化膜（ＳｉＯ2 ）よりなるＬＯＣＯＳ分離領域であ
る。
【００３１】こうした半導体装置のメモリセルにおいて
は、スイッチング用ＦＥＴ１０２のゲート電極１０８を
行選択した後、ソース電極１１０を行選択先に各々接続
することによってソース電極１１０からの電流信号を電
荷蓄積用キャパシタ１１６に蓄えることができる。以上
に示したこの発明の第１の実施例によれば、上記した従
来の半導体装置で生じていた熱処理時や経時変化によっ
て生じる欠点を改善することができる。
は、スイッチング用ＦＥＴ１０２のゲート電極１０８を
行選択した後、ソース電極１１０を行選択先に各々接続
することによってソース電極１１０からの電流信号を電
荷蓄積用キャパシタ１１６に蓄えることができる。以上
に示したこの発明の第１の実施例によれば、上記した従
来の半導体装置で生じていた熱処理時や経時変化によっ
て生じる欠点を改善することができる。
【００３２】すなわち、各々白金（Ｐｔ）からなる下部
金属電極１１３と上部金属電極１１６から白金が強誘電
体薄膜（ＢａＴｉＯ3 ）１１４に拡散するのが遅くな
り、また強誘電体薄膜（ＢａＴｉＯ3 ）１１５のＢａ，
Ｔｉが下部金属電極１１３と上部金属電極１１６側に拡
散のが遅くなり、これらの材料が相互に拡散することに
よって発生する強誘電性の劣化、誘電率の減少、金属電
極と強誘電体薄膜間の密着力の低下、クラックの発生を
改善することができる。リーク電流密度を１０-6Ａ／ｃ
ｍ2 と従来例の半導体装置に比べて１００分の１に改善
することができた。
金属電極１１３と上部金属電極１１６から白金が強誘電
体薄膜（ＢａＴｉＯ3 ）１１４に拡散するのが遅くな
り、また強誘電体薄膜（ＢａＴｉＯ3 ）１１５のＢａ，
Ｔｉが下部金属電極１１３と上部金属電極１１６側に拡
散のが遅くなり、これらの材料が相互に拡散することに
よって発生する強誘電性の劣化、誘電率の減少、金属電
極と強誘電体薄膜間の密着力の低下、クラックの発生を
改善することができる。リーク電流密度を１０-6Ａ／ｃ
ｍ2 と従来例の半導体装置に比べて１００分の１に改善
することができた。
【００３３】また、分極、分極反転を繰り返すことによ
り不揮発性メモリとして用いる場合、ストレスによる機
械的微小クラックが発生しにくい。その結果、分極、分
極反転をくり返すことによる書き込み回数は、従来の１
０7 回から１０9 回に向上させることができた。ここ
で、金属電極と強誘電体薄膜との間に強誘電体薄膜と同
材料を主成分とし不純物を添加した導電体薄膜が介在す
ると、金属電極材料である白金が強誘電体薄膜中に拡散
することや強誘電体材料が金属電極中に拡散するのが遅
れるのは、以下の理由からである。つまり、電極／不純
物を添加した導電体（バッファ層）／強誘電体とする
と、電極と強誘電体の間隔が長くなるため、電極材料は
強誘電体層に達するには時間を要するのである。また、
強誘電体材料が金属中へ拡散することは、電界の集中、
ストレスの集中が緩和されているため、従来に比べると
遅くなるのである。
り不揮発性メモリとして用いる場合、ストレスによる機
械的微小クラックが発生しにくい。その結果、分極、分
極反転をくり返すことによる書き込み回数は、従来の１
０7 回から１０9 回に向上させることができた。ここ
で、金属電極と強誘電体薄膜との間に強誘電体薄膜と同
材料を主成分とし不純物を添加した導電体薄膜が介在す
ると、金属電極材料である白金が強誘電体薄膜中に拡散
することや強誘電体材料が金属電極中に拡散するのが遅
れるのは、以下の理由からである。つまり、電極／不純
物を添加した導電体（バッファ層）／強誘電体とする
と、電極と強誘電体の間隔が長くなるため、電極材料は
強誘電体層に達するには時間を要するのである。また、
強誘電体材料が金属中へ拡散することは、電界の集中、
ストレスの集中が緩和されているため、従来に比べると
遅くなるのである。
【００３４】また、金属電極と強誘電体薄膜との間に、
強誘電体薄膜と同材料を主成分とし不純物を添加した導
電体薄膜が介在すると密着力が低下しないのは以下の理
由からである。つまり、従来のような電極／強誘電体構
造の場合に、界面での電界の急な変化（集中）のため、
分極／分極反転時に分極時の原子の変位が大きく、スト
レスがかかり、クラックが生じやすい。しかし、バッフ
ァ層（不純物を添加した強誘電体層）があれば、バッフ
ァ層／強誘電体層界面で高電界がかかっても結晶構造に
大きな変化がないため、ストレスがかかりにくい（原子
が変位しにくい）である。
強誘電体薄膜と同材料を主成分とし不純物を添加した導
電体薄膜が介在すると密着力が低下しないのは以下の理
由からである。つまり、従来のような電極／強誘電体構
造の場合に、界面での電界の急な変化（集中）のため、
分極／分極反転時に分極時の原子の変位が大きく、スト
レスがかかり、クラックが生じやすい。しかし、バッフ
ァ層（不純物を添加した強誘電体層）があれば、バッフ
ァ層／強誘電体層界面で高電界がかかっても結晶構造に
大きな変化がないため、ストレスがかかりにくい（原子
が変位しにくい）である。
【００３５】また、金属電極と強誘電体薄膜との間に強
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在するとクラックが発生しないのは以下の理
由からである。つまり、同材料を主成分としているの
は、結晶構造が大きく変わった材料では、その変化して
いるところにストレスがかかりやすいためである。ここ
で述べてあるのは、シリサイド化接合と似ているもの
で、金属／強誘電体の界面（接合）を強誘電体側へ移動
させている。
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在するとクラックが発生しないのは以下の理
由からである。つまり、同材料を主成分としているの
は、結晶構造が大きく変わった材料では、その変化して
いるところにストレスがかかりやすいためである。ここ
で述べてあるのは、シリサイド化接合と似ているもの
で、金属／強誘電体の界面（接合）を強誘電体側へ移動
させている。
【００３６】また、金属が強誘電体薄膜に拡散すること
あるい強誘電体材料が金属電極に拡散することが、クラ
ックが発生し易くなる原因となっているが、その理由
は、以下の通りである。つまり、強誘電体（ここでは、
多結晶体セラミックス）は、結晶粒と粒界からなり、粒
界部分では拡散速度が速く、不純物が侵入することによ
って、粒界には意図しない制御しない相が形成され、ク
ラックが生じやすくなるである（焼結セラミック／電極
ではよくあること）。
あるい強誘電体材料が金属電極に拡散することが、クラ
ックが発生し易くなる原因となっているが、その理由
は、以下の通りである。つまり、強誘電体（ここでは、
多結晶体セラミックス）は、結晶粒と粒界からなり、粒
界部分では拡散速度が速く、不純物が侵入することによ
って、粒界には意図しない制御しない相が形成され、ク
ラックが生じやすくなるである（焼結セラミック／電極
ではよくあること）。
【００３７】また、金属電極と強誘電体薄膜との間に強
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在すると電界集中や応力集中が避けられるの
は、以下の理由からである。つまり、電界の集中や応力
の集中は、電極／強誘電体の材料が異なる急峻な界面で
生じるため、金属／不純物を添加した導電体薄膜／強誘
電体薄膜とすると、急峻な界面がなくなり、電界の集中
が防げるのである。主成分が同じ導電体薄膜を使用する
のは主成分が異なる材料は結晶性が異なり、その異なる
界面からクラックが生じやすいからである。
誘電体薄膜と同材料を主成分とし不純物を添加した導電
体薄膜が介在すると電界集中や応力集中が避けられるの
は、以下の理由からである。つまり、電界の集中や応力
の集中は、電極／強誘電体の材料が異なる急峻な界面で
生じるため、金属／不純物を添加した導電体薄膜／強誘
電体薄膜とすると、急峻な界面がなくなり、電界の集中
が防げるのである。主成分が同じ導電体薄膜を使用する
のは主成分が異なる材料は結晶性が異なり、その異なる
界面からクラックが生じやすいからである。
【００３８】また、強誘電体材料としては、上記実施例
ではチタン酸バリウムを用いているが、それ以外には例
えば、ＰＺＴ（ジルコン酸チタン酸鉛）やＳｒＴｉＯ3
（チタン酸ストロンチウム）、ＰｂＴｉＯ3 （チタン酸
鉛）が用いられる。また、金属電極としては、上記実施
例では白金を用いているが、それ以外には、強誘電体中
への電極（白金）材料の拡散を防ぐために、Ｐｔ／Ｔｉ
Ｎ／ＢａＴｉＯ3 （白金とＢａＴｉＯ3 の間にＴｉＮを
挾む）の構造を採用したり、またはＩｎＯ3 ，Ｉｒ
Ｏ3 、インジウムオキサイドやイリジウムオキサイドが
使用される。
ではチタン酸バリウムを用いているが、それ以外には例
えば、ＰＺＴ（ジルコン酸チタン酸鉛）やＳｒＴｉＯ3
（チタン酸ストロンチウム）、ＰｂＴｉＯ3 （チタン酸
鉛）が用いられる。また、金属電極としては、上記実施
例では白金を用いているが、それ以外には、強誘電体中
への電極（白金）材料の拡散を防ぐために、Ｐｔ／Ｔｉ
Ｎ／ＢａＴｉＯ3 （白金とＢａＴｉＯ3 の間にＴｉＮを
挾む）の構造を採用したり、またはＩｎＯ3 ，Ｉｒ
Ｏ3 、インジウムオキサイドやイリジウムオキサイドが
使用される。
【００３９】また、強誘電体に添加する不純物として
は、上記実施例ではイットリウムを用いているが、強誘
電体の電導度の制御を行うには、Ｙ（イットリウム）の
他に、Ｎｂ（ニオブ）、Ｍｎ（マンガン）が用いられ
る。また、上記実施例では、強誘電体材料としてチタン
酸バリウムを、不純物としてイットリウムを用いている
が、これ以外の材料の組み合わせとしては、例えば、Ｂ
ａＴｉＯ3 ＋ＹまたはＭｎまたはＮｂまたはＦｅの組み
合わせや、ＰＺＴ＋ＭｎまたはＮｂまたはＦｅの組み合
わせ等が考えられる。なお、上記の強誘電体材料に対す
る金属電極の組み合わせの選択は、電極材料の劣化が少
ないように実験的に選択する。
は、上記実施例ではイットリウムを用いているが、強誘
電体の電導度の制御を行うには、Ｙ（イットリウム）の
他に、Ｎｂ（ニオブ）、Ｍｎ（マンガン）が用いられ
る。また、上記実施例では、強誘電体材料としてチタン
酸バリウムを、不純物としてイットリウムを用いている
が、これ以外の材料の組み合わせとしては、例えば、Ｂ
ａＴｉＯ3 ＋ＹまたはＭｎまたはＮｂまたはＦｅの組み
合わせや、ＰＺＴ＋ＭｎまたはＮｂまたはＦｅの組み合
わせ等が考えられる。なお、上記の強誘電体材料に対す
る金属電極の組み合わせの選択は、電極材料の劣化が少
ないように実験的に選択する。
【００４０】図２は、この発明の第２の実施例の強誘電
体薄膜を電荷蓄積用キャパシタに適用した半導体装置を
示す断面図である。図中の２０１は、ｎ型単結晶シリコ
ン基板である。このｎ型単結晶シリコン基板２０１の表
面には、ｐチャネルのスイッチング用ＦＥＴ１０２が形
成されている。このスイッチング用ＦＥＴ２０２を含む
ｎ型単結晶シリコン基板２０１上には、ＣＶＤ法により
形成された層間絶縁膜（ＳｉＯ2 膜）２０３および絶縁
膜〔（１００）配向の酸化マグネシウム膜（ＭｇＯ
膜）〕２０４が形成されている。この絶縁膜２０４上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ２１８
が形成されている。
体薄膜を電荷蓄積用キャパシタに適用した半導体装置を
示す断面図である。図中の２０１は、ｎ型単結晶シリコ
ン基板である。このｎ型単結晶シリコン基板２０１の表
面には、ｐチャネルのスイッチング用ＦＥＴ１０２が形
成されている。このスイッチング用ＦＥＴ２０２を含む
ｎ型単結晶シリコン基板２０１上には、ＣＶＤ法により
形成された層間絶縁膜（ＳｉＯ2 膜）２０３および絶縁
膜〔（１００）配向の酸化マグネシウム膜（ＭｇＯ
膜）〕２０４が形成されている。この絶縁膜２０４上に
は、強誘電体薄膜を用いた電荷蓄積用キャパシタ２１８
が形成されている。
【００４１】スイッチング用ＦＥＴ２０２は、ｎ型単結
晶シリコン基板２０１の表面に互いに電気的に分離して
設けられたｐ型のソース領域２０５およびドレイン領域
２０６とゲート絶縁膜２０７を介して設けられたゲート
電極２０８とから構成されている。ｎ型単結晶シリコン
基板２０１上には、層間絶縁膜（ＳｉＯ2 膜）２０３お
よび酸化マグネシウム膜（ＭｇＯ膜）からなる絶縁膜２
０４が形成され、かつソース領域２０５およびドレイン
領域２０６に対応する層間絶縁膜（ＳｉＯ2 膜）２０３
および絶縁膜（ＭｇＯ膜）２０４にはコンタクトホール
２０９，２１１が開口されている。層間絶縁膜（ＳｉＯ
2 膜）２０３および絶縁膜（ＭｇＯ膜）２０４上には、
コンタクトホール２０９，２１１を通して、ソース領域
２０５およびドレイン領域２０６に接続されたソース電
極２１０およびドレイン電極２１２が設けられている。
晶シリコン基板２０１の表面に互いに電気的に分離して
設けられたｐ型のソース領域２０５およびドレイン領域
２０６とゲート絶縁膜２０７を介して設けられたゲート
電極２０８とから構成されている。ｎ型単結晶シリコン
基板２０１上には、層間絶縁膜（ＳｉＯ2 膜）２０３お
よび酸化マグネシウム膜（ＭｇＯ膜）からなる絶縁膜２
０４が形成され、かつソース領域２０５およびドレイン
領域２０６に対応する層間絶縁膜（ＳｉＯ2 膜）２０３
および絶縁膜（ＭｇＯ膜）２０４にはコンタクトホール
２０９，２１１が開口されている。層間絶縁膜（ＳｉＯ
2 膜）２０３および絶縁膜（ＭｇＯ膜）２０４上には、
コンタクトホール２０９，２１１を通して、ソース領域
２０５およびドレイン領域２０６に接続されたソース電
極２１０およびドレイン電極２１２が設けられている。
【００４２】電荷蓄積用キャパシタ２１８は、層間絶縁
膜（ＳｉＯ2 膜）２０３および絶縁膜（ＭｇＯ膜）２０
４上に強誘電体薄膜を構成する元素、例えば、Ｂａ，Ｔ
ｉ，Ｏを主な構成元素として第１の不純物（イットリウ
ム：Ｙ）を５．０ｗｔ．％添加して形成した厚さ５μｍ
の第１の導電体薄膜２１４と、Ｂａ，Ｔｉ，Ｏを主な構
成元素として第２の不純物（ヒ素：Ａｓ）を７．０ｗ
ｔ．％添加して形成した厚さ５μｍの第２の導電体薄膜
２１５と、厚さ０．２μｍの白金（Ｐｔ）からなる上部
金属電極２１６および厚さ０．２μｍの白金（Ｐｔ）か
らなる下部金属電極２１３との４層構造となっている。
膜（ＳｉＯ2 膜）２０３および絶縁膜（ＭｇＯ膜）２０
４上に強誘電体薄膜を構成する元素、例えば、Ｂａ，Ｔ
ｉ，Ｏを主な構成元素として第１の不純物（イットリウ
ム：Ｙ）を５．０ｗｔ．％添加して形成した厚さ５μｍ
の第１の導電体薄膜２１４と、Ｂａ，Ｔｉ，Ｏを主な構
成元素として第２の不純物（ヒ素：Ａｓ）を７．０ｗ
ｔ．％添加して形成した厚さ５μｍの第２の導電体薄膜
２１５と、厚さ０．２μｍの白金（Ｐｔ）からなる上部
金属電極２１６および厚さ０．２μｍの白金（Ｐｔ）か
らなる下部金属電極２１３との４層構造となっている。
【００４３】なお、下部金属電極２１３および上部金属
電極２１６は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、第１の導電体薄膜２１
４と第２の導電体薄膜２１５は高周波スパッタリング法
による堆積とパターニングにより形成した。また、ソー
ス電極２１０は、絶縁膜２０３に開口されたコンタクト
ホール２０９を通してスイッチング用ＦＥＴ２０２に接
続されたドレイン電極２１２に接続されている。２１７
は厚さ１０００ｎｍの窒化膜（Ｓｉ3 Ｎ4 ）からなる表
面保護膜、２１９は厚さ５００ｎｍの酸化膜（Ｓｉ
Ｏ2 ）よりなるＬＯＣＯＳ分離領域である。
電極２１６は直流スパッタリング法による白金薄膜の堆
積とパターニングにより形成し、第１の導電体薄膜２１
４と第２の導電体薄膜２１５は高周波スパッタリング法
による堆積とパターニングにより形成した。また、ソー
ス電極２１０は、絶縁膜２０３に開口されたコンタクト
ホール２０９を通してスイッチング用ＦＥＴ２０２に接
続されたドレイン電極２１２に接続されている。２１７
は厚さ１０００ｎｍの窒化膜（Ｓｉ3 Ｎ4 ）からなる表
面保護膜、２１９は厚さ５００ｎｍの酸化膜（Ｓｉ
Ｏ2 ）よりなるＬＯＣＯＳ分離領域である。
【００４４】こうした半導体装置のメモリセルにおいて
は、スイッチング用ＦＥＴ２０２のゲート電極２０８を
行選択後、ソース電極２１０を行選択先に各々接続する
ことによってソース電極２１０からの電流信号を電荷蓄
積用キャパシタ２１８に蓄えることができる。すなわ
ち、電荷蓄積用キャパシタ２１８は、Ｂａ，Ｔｉ，Ｏを
主な構成元素として第１の不純物（イットリウム：Ｙ）
を５．０ｗｔ．％添加して形成した厚さ５μｍの第１の
導電体薄膜２１４と、Ｂａ，Ｔｉ，Ｏを主な構成元素と
して第２の不純物（ヒ素：Ａｓ）を０．７ｗｔ．％添加
して形成した厚さ５μｍの第２の導電体薄膜２１５とに
より電荷蓄積部が構成されている。第１の導電体薄膜２
１４はｐ型電気伝導を示し、第２の導電体薄膜２１５は
ｎ型電気伝導を示す。これらの接合面にはｐｎ接合が形
成されるために電荷を蓄えることができる。
は、スイッチング用ＦＥＴ２０２のゲート電極２０８を
行選択後、ソース電極２１０を行選択先に各々接続する
ことによってソース電極２１０からの電流信号を電荷蓄
積用キャパシタ２１８に蓄えることができる。すなわ
ち、電荷蓄積用キャパシタ２１８は、Ｂａ，Ｔｉ，Ｏを
主な構成元素として第１の不純物（イットリウム：Ｙ）
を５．０ｗｔ．％添加して形成した厚さ５μｍの第１の
導電体薄膜２１４と、Ｂａ，Ｔｉ，Ｏを主な構成元素と
して第２の不純物（ヒ素：Ａｓ）を０．７ｗｔ．％添加
して形成した厚さ５μｍの第２の導電体薄膜２１５とに
より電荷蓄積部が構成されている。第１の導電体薄膜２
１４はｐ型電気伝導を示し、第２の導電体薄膜２１５は
ｎ型電気伝導を示す。これらの接合面にはｐｎ接合が形
成されるために電荷を蓄えることができる。
【００４５】そのため、以上に示したこの発明の第２の
実施例の半導体装置によれば、熱処理時や経時変化によ
って、白金からなる上部金属電極２１６から白金が第１
の導電体薄膜２１４および第２の導電体薄膜２１５に拡
散した場合であっても、発生する強誘電性の劣化、誘電
率の減少、金属電極と強誘電体薄膜間の密着力の低下、
クラックの発生を改善することができる。リーク電流密
度を１０-6Ａ／ｃｍ2と従来例の半導体装置に比べて１
００分の１に改善することができた。
実施例の半導体装置によれば、熱処理時や経時変化によ
って、白金からなる上部金属電極２１６から白金が第１
の導電体薄膜２１４および第２の導電体薄膜２１５に拡
散した場合であっても、発生する強誘電性の劣化、誘電
率の減少、金属電極と強誘電体薄膜間の密着力の低下、
クラックの発生を改善することができる。リーク電流密
度を１０-6Ａ／ｃｍ2と従来例の半導体装置に比べて１
００分の１に改善することができた。
【００４６】補足すると、上記の拡散は、ＰチャネルＭ
ＯＳトランジスタを使用しており、上部電極２１６より
電子が下部電極に向けて移動し、このとき、白金原子
（中性）に電子が衝突し、白金原子を強誘電体側へ移動
させるもので、下部金属電極２１３からの拡散は考えな
くてもよい。また、第１の導電体薄膜２１４はＰ型、第
２の導電体薄膜２１５はＮ型であり、下部金属電極２１
３が正となったときに、容量電荷は第１および第２の導
電体薄膜２１４，２１５の界面に蓄積される。したがっ
て、第１および第２の導電体薄膜２１４，２１５中に白
金が侵入して導電性が増しても界面に白金が至るまでは
容量は変化しない。
ＯＳトランジスタを使用しており、上部電極２１６より
電子が下部電極に向けて移動し、このとき、白金原子
（中性）に電子が衝突し、白金原子を強誘電体側へ移動
させるもので、下部金属電極２１３からの拡散は考えな
くてもよい。また、第１の導電体薄膜２１４はＰ型、第
２の導電体薄膜２１５はＮ型であり、下部金属電極２１
３が正となったときに、容量電荷は第１および第２の導
電体薄膜２１４，２１５の界面に蓄積される。したがっ
て、第１および第２の導電体薄膜２１４，２１５中に白
金が侵入して導電性が増しても界面に白金が至るまでは
容量は変化しない。
【００４７】なお、この発明の実施例では、形成方法と
してスパッタ法としたが、ゾル−ゲル法やＣＶＤ法を用
いても良い。また、適用した材料として強誘電体薄膜と
したが、セラミック系の材料であれば高温超電導材料
（Ｌａ−Ｂａ−Ｃｕ−Ｏ，ＹＢＣＯ（ＹＢａ2 Ｃｕ3 Ｏ
7 ）等）を用いたデバイスの作製に適用しても、金属電
極（例えば、白金）とセラミック材料の反応を抑えるこ
とができ、良好な特性の薄膜を形成することができる。
上記のデバイスとしては、金属電極／超電導材料／絶縁
材料／超電導材料／金属電極としたスイッチング素子
（ジョセフソン素子）が有名であり、高温超電導と金属
電極の組み合わせは、電荷の取り出し（配線の接続）と
して用いている。
してスパッタ法としたが、ゾル−ゲル法やＣＶＤ法を用
いても良い。また、適用した材料として強誘電体薄膜と
したが、セラミック系の材料であれば高温超電導材料
（Ｌａ−Ｂａ−Ｃｕ−Ｏ，ＹＢＣＯ（ＹＢａ2 Ｃｕ3 Ｏ
7 ）等）を用いたデバイスの作製に適用しても、金属電
極（例えば、白金）とセラミック材料の反応を抑えるこ
とができ、良好な特性の薄膜を形成することができる。
上記のデバイスとしては、金属電極／超電導材料／絶縁
材料／超電導材料／金属電極としたスイッチング素子
（ジョセフソン素子）が有名であり、高温超電導と金属
電極の組み合わせは、電荷の取り出し（配線の接続）と
して用いている。
【００４８】また、強誘電体薄膜を形成し、強誘電体薄
膜を構成する元素に不純物を添加する方法として本実施
例では、組成の異なるターゲットを用いて、組成の異な
る強誘電体薄膜／導電体薄膜を堆積したが、イオン注入
法や表面に堆積させた不純物からの熱拡散によって強誘
電体の表面に半導体層を形成してもよい。また、本実施
例では、平板型の容量蓄積キャパシタ（プラーナ型）と
したが広くＳｉＯ2 系薄膜で用いられているスタック型
やトレンチ型の容量薄膜として利用してもよい。
膜を構成する元素に不純物を添加する方法として本実施
例では、組成の異なるターゲットを用いて、組成の異な
る強誘電体薄膜／導電体薄膜を堆積したが、イオン注入
法や表面に堆積させた不純物からの熱拡散によって強誘
電体の表面に半導体層を形成してもよい。また、本実施
例では、平板型の容量蓄積キャパシタ（プラーナ型）と
したが広くＳｉＯ2 系薄膜で用いられているスタック型
やトレンチ型の容量薄膜として利用してもよい。
【００４９】なお、不純物を添加するのにイオン注入を
用いていますが、イオン注入法により不純物を注入する
と、電流を制御することにより精度よく制御することが
でき、精度の高いデバイスを生産できる（歩留りの向
上）。
用いていますが、イオン注入法により不純物を注入する
と、電流を制御することにより精度よく制御することが
でき、精度の高いデバイスを生産できる（歩留りの向
上）。
【００５０】
【発明の効果】この発明のセラミック薄膜と金属電極の
接合構造と半導体装置およびその製造方法によれば、セ
ラミック薄膜または強誘電体薄膜または高温超電導薄膜
と金属電極との間にセラミック薄膜または強誘電体薄膜
または高温超電導薄膜と同一材料を主成分として不純物
を添加した導電体薄膜を介在させたため、熱処理および
経時変化によって金属電極から金属電極材料がセラミッ
ク薄膜または強誘電体薄膜または高温超電導薄膜中に拡
散すること、およびセラミック薄膜または強誘電体薄膜
または高温超電導薄膜からその構成材料が金属電極中に
拡散するのを遅らせることができるので、上記の材料の
拡散によって生じる強誘電性の劣化、誘電率の減少、金
属電極と強誘電体薄膜間の密着力の低下を防止でき、ま
た、クラックの発生を改善することができ、その実用上
の効果は大きい。
接合構造と半導体装置およびその製造方法によれば、セ
ラミック薄膜または強誘電体薄膜または高温超電導薄膜
と金属電極との間にセラミック薄膜または強誘電体薄膜
または高温超電導薄膜と同一材料を主成分として不純物
を添加した導電体薄膜を介在させたため、熱処理および
経時変化によって金属電極から金属電極材料がセラミッ
ク薄膜または強誘電体薄膜または高温超電導薄膜中に拡
散すること、およびセラミック薄膜または強誘電体薄膜
または高温超電導薄膜からその構成材料が金属電極中に
拡散するのを遅らせることができるので、上記の材料の
拡散によって生じる強誘電性の劣化、誘電率の減少、金
属電極と強誘電体薄膜間の密着力の低下を防止でき、ま
た、クラックの発生を改善することができ、その実用上
の効果は大きい。
【図１】この発明の第１の実施例の半導体装置を示す図
である。
である。
【図２】この発明の第２の実施例の半導体装置を示す図
である。
である。
【図３】従来例の半導体装置を示す図である。
１０１ ｎ型単結晶シリコン基板 １０２ スイッチング用ＦＥＴ １０３ 層間絶縁膜（ＳｉＯ2 膜） １０４ 絶縁膜（ＭｇＯ膜） １０５ ソース領域 １０６ ドレイン領域 １０７ ゲート絶縁膜 １０８ ゲート電極 １０９ コンタクトホール １１０ ソース電極 １１１ コンタクトホール １１２ ドレイン電極 １１３ 下部金属電極（第１） １１４ 第１の導電体薄膜 １１５ 強誘電体薄膜 １１６ 第２の導電体薄膜 １１７ 上部金属電極（第２） １１８ 電荷蓄積用キャパシタ １１９ 表面保護膜 １２０ ＬＯＣＯＳ分離領域
Claims (13)
- 【請求項１】 セラミック薄膜と金属電極の接合面に、
前記セラミック薄膜と同一のセラミック材料を主成分と
し不純物が添加されて導電性をもった導電体薄膜を介在
させたことを特徴とするセラミック薄膜と金属電極の接
合構造。 - 【請求項２】 金属電極が白金からなる請求項１記載の
セラミック薄膜と金属電極の接合構造。 - 【請求項３】 セラミック薄膜が強誘電体薄膜である請
求項１または請求項２記載のセラミック薄膜と金属電極
の接合構造。 - 【請求項４】 セラミック薄膜がチタン酸バリウムから
なる強誘電体薄膜であり、金属電極が白金であり、不純
物がイットリウムである請求項１記載のセラミック薄膜
と金属電極の接合構造。 - 【請求項５】 セラミック薄膜が高温超電導薄膜である
請求項１または請求項２記載のセラミック薄膜と金属電
極の接合構造。 - 【請求項６】 強誘電体薄膜を、前記強誘電体薄膜と同
一の強誘電体材料を主成分とし不純物が添加されて導電
性をもった第１および第２の導電体薄膜で挟み、前記第
１および第２の導電体薄膜のそれぞれの外側面に第１お
よび第２の金属電極を形成した５層構造の電荷蓄積用キ
ャパシタを、半導体基板上に形成したことを特徴とする
半導体装置。 - 【請求項７】 強誘電体薄膜がチタン酸バリウムからな
り、第１および第２の金属電極が白金からなり、不純物
がイットリウムである請求項６記載の半導体装置。 - 【請求項８】 強誘電体材料を主成分とし第１の不純物
が添加されてｐ型導電性をもった第１の導電体薄膜とこ
の第１の導電体薄膜と同一の強誘電体材料を主成分とし
第２の不純物が添加されてｎ型導電性をもった第２の導
電体薄膜とを接合し、前記第１の導電体薄膜および前記
第２の導電体薄膜のそれぞれの外側面に第１および第２
の金属電極を形成した４層構造の電荷蓄積用キャパシタ
を、半導体基板上に形成したことを特徴とする半導体装
置。 - 【請求項９】 強誘電体薄膜がチタン酸バリウムからな
り、第１および第２の金属電極が白金からなり、第１の
不純物がイットリウムであり、第２の不純物がヒ素であ
る請求項８記載の半導体装置。 - 【請求項１０】 半導体基板上に第１の金属電極を形成
する工程と、前記第１の金属電極上にスパッタ法により
強誘電体材料を堆積し、堆積した強誘電体材料にイオン
注入法により不純物を添加することにより第１の導電体
薄膜を形成する工程と、前記第１の導電体薄膜上にスパ
ッタ法により前記第１の導電体薄膜と同一の強誘電体材
料を堆積して強誘電体薄膜を形成する工程と、前記強誘
電体薄膜上にスパッタ法により前記第１の導電体薄膜と
同一の強誘電体材料を堆積し、堆積した強誘電体材料に
イオン注入法により不純物を添加することにより第２の
導電体薄膜を形成する工程と、前記第２の導電体薄膜上
に第２の金属電極を形成する工程とを含む半導体装置の
製造方法。 - 【請求項１１】 強誘電体材料がチタン酸バリウムであ
り、第１および第２の金属電極が白金からなり、不純物
がイットリウムである請求項１０記載の半導体装置の製
造方法。 - 【請求項１２】 半導体基板上に第１の金属電極を形成
する工程と、前記第１の金属電極上にスパッタ法により
強誘電体材料を堆積し、堆積した強誘電体材料にイオン
注入法により第１の不純物を添加することによりｐ型導
電性を呈する第１の導電体薄膜を形成する工程と、前記
第１の導電体薄膜上にスパッタ法により前記第１の導電
体薄膜と同一の強誘電体材料を堆積し、堆積した強誘電
体材料にイオン注入法により第２の不純物を添加するこ
とによりｎ型導電性を呈する第２の導電体薄膜を形成す
る工程と、前記第２の導電体薄膜上に第２の金属電極を
形成する工程とを含む半導体装置の製造方法。 - 【請求項１３】 強誘電体材料がチタン酸バリウムであ
り、第１および第２の金属電極が白金からなり、第１の
不純物がイットリウムであり、第２の不純物がヒ素であ
る請求項１２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153076A JPH098243A (ja) | 1995-06-20 | 1995-06-20 | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153076A JPH098243A (ja) | 1995-06-20 | 1995-06-20 | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098243A true JPH098243A (ja) | 1997-01-10 |
Family
ID=15554459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7153076A Pending JPH098243A (ja) | 1995-06-20 | 1995-06-20 | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7153705B2 (en) | 2001-10-26 | 2006-12-26 | Fujitsu Limited | Electronic device with electrode and its manufacture |
| JP2007103722A (ja) * | 2005-10-05 | 2007-04-19 | Seiko Epson Corp | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
-
1995
- 1995-06-20 JP JP7153076A patent/JPH098243A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7153705B2 (en) | 2001-10-26 | 2006-12-26 | Fujitsu Limited | Electronic device with electrode and its manufacture |
| JP2007103722A (ja) * | 2005-10-05 | 2007-04-19 | Seiko Epson Corp | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
| JP4506975B2 (ja) * | 2005-10-05 | 2010-07-21 | セイコーエプソン株式会社 | キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471364A (en) | Electrode interface for high-dielectric-constant materials | |
| US5122923A (en) | Thin-film capacitors and process for manufacturing the same | |
| EP0697720B1 (en) | A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes | |
| US5504041A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant materials | |
| US5696018A (en) | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
| US5882946A (en) | High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof | |
| EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
| US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
| JP2829023B2 (ja) | 半導体集積回路用キャパシタ | |
| US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
| US7180119B2 (en) | Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same | |
| JPH04366504A (ja) | 誘電体薄膜 | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JPH09246496A (ja) | 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| US20150221516A1 (en) | Process-compatible sputtering target for forming ferroelectric memory capacitor plates | |
| JPH098243A (ja) | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 | |
| Kobayashi et al. | Effect of interconnect layer on Pb (Zr, Ti) O 3 thin film capacitor degradation | |
| US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JPH0513706A (ja) | 半導体装置 | |
| JPH0748448B2 (ja) | 薄膜キャパシタとその製造方法 | |
| JP3966094B2 (ja) | 半導体装置およびその製造方法 |