JPH11330390A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11330390A
JPH11330390A JP11074491A JP7449199A JPH11330390A JP H11330390 A JPH11330390 A JP H11330390A JP 11074491 A JP11074491 A JP 11074491A JP 7449199 A JP7449199 A JP 7449199A JP H11330390 A JPH11330390 A JP H11330390A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
film
ferroelectric capacitor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11074491A
Other languages
English (en)
Other versions
JP3833841B2 (ja
Inventor
Bon-Jae Koo
本宰 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11330390A publication Critical patent/JPH11330390A/ja
Application granted granted Critical
Publication of JP3833841B2 publication Critical patent/JP3833841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Abstract

(57)【要約】 【課題】 向上された強誘電性(即ち、残留分極)を有す
る低電圧で作動する半導体装置及びその製造方法を提供
することである。 【解決手段】 拡散層２を有する集積回路が形成された
半導体基板１と、半導体基板１及び集積回路を覆うよう
に形成された第１層間絶縁膜６と、第１層間絶縁膜６上
に形成され、下部電極７、強誘電体膜８及び上部電極９
で構成された強誘電体キャパシター１０と、強誘電体キ
ャパシター１０に対して引張応力を有するように強誘電
体キャパシター１０及び第１層間絶縁膜６上に形成され
た第２層間絶縁膜１１と、層間絶縁膜１１の第１コンタ
クトホール１２ａを通じて拡散層２及び下部電極７に到
達する第１金属配線１２と、強誘電体キャパシター１０
に対して引張応力を有するように第１金属配線１２及び
第２層間絶縁膜１１を覆う第３層間絶縁膜１３と、第３
層間絶縁膜１３の第２コンタクホールを通じて上部電極
９に到達するように形成された第２金属配線１４とを含
むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関する
ものであり、特に強誘電体キャパシター(ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ)を有する半導体
装置及びその製造方法に関するものである。
【０００２】
【従来の技術】最近、電源オフ時にもデータを維持する
機能を有する不揮発性メモリはヒステリシス特性(ｈｙ
ｓｔｅｒｅｓｉｓ ｃｈａｒａｃｔｅｒｉｓｔｉｃ)を
示すＰＺＴのような強誘電物質の使用を通じて実現され
てきた。メモリセルにそのような強誘電物質を使用する
ことによって、不揮発性メモリは簡単な構造で具現でき
る。強誘電体ランダムアクセスメモリ(ＦＲＡＭ：Ｆｅ
ｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ)は不揮発性の特性を有し、高速低電圧動
作が可能するため多くのメモリチップメーカの関心と競
争が高くなっている。
【０００３】強誘電体キャパシターとスイッチングトラ
ンジスターで構成されたメモリセルは強誘電体キャパシ
ター(ＣＦ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃ
ｉｔｏｒ)の電気的分極状態にしたがって、データの論
理的状態(‘１’或は‘０’)を蓄積する。強誘電体キャ
パシター(ＣＦ)の両端に電圧が印加されるとき、電界の
方向にしたがって強誘電物質が分極(ｐｏｒａｉｚａｔ
ｉｏｎ)され、そのような分極状態が変わるスイッチン
グスレシシュホールド電圧(ｓｗｉｔｃｈｉｎｇｔｈｒ
ｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を強制電圧(ｃｏｅｒ
ｃｉｖｅ ｖｏｌｔａｇｅ)と称する。そして、メモリ
セルに蓄積されたデータを読出するため、強誘電体キャ
パシターの両電極との間の電圧差を印加してビットライ
ンに励起される電荷量の変化によって、メモリセルに蓄
積されたデータの状態が感知される。
【０００４】図１は強誘電体キャパシターのヒステリシ
ス特性を示すグラフである。グラフの横座標(ａｂｓｃ
ｉｓｓａ)はキャパシターの両電極との間の電位差、即
ち、キャパシター両端の電圧(ｖｏｌｔｓ)を示し、縦座
標(ｏｒｄｉｎａｔｅ)は強誘電物質の自発分極(ｓｐｏ
ｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ)にした
がい、その表面に発生される単位面積あたりの電荷の
量、即ち、分極［μＣ／ｃｍ2］を示す。
【０００５】もし、０Ｖの電圧が印加されて強誘電物質
にはどんな電界が印加されていない場合、代々に、分極
ドメイン(ｐｏｌａｒｉｚａｔｉｏｎ ｄｏｍａｉｎｓ)
は不均一であり、分極が発生されない。キャパシター両
端の電圧が正の方向に増加されるとき、分極(或は電荷
量)は０(ｚｅｒｏ)から正の分極領域内の点Ａまで増加
する。点Ａにおいて、すべてのドメインは一つの方向に
分極され、点Ａからの分極は最大値に到るようにする。
この時、分極、即ち、強誘電物質が保有する電荷の量は
Ｑsで表示され、キャパシター両端に印加された電圧の
大きさが動作電圧(+Ｖs)である。以後、キャパシター両
端の電圧が再び０Ｖまで下降しても、分極は０まで低く
ならなくて、点Ｂに残留される。このような残留分極に
よって強誘電物質が保有する電荷の量、即ち、残留分極
はＱrで表示される。
【０００６】次に、キャパシター両端の電圧が負の方向
に増加すると、分極は点Ｂから負の電荷分極領域内の点
Ｃに変わる。点Ｃにおいて、強誘電物質のすべてのドメ
インは点Ａからの分極方向に反対になる方向に分極され
る。この時、分極は−Ｑsで表示され、キャパシター両
端に印加される電圧の大きさは−Ｖsである。以後、キ
ャパシター両端の電圧が再び０Ｖまで下がっても、分極
値は０まで下がらないで、点Ｄに残留する。この時の残
留分極は−Ｑrで表示される。キャパシター両端に印加
される電圧の大きさが再び一度正の方向に増加される
と、強誘電物質の分極は点Ｄから点Ａに変わる。
【０００７】前述したように、電界を発生するため電圧
が二つの電極との間に強誘電物質が挿入された強誘電体
キャパシターに一回印加されると、以後電極がフローテ
ィング状態(ｆｌｏａｔｉｎｇ ｓｔａｔｅ)に設定され
ても自発分極による分極方向は維持される。自発分極の
ため、強誘電物質の表面電荷(ｓｕｒｆａｃｅ ｃｈａ
ｒｇｅ)は漏洩等によって自然には損失しない。分極が
０になるように反対方向に電圧が印加されていないと、
分極方向はそのまま維持される。
【０００８】次には、ＦＲＡＭの書込/読出は前述した
ように分極反転によって遂行される。したがって、ＦＲ
ＡＭの動作速度は分極反転時間によって決定される。強
誘電体キャパシターの分極反転速度はキャパシターの面
積、強誘電体薄膜の厚さ、印加電圧等によって結晶さ
れ、単位は通常ｎｓである。これはμｓ単位の読出/書
込時間を有するＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌ
ｙ ｅｒａｓａｂｌｅａｎｄ ｐｒｏｇｒａｍｍａｂｌ
ｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）又はフラッシ
ュメモリと比べると、より早い速度で動作可能であるこ
とを意味する。
【０００９】強誘電体キャパシターを利用してメモリセ
ルを形成するとき、強誘電体キャパシターの二つの電極
（下部電極及び上部電極）との間に挿入される強誘電物
質の特性のため、その製造に相当な難しさが伴う。特に
強誘電体キャパシター上に層間絶縁膜を蒸着する工程が
強誘電体キャパシターの特性を左右するもっとも重要な
工程である。強誘電体キャパシターを有する半導体メモ
リ装置は次のような手順を通じて形成される。
【００１０】まず、拡散層、ゲート絶縁膜及びゲート電
極を含むＭＯＳトランジスターが形成される。次に、３
つの層、即ち、下部から順序に、形成された下部電極、
強誘電体膜及び上部電極で構成される、強誘電体キャパ
シターが半導体基板及びＭＯＳトランジスターを覆うよ
うに使用される絶縁膜上に形成される。最終的に、１つ
の拡散層及び下部電極用コンタクトホールと上部電極用
コンタクトホールが形成され、金属配線が形成される。
【００１１】
【発明が解決しようとする課題】前述した製造工程のう
ち、強誘電体キャパシターを形成する間に強誘電体膜の
物質は要求される強誘電性(図１に図示されたヒステリ
シス特性)を示す結晶構造(ｐｅｒｖｏｓｋｉｔｅ)を有
しなければならない。しかしながら、強誘電体キャパシ
ター上に絶縁膜が蒸着されるとき、圧縮応力（ｃｏｍｐ
ｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）或いは水素ガス等が発
生され、下部のキャパシターに影響を及ぼし、その影響
によって、強誘電体特性、例えば、残留分極が低下され
るようになる。２つの強誘電体キャパシターと２つのト
ランジスターで構成された２T/２C構造において、強誘
電体キャパシターの残留分極が製造工程うちに低下され
ても感知マージン(ｓｅｎｓｉｎｇ ｍａｒｇｉｎ)に関
することは大きな問題にならない。しかし、高集積に適
する１Ｔ／１Ｃ構造では、製造工程うちに残留分極が低
下されると、２Ｔ/２Ｃ構造と異なり感知マージンに関
することが大きく問題になる。この時、漸次的に半導体
メモリ装置が低電圧下で動作する傾向では、１Ｔ／１Ｃ
構造の感知マージンに関する問題がもっと深刻な問題に
なる。
【００１２】したがって、本発明の目的は向上された強
誘電性(即ち、残留分極)を有する低電圧半導体装置を提
供することである。
【００１３】本発明のその他の目的は強誘電性の劣化を
防止できる低電圧半導体装置の製造方法を提供すること
である。
【００１４】
【課題を解決するための手段】上述したような目的を達
成するための本発明の１つの特徴によると、少なくとも
１つの拡散層を有する集積回路が形成された半導体基板
上に集積回路を覆う第１層間絶縁膜を形成する段階と、
第１層間絶縁膜上に下部電極、強誘電体膜及び上部電極
で構成された強誘電体キャパシターを形成する段階と、
強誘電体キャパシターに対して引張応力を有するように
強誘電体キャパシター及び第１層間絶縁膜を覆う第２層
間絶縁膜を形成する段階と、第２層間絶縁膜に拡散層及
び下部電極に到達する第１コンタクトホールを形成する
段階と、第１コンタクトホールを形成した後、酸素雰囲
気で第１熱処理を遂行する段階と、第１熱処理を遂行し
た後、第１コンタクトホールを通じて拡散層及び下部電
極に到達する第１金属配線を形成する段階と、強誘電体
キャパシターに対して引張応力を有するように第１金属
配線及び第２層間絶縁膜を覆う第３層間絶縁膜を形成す
る段階と、第３層間絶縁膜に上部電極に到達する第２コ
ンタクトホールを形成する段階と、第１コンタクトホー
ルを形成した後、酸素雰囲気で第２熱処理を遂行する段
階と、第２コンタクトホールを通じて上部電極に到達す
る第２金属配線を形成する段階とを含む。
【００１５】この実施の形態において、第２及び第３層
間絶縁膜は低温酸化膜で形成され、ＰＥ−ＴＥＯＳ（Pl
asma Enhanced-Tetraethylorthosilicate）膜と、ＵＳ
Ｇ（Undoped Silicate Glass）膜と、ＥＣＲ−ＯＸ（El
ectron Cyclotron Resonance- Oxide）膜とのうち、あ
る１つの酸化膜であることを特徴とする。
【００１６】本発明のその特徴によると、少なくともの
拡散層を有する集積回路が形成された半導体基板と、半
導体基板及び集積回路を覆うように形成された第１層間
絶縁膜と、第１層間絶縁膜上に形成されているが、下部
電極、強誘電体膜及び上部電極で構成された強誘電体キ
ャパシターと、強誘電体キャパシターに対して引張応力
を有するように強誘電体キャパシター及び第１層間絶縁
膜を覆うように形成された第２層間絶縁膜と、層間絶縁
膜の第１コンタクトホールを通じて拡散層及び下部電極
に到達する第１金属配線と、強誘電体キャパシターに対
して引張応力を有するように、第１金属配線及び第２層
間絶縁膜を覆う第３層間絶縁膜と、第３層間絶縁膜の第
２コンタクホールを通じて上部電極に到達するように形
成された第２金属配線を含む。
【００１７】この実施の形態において、第２及び第３層
間絶縁膜は低温酸化膜で形成され、ＰＥ−ＴＥＯＳと、
ＵＳＧと、ＥＣＲ−ＯＸとのうち、ある１つの酸化膜で
あることを特徴とする。
【００１８】このような方法によって、低電圧下で感知
マージンが向上される強誘電体キャパシターを形成する
ことできる。これを達成するための本発明の新規な半導
体装置の製造方法において、強誘電体キャパシターが形
成された後、キャパシターを覆う絶縁膜が形成される。
このとき、絶縁膜は強誘電体キャパシターに対する大き
い引張応力を有するように低温酸化膜で形成する。これ
によって、強誘電体キャパシターは要求される強誘電性
を有する結晶構造で形成されることができる。結果的
に、キャパシター特性(即ち、ヒステリシス特性)が改善
することによって、その残留分極が増加される。
【００１９】
【発明の実施の形態】本発明による図面の図２乃至図６
を参照して、本発明の望ましい実施の形態による半導体
装置の製造工程が以下詳細に説明される。
【００２０】図２に図示されたように、まず、拡散層
２、ゲート絶縁膜３及びゲート電極４を含むＭＯＳトラ
ンジスター５が半導体基板１に形成される。ＭＯＳトラ
ンジスター５は、通常の半導体製造方法によって形成さ
れる。その次に、ＭＯＳトランジスター５が形成された
半導体基板１は第１層間絶縁膜(ｆｉｒｓｔ ｉｎｔｅ
ｒｌａｙｅｒ ｉｎｓｕｌａｔｉｎｇ ｆｉｌｍ)６に
よって完全に覆う。下部電極(ｌｏｗｅｒｅｌｅｃｔｒ
ｏｄｅ)７、強誘電体膜(ｆｅｒｒｏｅｌｅｃｔｒｉｃ
ｆｉｌｍ)８及び上部電極(ｕｐｐｅｒ ｅｌｅｃｔｒｏ
ｄｅ)９が第１層間絶縁膜６上に通常の製造方法で順次
的に形成され、その７、８及び９は１つの強誘電体キャ
パシター１０として形成される。
【００２１】次に第２層間絶縁膜１１が第１層間絶縁膜
６及び強誘電体キャパシター１０上に形成される。本発
明において第２層間絶縁膜１１が強誘電体キャパシター
１０に対して引張応力を有するようにするため低温酸化
膜、例えば、ＥＣＲ−ＯＸ膜、ＵＳＧ膜或いはＰＥ−Ｔ
ＥＯＳ膜等で形成される。具体的には、ＥＣＲ−ＯＸ膜
はＮ2Ｏ、ＳｉＨ4、そしてＯ2を使用して約２００℃の
低い温度でＲＦパーワ（ｐｏｗｅｒ）が約４００Ｗで蒸
着される。ＥＣＲ−ＯＸ膜は低い温度で、高いエネルギ
ーを有するプラズマを形成することが大きな長所であ
る。ＵＳＧ膜はＯ３−ＴＥＯＳを使用して約４００℃で
ＬＰＣＶＤによって蒸着されられる。そして、ＰＥ−Ｔ
ＥＯＳ膜はＰＥ−ＴＥＯＳ膜はＴＥＯＳとＮ２Ｏを使用
して約４００ＷのＲＦパーワ、約４００℃でプラズマＣ
ＶＤによって蒸着されられる。
【００２２】図６及び図７は各々ＥＣＲ−ＯＸ膜の蒸着
温度とフローレート（ｆｌｏｗ ｒａｔｅ）に従う残留
分極を示すグラプである。図６及び図７において、’ａ
ｓ．ｃａｐ’は強誘電体キャパシター上にＥＣＲ−ＯＸ
膜が形成される前の状態を示した。図示したように、残
留分極はＥＣＲ−ＯＸ膜の蒸着温度及び酸素フローレー
トが増加することによって、減少する傾向を示してい
る。一方、図８及び図９はＥＣＲ−ＯＸ膜の蒸着温度及
び酸素フローレートによる強誘電体キャパシターに印加
されるストレスの変化を示している。示したように温度
が増加することによって、強誘電体キャパシターに印加
される引張応力を低下する傾向であることがわかる。
尚、図８及び図９において、on cap.は、on capacitor
を意味する。
【００２３】というわけで、強誘電体キャパシターの特
性（残留分極)を向上させるためにできるだけ低温で層
間絶縁膜を蒸着するのが望ましいことである。前述のよ
うにＥＣＲ−ＯＸ膜の場合、約２００℃で蒸着されるの
が望ましいことである。
【００２４】次に、図３に図示されたように、ＭＯＳト
ランジスター５の拡散層２及び強誘電体キャパシター１
０の下部電極６に各々到達する第１コンタクトホール１
２ａがエッチング技術によって第２層間絶縁膜１１及び
第１層間絶縁膜に形成される。次に、エッチングによる
プラズマ損傷を除去するため、約４５０℃以下で熱処理
(ｈｅａｔ ｔｒｅａｔｍｅｎｔ)が酸素雰囲気で遂行さ
れる。
【００２５】次に、図４に図示されたように、第１コン
タクトホール１２ａを通じて各々拡散層２及び下部電極
７に到達する金属配線１２が形成される。金属配線１２
は通常の金属配線技術によって形成される。
【００２６】その次に、金属配線１２を含む第２層間絶
縁膜１１上に第３層間絶縁膜１３が蒸着される。第３層
間絶縁膜１３は又第２層間絶縁膜１１ののようにキャパ
シター特性の劣化を防止するため、上述したように酸化
膜で形成する。
【００２７】次に、図１０で図示されなかったが、強誘
電体キャパシター１０の上部電極９に到達する第２コン
タクトホール(図示せず)がエッチング技術によって第３
層間絶縁膜１３に形成される。その次に、エッチングに
よるプラズマ損傷を除去するため、４５０℃以下で熱処
理が酸素雰囲気で遂行される。最終的に、第２コンタク
トホールを通じて上部電極９に到達する金属配線１４が
形成される。金属配線１４は通常の金属配線技術によっ
て形成される。
【００２８】低温酸化膜が下部キャパシターに対して示
す引張応力は工程全般を通じて一定の値を有することが
キャパシターの特性に望ましい。言い換えれば、酸化膜
蒸着後、後続熱処理工程などでその引張応力等でその引
張応力の変化量が少ないほど下部のキャパシター特性に
およぶ影響は小さい。図１０は多様な低温酸化膜の蒸着
後、熱処理温度による下部の半導体基板に印加されるス
トレス変化を示している。ここで、酸化膜のストレス
は、半導体基板上に強誘電体キャパシターを形成しない
で、直ぐ低温酸化膜を蒸着した後、熱処理温度に従う下
部半導体基板に印加されるストレスを示している。図１
０において、’Ａ’は低温酸化膜蒸着直後、半導体基板
に印加されるストレスを示し、’Ｄ’は約４５０℃で熱
処理進行時ストレスを示し、’Ｂ’は約４５０℃で熱処
理後始めの状態に下降したときのストレスの示し、’
Ｃ’は’Ａ’と’Ｂ’との間のストレスの差を示してい
る。図示されたように約４５０℃で熱処理進行時ストレ
スを示し、ＥＣＲ−ＯＸ膜は他の低温酸化膜に比べ、熱
処理工程の間そのストレス変化量が相対的に小さく示さ
れることを知られる。
【００２９】図１１は各々ＥＣＲ−ＯＸ(２０００オン
グストローム）／ＵＳＧ（２５００オングストローム）
を第２層間絶縁膜／第３層間絶縁膜として使用するとき
強誘電体キャパシターの両端に印加される電圧変化によ
る電流及び残留分極の変化を示す図面であり、図１２は
ＥＣＲ−ＯＸ（４５００オングストローム）を第２層間
絶縁膜／第３層間絶縁膜として使用するとき強誘電体キ
ャパシターの両端に印加される電圧変化による電流及び
残留分極の変化を示す図面である。図１１と図１２とを
比べると、第３絶縁膜として、ＥＣＲ−ＯＸ膜を使用す
ること（図１２）がＵＳＧとして第３絶縁膜（図１１）
を使用することに比べ相対的に供給電圧は低いし、残留
分極は高いことを知られる。これは上述したようにＵＳ
Ｇ膜はＥＣＲ−ＯＸ膜に比べ、蒸着温度が高い（４００
℃）し、後続熱処理工程でそのストレス変化量が多きた
めである。図１１及び図１２から理解できるのは第３絶
縁膜又は第２絶縁膜のように、キャパシター特性を向上
させるために、低温酸化膜を低温酸化膜をしようするこ
とが望ましいことである。
【００３０】例示的に望ましい実施の形態を利用して本
発明を説明したが、本発明の範囲は開示された実施の形
態に限定されない。専ら、本発明の範囲に多様な変形例
及びその類似な構成をすべて含まれるようにしようもの
である。したがって、請求範囲はそのような変形例及び
その類似な構成全てを含むものであり、できれば幅広く
解釈されなければならない。
【００３１】
【発明の効果】上述したように、層間絶縁膜はそのスト
レスが強誘電体キャパシターに対して大きい引張応力を
有する物質である低温酸化膜として構成される。という
わけで、強誘電体キャパシターの残留分極は低い電圧下
で要求された量の分極を得ることができ、結果的に低電
圧で、感知マージンが向上された強誘電体キャパシター
を具現することができる。
【図面の簡単な説明】
【図１】 強誘電体キャパシターのヒステリシス特性を
示すグラフである。
【図２】 本発明の実施形態である半導体装置の製造方
法において、半導体基板上に第１層間絶縁膜を形成し、
その第１層間絶縁膜上に下部電極、強誘電体膜及び上部
電極で構成された強誘電体キャパシターを形成し、その
強誘電体キャパシターに対して引張応力を有するよう
に、強誘電体キャパシター及び第１層間絶縁膜を覆う第
２層間絶縁膜を形成する段階とを示す半導体装置の断面
図である。
【図３】 本発明の実施形態である半導体装置の製造方
法において、第２層間絶縁膜に拡散層及び下部電極に到
達する第１コンタクトホールを形成し、次いで、第１コ
ンタクトホールを形成した後、酸素雰囲気で第１熱処理
を遂行する段階を示す半導体装置の断面図である。
【図４】 本発明の実施形態である半導体装置の製造方
法において、第１熱処理を遂行した後、第１コンタクト
ホールを通じて拡散層及び下部電極に到達する第１金属
配線を形成し、次いで強誘電体キャパシターに対して引
張応力を有するように、第１金属配線及び第２層間絶縁
膜を覆う第３層間絶縁膜を形成する段階とを示す半導体
装置の断面図である。
【図５】 本発明の実施形態である半導体装置の製造方
法において、第３層間絶縁膜に上部電極に到達する第２
コンタクトホールを形成し、その第２コンタクトホール
を形成した後、酸素雰囲気で第２熱処理を遂行し、次い
で、第２コンタクトホールを通じて前記上部電極に到達
する第２金属配線を形成する段階とを示す半導体装置の
断面図である。
【図６】 ＥＣＲーＯＸ膜の蒸着温度と残留分極を示す
グラフである。
【図７】 ＥＣＲーＯＸ膜の酸素ガスフローレートと残
留分極を示すグラフである。
【図８】 ＥＣＲーＯＸ膜の蒸着温度とストレスを示す
グラフである。
【図９】 ＥＣＲーＯＸ膜の酸素ガスフローレートとス
トレスを示すグラフである。
【図１０】 低温酸化膜の熱処理温度と下部基板に与え
るストレスを示すグラフである。
【図１１】 ＥＣＲ−ＯＸ（２０００オングストロー
ム）／ＵＳＧ（２５００オングストローム）を第２層間
絶縁膜／第３層間絶縁膜として使用するとき、強誘電体
キャパシターの両端に印加される電圧に対する電流変化
及び残留分極を示すグラフである。
【図１２】 ＥＣＲ−ＯＸ（４５００オングストロー
ム）を第２層間絶縁膜／第３層間絶縁膜として使用する
とき強誘電体キャパシターの両端に印加される電圧に対
する電流変化及び残留分極を示すグラフである。
【符号の説明】
１ 半導体基板 ２ 拡散層 ３ ゲート酸化膜 ４ ゲート電極 ５ ＭＯＳトランジスター ６ 層間絶縁膜 ７ 下部電極 ８ 強誘電体膜 ９ 上部電極 １０ 強誘電体キャパシター １１ 第２層間絶縁膜 １２ 第１金属配線 １２ａ コンタクトホール １３ 第３層間絶縁膜 １４ 第２金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの拡散層を有する集積回
    路が形成される半導体基板上に前記集積回路を覆う第１
    層間絶縁膜を形成する段階と、 前記第１層間絶縁膜上に下部電極、強誘電体膜及び上部
    電極で構成された強誘電体キャパシターを形成する段階
    と、 前記強誘電体キャパシターに対して引張応力を有するよ
    うに、前記強誘電体キャパシター及び前記第１層間絶縁
    膜を覆う第２層間絶縁膜を形成する段階と、 前記第２層間絶縁膜に前記拡散層及び前記下部電極に到
    達する第１コンタクトホールを形成する段階と、 前記第１コンタクトホールを形成した後、酸素雰囲気で
    第１熱処理を遂行する段階と、 前記第１熱処理を遂行した後、前記第１コンタクトホー
    ルを通じて前記拡散層及び前記下部電極に到達する第１
    金属配線を形成する段階と、 前記強誘電体キャパシターに対して引張応力を有するよ
    うに、前記第１金属配線及び前記第２層間絶縁膜を覆う
    第３層間絶縁膜を形成する段階と、 前記第３層間絶縁膜に前記上部電極に到達する第２コン
    タクトホールを形成する段階と、 前記第１コンタクトホールを形成した後、酸素雰囲気で
    第２熱処理を遂行する段階と、 前記第２コンタクトホールを通じて前記上部電極に到達
    する第２金属配線を形成する段階とを含むことを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】 前記第２及び第３層間絶縁膜は低温酸化
    膜で形成されることを特徴とする請求項１項に記載の半
    導体装置の製造方法。
  3. 【請求項３】 前記低温酸化膜はＰＥ−ＴＥＯＳと、Ｕ
    ＳＧと、ＥＣＲ−ＯＸとのうち、ある１つの酸化膜で形
    成されることを特徴とする請求項２項に記載の半導体装
    置の製造方法。
  4. 【請求項４】 少なくとも１つの拡散層を有する集積回
    路が形成された半導体基板と、 前記半導体基板及び前記集積回路を覆うように形成され
    た第１層間絶縁膜と、 前記第１層間絶縁膜上に形成されているが、下部電極、
    強誘電体膜及び上部電極で構成された強誘電体キャパシ
    ターと、前記強誘電体キャパシターに対して引張応力を
    有するように前記強誘電体キャパシター及び前記第１層
    間絶縁膜上に形成された第２層間絶縁膜と、前記層間絶
    縁膜の第１コンタクトホールを通じて前記拡散層及び前
    記下部電極に到達する第１金属配線と、前記強誘電体キ
    ャパシターに対して引張応力を有するように、前記第１
    金属配線及び前記第２層間絶縁膜を覆う第３層間絶縁膜
    と、前記第３層間絶縁膜の第２コンタクホールを通じて
    前記上部電極に到達するように形成された第２金属配線
    とを含むことを特徴とする半導体装置。
  5. 【請求項５】 前記第２及び第３層間絶縁膜は低温酸化
    膜として、ＰＥ−ＴＥＯＳと、ＵＳＧと、ＥＣＲ−ＯＸ
    とのうち１つの酸化膜で形成されることを特徴とする請
    求項４項に記載の半導体装置。
JP07449199A 1998-03-30 1999-03-18 半導体装置及びその製造方法 Expired - Fee Related JP3833841B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980010989A KR100268453B1 (ko) 1998-03-30 1998-03-30 반도체 장치 및 그것의 제조 방법
KR199810989 1998-03-30

Publications (2)

Publication Number Publication Date
JPH11330390A true JPH11330390A (ja) 1999-11-30
JP3833841B2 JP3833841B2 (ja) 2006-10-18

Family

ID=19535560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07449199A Expired - Fee Related JP3833841B2 (ja) 1998-03-30 1999-03-18 半導体装置及びその製造方法

Country Status (8)

Country Link
US (1) US6368909B2 (ja)
JP (1) JP3833841B2 (ja)
KR (1) KR100268453B1 (ja)
CN (1) CN1140925C (ja)
DE (1) DE19860829B4 (ja)
FR (1) FR2776833B1 (ja)
GB (1) GB2336030B (ja)
TW (1) TW388989B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872617B2 (en) 2002-08-28 2005-03-29 Fujitsu Limited Semiconductor device manufacturing method
US6900062B2 (en) 2002-08-30 2005-05-31 Fujitsu Limited Method of manufacturing a semiconductor device utilizing active oxygen
US6953950B2 (en) 2002-08-30 2005-10-11 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7153735B2 (en) 2002-12-25 2006-12-26 Fujitsu Limited Method of manufacturing semiconductor device
KR100735521B1 (ko) 2005-10-19 2007-07-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2019009339A (ja) * 2017-06-27 2019-01-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US11417626B2 (en) 2019-09-11 2022-08-16 Kioxia Corporation Manufacturing method of semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
KR100324316B1 (ko) * 1999-03-26 2002-02-16 김영환 반도체 소자의 커패시터 및 그 제조방법
KR100349693B1 (ko) * 1999-12-28 2002-08-22 주식회사 하이닉스반도체 강유전체 캐패시터의 형성 방법
KR100351056B1 (ko) * 2000-06-27 2002-09-05 삼성전자 주식회사 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법
FR2815469B1 (fr) * 2000-10-13 2003-03-21 St Microelectronics Sa Procede de fabrication d'une structure monolithique comportant un condensateur a dielectrique perovskite
US20030124324A1 (en) * 2001-11-27 2003-07-03 Kappler Safety Group Breathable blood and viral barrier fabric
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
JPWO2004095578A1 (ja) * 2003-04-24 2006-07-13 富士通株式会社 半導体装置及びその製造方法
US6927074B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Asymmetric memory cell
JP2005142319A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置の製造方法
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
KR101213871B1 (ko) * 2005-12-15 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
KR100888202B1 (ko) * 2006-09-28 2009-03-12 주식회사 하이닉스반도체 반도체 소자 제조방법
US20090227099A1 (en) * 2008-03-06 2009-09-10 Stefan Zollner Method of forming a semiconductor device having a stressed electrode and silicide regions
US20160086960A1 (en) * 2014-09-22 2016-03-24 Texas Instruments Incorporated Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JP3042127B2 (ja) * 1991-09-02 2000-05-15 富士電機株式会社 酸化シリコン膜の製造方法および製造装置
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
US5503882A (en) * 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
KR0179554B1 (ko) 1995-11-30 1999-04-15 김주용 반도체 소자의 소자분리절연막 형성방법
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5661334A (en) 1996-01-16 1997-08-26 Micron Technology, Inc. Inter-metal dielectric structure which combines fluorine-doped glass and barrier layers
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5702980A (en) 1996-03-15 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd Method for forming intermetal dielectric with SOG etchback and CMP
KR100197566B1 (ko) * 1996-06-29 1999-06-15 윤종용 강유전체 메모리 장치
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872617B2 (en) 2002-08-28 2005-03-29 Fujitsu Limited Semiconductor device manufacturing method
US6900062B2 (en) 2002-08-30 2005-05-31 Fujitsu Limited Method of manufacturing a semiconductor device utilizing active oxygen
US6953950B2 (en) 2002-08-30 2005-10-11 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7285460B2 (en) 2002-08-30 2007-10-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7476921B2 (en) 2002-08-30 2009-01-13 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7781284B2 (en) 2002-08-30 2010-08-24 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US7153735B2 (en) 2002-12-25 2006-12-26 Fujitsu Limited Method of manufacturing semiconductor device
KR100735521B1 (ko) 2005-10-19 2007-07-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2019009339A (ja) * 2017-06-27 2019-01-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US11417626B2 (en) 2019-09-11 2022-08-16 Kioxia Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
DE19860829A1 (de) 1999-10-07
JP3833841B2 (ja) 2006-10-18
GB9825189D0 (en) 1999-01-13
GB2336030B (en) 2000-05-10
KR100268453B1 (ko) 2000-11-01
CN1230779A (zh) 1999-10-06
GB2336030A (en) 1999-10-06
TW388989B (en) 2000-05-01
US6368909B2 (en) 2002-04-09
FR2776833A1 (fr) 1999-10-01
US20010023080A1 (en) 2001-09-20
KR19990076228A (ko) 1999-10-15
CN1140925C (zh) 2004-03-03
DE19860829B4 (de) 2005-12-01
FR2776833B1 (fr) 2005-04-15

Similar Documents

Publication Publication Date Title
JP3833841B2 (ja) 半導体装置及びその製造方法
US6437966B1 (en) Ferroelectric capacitor
KR100406536B1 (ko) 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법
WO2001024265A1 (fr) Memoire non volatile
US6541281B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
KR20020070624A (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
JPH09205181A (ja) 半導体装置
JPH11297867A (ja) ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
CN101093795B (zh) 半导体器件的制造方法
KR20000029616A (ko) 저큐리포인트강자성을이용하는강자성기본메모리장치와캡슐화
JP3745553B2 (ja) 強誘電体キャパシタ、半導体装置の製造方法
KR20010061333A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
TWI228798B (en) Barrier for capacitor over plug structures
US6608339B2 (en) Ferroelectric memory element
JP2010062221A (ja) 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
JP2000503725A (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
KR100655441B1 (ko) 트랩형 비휘발성 메모리 장치의 제조 방법
JP2000156473A (ja) 半導体装置およびその製造方法、キャパシタの製造方法
KR20050002006A (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
JP4124010B2 (ja) 強誘電体メモリおよびその製造方法
US20010023951A1 (en) Method of manufacturing a ferroelectric capacitor
KR20050002989A (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
KR100488907B1 (ko) 산화막 형성방법 및 이를 적용한 캐패시터 제조방법
KR20010109615A (ko) 반도체 소자의 강유전체 캐패시터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees