JPH084144B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH084144B2 JPH084144B2 JP5055987A JP5055987A JPH084144B2 JP H084144 B2 JPH084144 B2 JP H084144B2 JP 5055987 A JP5055987 A JP 5055987A JP 5055987 A JP5055987 A JP 5055987A JP H084144 B2 JPH084144 B2 JP H084144B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- gate insulating
- film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 51
- 239000010408 film Substances 0.000 claims description 89
- 239000002131 composite material Substances 0.000 claims description 22
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910004613 CdTe Inorganic materials 0.000 claims description 2
- 239000006104 solid solution Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、薄膜トランジスタ、特にゲート絶縁膜と
半導体膜との界面に起因する薄膜トランジスタ特性の不
安定性が改良された薄膜トランジスタに関する。
半導体膜との界面に起因する薄膜トランジスタ特性の不
安定性が改良された薄膜トランジスタに関する。
従来の技術 薄膜トランジスタは、ソース・ドレイン電極間の半導
体の電気電導度を半導体と接する絶縁膜を介して設けら
れた第三の電極（ゲート電極）に印加する電圧によって
制御する、いわゆる電界効果型トランジスタとして知ら
れている。従来薄膜トランジスタは、大面積に渡ってス
イッチングアレーを形成し易い点、あるいは材料が安価
なため低コストになり得るなどの点でイメージセンサあ
るいは液晶やEL表示装置等の駆動回路やスイッチングア
レーを目的に研究が続けられている。このような薄膜ト
ランジスタにおいて、最も重要な点は、素子特性の変動
がなく長時間にわたって安定に動作することである。
体の電気電導度を半導体と接する絶縁膜を介して設けら
れた第三の電極（ゲート電極）に印加する電圧によって
制御する、いわゆる電界効果型トランジスタとして知ら
れている。従来薄膜トランジスタは、大面積に渡ってス
イッチングアレーを形成し易い点、あるいは材料が安価
なため低コストになり得るなどの点でイメージセンサあ
るいは液晶やEL表示装置等の駆動回路やスイッチングア
レーを目的に研究が続けられている。このような薄膜ト
ランジスタにおいて、最も重要な点は、素子特性の変動
がなく長時間にわたって安定に動作することである。
薄膜トランジスタ特性の経時変化の原因としては、半
導体膜中あるいは半導体膜とゲート絶縁膜との界面ある
いはゲート絶縁膜中にあって電子を捕獲することのでき
る電荷トラップによるものと考えられている。この内、
ゲート絶縁膜中に存在する電荷トラップは他の電荷トラ
ップに比べてその数が多く、また、絶縁膜中の伝導度が
低いため通常長い緩和時間を必要とすることから、薄膜
トランジスタ特性の長期的な経時変化の主たる原因であ
ると考えられている。絶縁膜中に電荷トラップが多く存
在したり、絶縁膜のリーク電流が大きいと、半導体膜と
絶縁膜との界面に形成されたチャネル中を移動する電子
が絶縁膜中に引き込まれ、電荷トラップに捕獲され、実
効的なゲート電圧が変化してドレイン電流が変動したり
する。以上の点から安定なトランジスタ特性を有する素
子を実現するには、電荷トラップが少なくリーク電流の
少ない絶縁膜をゲート絶縁膜として用いることが望まし
い。
導体膜中あるいは半導体膜とゲート絶縁膜との界面ある
いはゲート絶縁膜中にあって電子を捕獲することのでき
る電荷トラップによるものと考えられている。この内、
ゲート絶縁膜中に存在する電荷トラップは他の電荷トラ
ップに比べてその数が多く、また、絶縁膜中の伝導度が
低いため通常長い緩和時間を必要とすることから、薄膜
トランジスタ特性の長期的な経時変化の主たる原因であ
ると考えられている。絶縁膜中に電荷トラップが多く存
在したり、絶縁膜のリーク電流が大きいと、半導体膜と
絶縁膜との界面に形成されたチャネル中を移動する電子
が絶縁膜中に引き込まれ、電荷トラップに捕獲され、実
効的なゲート電圧が変化してドレイン電流が変動したり
する。以上の点から安定なトランジスタ特性を有する素
子を実現するには、電荷トラップが少なくリーク電流の
少ない絶縁膜をゲート絶縁膜として用いることが望まし
い。
従来、上記薄膜トランジスタのゲート絶縁膜として
は、電子ビーム蒸着法あるいはスパッタ法で形成したAl
2O3、Ta2O5、SiO2、Si3N4等の薄膜が用いられていた。
は、電子ビーム蒸着法あるいはスパッタ法で形成したAl
2O3、Ta2O5、SiO2、Si3N4等の薄膜が用いられていた。
発明が解決しようとする問題点 Al2O3やTa2O5あるいはそれらの複合絶縁膜は、高い比
誘電率を有するが、一般に他の材料との密着性が悪く製
造工程の途中で物理的にはがれやすく、歩留まりが悪い
という欠点があった。また、これらの理由から界面で多
くの電荷トラップが発生し、経時変化が大きいという問
題があった。また、SiO2やSi3N4等のシリコンを主成分
とする絶縁膜は、一般に比誘電率が小さく薄膜トランジ
スタの相互コンダクタンスを大きくできないという欠点
があった。また、電子ビーム蒸着法により得られる絶縁
膜は、高真空中で蒸着物質が高温に加熱されるため、蒸
着時に熱解離が起こり組成比が化学量論的組成からずれ
ていることが多く、特に酸化物の場合には、酸素欠陥が
できて、それが電荷トラップとなるばかりでなくリーク
電流が増加する原因となる。以上のような理由から、従
来の薄膜トランジスタでは経時変化が大きく、相互コン
ダクタンスが小さく、再現性に乏しいものしか得られな
かった。
誘電率を有するが、一般に他の材料との密着性が悪く製
造工程の途中で物理的にはがれやすく、歩留まりが悪い
という欠点があった。また、これらの理由から界面で多
くの電荷トラップが発生し、経時変化が大きいという問
題があった。また、SiO2やSi3N4等のシリコンを主成分
とする絶縁膜は、一般に比誘電率が小さく薄膜トランジ
スタの相互コンダクタンスを大きくできないという欠点
があった。また、電子ビーム蒸着法により得られる絶縁
膜は、高真空中で蒸着物質が高温に加熱されるため、蒸
着時に熱解離が起こり組成比が化学量論的組成からずれ
ていることが多く、特に酸化物の場合には、酸素欠陥が
できて、それが電荷トラップとなるばかりでなくリーク
電流が増加する原因となる。以上のような理由から、従
来の薄膜トランジスタでは経時変化が大きく、相互コン
ダクタンスが小さく、再現性に乏しいものしか得られな
かった。
そこで、本発明は、以上のような問題点を解決して、
長期にわたり安定した特性を有し、再現性よく製造でき
る薄膜トランジスタを提供することを目的としている。
長期にわたり安定した特性を有し、再現性よく製造でき
る薄膜トランジスタを提供することを目的としている。
問題点を解決するための手段 本発明は前記の目的を達成するため、薄膜トランジス
タにおいて、ゲート絶縁膜が、少なくともアルミニウム
とタンタルとを主成分とする複合絶縁物スパッタ薄膜か
らなる第１のゲート絶縁膜と、前記第１のゲート絶縁膜
と半導体膜との間にあって少なくともタンタルとシリコ
ンとを主成分とする複合絶縁物スパッタ薄膜からなる第
２のゲート絶縁膜との多層膜とからなることを特徴とし
ている。
タにおいて、ゲート絶縁膜が、少なくともアルミニウム
とタンタルとを主成分とする複合絶縁物スパッタ薄膜か
らなる第１のゲート絶縁膜と、前記第１のゲート絶縁膜
と半導体膜との間にあって少なくともタンタルとシリコ
ンとを主成分とする複合絶縁物スパッタ薄膜からなる第
２のゲート絶縁膜との多層膜とからなることを特徴とし
ている。
作用 本発明によれば、半導体膜に接するゲート絶縁膜とし
てスパッタ法により形成されたタンタルとシリコンとを
主成分とする絶縁物薄膜が用いられており、これらの膜
は化学量論的組成からのずれが少なく、したがって欠陥
による電荷トラップが少なく、また第１のゲート絶縁膜
であるアルミニウムとタンタルとを主成分とする複合絶
縁物スパッタ薄膜と一部組成が共通であるため、密着性
に優れており界面近傍において欠陥が生成されにくいの
で、半導体チャネル中を流れる電子がトラップされにく
くなる。また、第２のゲート絶縁膜であるタンタルとシ
リコンとを主成分とする複合絶縁物スパッタ薄膜は、半
導体膜との密着性に優れている。また、多層構造のため
ピンホール等の欠陥の成長が途中の界面で断ち切られる
ためリーク電流が非常に小さくなる。また、アルミニウ
ムとタンタルとを主成分とする複合絶縁物スパッタ薄膜
と同様にタンタルとシリコンとを主成分とする複合絶縁
物スパッタ薄膜も、比誘電率がシリコンのみを主成分と
する絶縁膜よりも大きいため、全体として容量が大きく
なり、相互コンダクタンスの大きい薄膜トランジスタと
なる。
てスパッタ法により形成されたタンタルとシリコンとを
主成分とする絶縁物薄膜が用いられており、これらの膜
は化学量論的組成からのずれが少なく、したがって欠陥
による電荷トラップが少なく、また第１のゲート絶縁膜
であるアルミニウムとタンタルとを主成分とする複合絶
縁物スパッタ薄膜と一部組成が共通であるため、密着性
に優れており界面近傍において欠陥が生成されにくいの
で、半導体チャネル中を流れる電子がトラップされにく
くなる。また、第２のゲート絶縁膜であるタンタルとシ
リコンとを主成分とする複合絶縁物スパッタ薄膜は、半
導体膜との密着性に優れている。また、多層構造のため
ピンホール等の欠陥の成長が途中の界面で断ち切られる
ためリーク電流が非常に小さくなる。また、アルミニウ
ムとタンタルとを主成分とする複合絶縁物スパッタ薄膜
と同様にタンタルとシリコンとを主成分とする複合絶縁
物スパッタ薄膜も、比誘電率がシリコンのみを主成分と
する絶縁膜よりも大きいため、全体として容量が大きく
なり、相互コンダクタンスの大きい薄膜トランジスタと
なる。
以上に述べた作用により本発明の薄膜トランジスタ
は、ゲート絶縁膜の構成が、半導体膜との界面で電荷ト
ラップが少なく、全体として高い比誘電率を有し、リー
ク電流を少なくしているので、経時変化の小さいものと
なる。
は、ゲート絶縁膜の構成が、半導体膜との界面で電荷ト
ラップが少なく、全体として高い比誘電率を有し、リー
ク電流を少なくしているので、経時変化の小さいものと
なる。
実施例 以下、本発明の実施例を添付図面にもとずいて説明す
る。
る。
第１図は本発明の薄膜トランジスタの一実施例を示す
断面図である。
断面図である。
ガラス等の絶縁性基板１上に、100nm程度の膜厚を有
するAlからなるゲート電極２が設けられている。さらに
そのゲート電極２を含む絶縁性基板１上に、300nm程度
の膜厚を有し、高周波マグネトロンスパッタ法により形
成された、AlとTaとの複合絶縁膜からなる第１のゲート
絶縁膜３、さらにその上に30nm程度の膜厚を有し、同様
に高周波マグネトロンスパッタ法により形成されたTaと
Siとの複合絶縁膜からなる第２のゲート絶縁膜４が設け
られている。この上に50nm程度の膜厚を有し、抵抗加熱
法により形成されたCdSeからなる半導体膜５、さらにそ
の上に、数〜数十ミクロンの所定の間隔を隔てて100nm
程度の膜厚を有するAlからなるソース電極６及びドレイ
ン電極７が設けられている。
するAlからなるゲート電極２が設けられている。さらに
そのゲート電極２を含む絶縁性基板１上に、300nm程度
の膜厚を有し、高周波マグネトロンスパッタ法により形
成された、AlとTaとの複合絶縁膜からなる第１のゲート
絶縁膜３、さらにその上に30nm程度の膜厚を有し、同様
に高周波マグネトロンスパッタ法により形成されたTaと
Siとの複合絶縁膜からなる第２のゲート絶縁膜４が設け
られている。この上に50nm程度の膜厚を有し、抵抗加熱
法により形成されたCdSeからなる半導体膜５、さらにそ
の上に、数〜数十ミクロンの所定の間隔を隔てて100nm
程度の膜厚を有するAlからなるソース電極６及びドレイ
ン電極７が設けられている。
複合絶縁膜は、たとえばTaの板の上に多数の穴を有す
るAlの板を重ねたターゲットをスパッタすることにより
得られる。
るAlの板を重ねたターゲットをスパッタすることにより
得られる。
第２図は第２のゲート絶縁膜中のTa2O5とSiO2の分子
比率を変化させたときの比誘電率を示しており、本実施
例では比誘電率が15となる条件を選んだ。
比率を変化させたときの比誘電率を示しており、本実施
例では比誘電率が15となる条件を選んだ。
本発明の薄膜トランジスタの効果を調べるため第１図
の第１のゲート絶縁膜３と第２のゲート絶縁膜４の厚さ
を変えて、第１表に示すように薄膜トランジスタ
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を試作した。また、薄
膜トランジスタ（Ｄ）は第２のゲート絶縁膜をSiO2とし
た。ここで（Ａ）は上記で示した本発明の薄膜トランジ
スタである。それぞれのサンプルのチャネル長は10μ
ｍ、チャネル幅は50μｍとした。
の第１のゲート絶縁膜３と第２のゲート絶縁膜４の厚さ
を変えて、第１表に示すように薄膜トランジスタ
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を試作した。また、薄
膜トランジスタ（Ｄ）は第２のゲート絶縁膜をSiO2とし
た。ここで（Ａ）は上記で示した本発明の薄膜トランジ
スタである。それぞれのサンプルのチャネル長は10μ
ｍ、チャネル幅は50μｍとした。
第３図はゲート電圧を変化させたときのドレイン電流
を示している。図から明らかなように本発明の薄膜トラ
ンジスタ（Ａ）は、第２のゲート絶縁膜であるTaとSiと
の複合絶縁膜の比誘電率が比較的大きいため、（Ｂ）の
薄膜トランジスタとほぼ同等の電気特性が得られ、比誘
電率の大きいAlとTaとの複合絶縁物スパッタ薄膜の特徴
が損なわれないことを示している。一方（Ｃ）や（Ｄ）
の薄膜トランジスタでは、AlとTaとの複合絶縁膜に比べ
TaとSiとの複合絶縁膜の比誘電率の方が小さいため、あ
るいはTaとSiとの複合絶縁膜に比べSiO2の比誘電率の方
が小さいために、大きなドレイン電流を得るためには、
大きなゲート電圧を必要とすることがわかる。
を示している。図から明らかなように本発明の薄膜トラ
ンジスタ（Ａ）は、第２のゲート絶縁膜であるTaとSiと
の複合絶縁膜の比誘電率が比較的大きいため、（Ｂ）の
薄膜トランジスタとほぼ同等の電気特性が得られ、比誘
電率の大きいAlとTaとの複合絶縁物スパッタ薄膜の特徴
が損なわれないことを示している。一方（Ｃ）や（Ｄ）
の薄膜トランジスタでは、AlとTaとの複合絶縁膜に比べ
TaとSiとの複合絶縁膜の比誘電率の方が小さいため、あ
るいはTaとSiとの複合絶縁膜に比べSiO2の比誘電率の方
が小さいために、大きなドレイン電流を得るためには、
大きなゲート電圧を必要とすることがわかる。
第４図は、第１図でソース電極６とドレイン電極７を
共通電極として、これとゲート電極２との間に電圧を印
加したときのリーク電流を示している。本発明の薄膜ト
ランジスタ（Ａ）では（Ｂ）または（Ｃ）の薄膜トラン
ジスタに比べて十分にリーク電流が小さいことがわか
る。これは多層構造のため、スパッタ時に発生したピン
ホール等の欠陥が第１のゲート絶縁膜と第２のゲート絶
縁膜との界面で断ち切られる確率が高くなるためと考え
られる。リーク電流が少ないと絶縁膜中の電荷トラップ
に注入される電子の個数も少なくなるため、薄膜トラン
ジスタ特性の経時変化を小さくすることができる。ま
た、（Ｄ）の薄膜トランジスタよりもリーク電流が少な
いことから、SiO2の単独膜よりもTaとSiとの複合絶縁膜
とした方がよりちみつな膜が形成されることがわかる。
共通電極として、これとゲート電極２との間に電圧を印
加したときのリーク電流を示している。本発明の薄膜ト
ランジスタ（Ａ）では（Ｂ）または（Ｃ）の薄膜トラン
ジスタに比べて十分にリーク電流が小さいことがわか
る。これは多層構造のため、スパッタ時に発生したピン
ホール等の欠陥が第１のゲート絶縁膜と第２のゲート絶
縁膜との界面で断ち切られる確率が高くなるためと考え
られる。リーク電流が少ないと絶縁膜中の電荷トラップ
に注入される電子の個数も少なくなるため、薄膜トラン
ジスタ特性の経時変化を小さくすることができる。ま
た、（Ｄ）の薄膜トランジスタよりもリーク電流が少な
いことから、SiO2の単独膜よりもTaとSiとの複合絶縁膜
とした方がよりちみつな膜が形成されることがわかる。
第５図は（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の薄膜トラ
ンジスタについてドレイン電流の経時変化を示したもの
である。本発明の薄膜トランジスタ（Ａ）では、経時変
化が非常に少ない。これは、半導体膜とゲート絶縁膜と
の界面近傍において、非常に密着性がよいため欠陥の発
生が少なく経時変化の主たる原因である電荷トラップの
数が非常に少ないことを意味している。また、前述した
ようにリーク電流が少ないため電荷トラップに注入され
る電子の数自体が少なくなるためと考えられる。
ンジスタについてドレイン電流の経時変化を示したもの
である。本発明の薄膜トランジスタ（Ａ）では、経時変
化が非常に少ない。これは、半導体膜とゲート絶縁膜と
の界面近傍において、非常に密着性がよいため欠陥の発
生が少なく経時変化の主たる原因である電荷トラップの
数が非常に少ないことを意味している。また、前述した
ようにリーク電流が少ないため電荷トラップに注入され
る電子の数自体が少なくなるためと考えられる。
第１図のゲート絶縁膜としては抵抗加熱法や電子ビー
ム法により作製された絶縁膜では上記のような特性は得
られずスパッタ法により作製することで電荷トラップが
少なくなることがわかる。
ム法により作製された絶縁膜では上記のような特性は得
られずスパッタ法により作製することで電荷トラップが
少なくなることがわかる。
第２のゲート絶縁膜がAlとSiとの他にチッ素を含有す
れば、チッ素は可動不純物イオンを捕獲する作用があ
り、不純物イオンの移動による特性の不安定性を改善す
ることができる。
れば、チッ素は可動不純物イオンを捕獲する作用があ
り、不純物イオンの移動による特性の不安定性を改善す
ることができる。
第２のゲート絶縁膜の厚さは、比誘電率が小さいた
め、大きな相互コンダクタンスを得るためには、50nm以
下であることが望ましい。また、10nm以下では安定した
膜特性が得られなかった。
め、大きな相互コンダクタンスを得るためには、50nm以
下であることが望ましい。また、10nm以下では安定した
膜特性が得られなかった。
本実施例では、半導体膜としてCdSeを用いた場合につ
いて述べたが、CdS、CdTeあるいはそれらの固溶体の場
合にも本発明の効果が大であることがわかった。
いて述べたが、CdS、CdTeあるいはそれらの固溶体の場
合にも本発明の効果が大であることがわかった。
発明の効果 本発明の薄膜トランジスタでは、ゲート絶縁膜と半導
体膜との界面において電荷トラップが少なく、また、リ
ーク電流が少ないことから電荷トラップへの電子の注入
そのものが起こりにくいため、薄膜トランジスタの電気
特性や安定性を大きく改善することができる。また、ゲ
ート絶縁膜の比誘電率が全体として大きくなるため、相
互コンダクタンスが大きく各種表示装置の駆動等に広く
利用できるものである。
体膜との界面において電荷トラップが少なく、また、リ
ーク電流が少ないことから電荷トラップへの電子の注入
そのものが起こりにくいため、薄膜トランジスタの電気
特性や安定性を大きく改善することができる。また、ゲ
ート絶縁膜の比誘電率が全体として大きくなるため、相
互コンダクタンスが大きく各種表示装置の駆動等に広く
利用できるものである。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図、第２図はTaとSiとの複合絶縁膜の組成と比誘電率
との関係を示すグラフ、第３図は薄膜トランジスタの電
気特性を示すグラフ、第４図はゲート絶縁膜のリーク電
流を示すグラフ、第５図は薄膜トランジスタ特性の経時
変化を示すグラフである。 １……絶縁性基板、２……ゲート電極、３……第１のゲ
ート絶縁膜（AlとTaとの複合絶縁物スパッタ薄膜）、４
……第２のゲート絶縁膜（TaとSiとの複合絶縁物スパッ
タ薄膜）、５……半導体膜、６……ソース電極、７……
ドレイン電極。
面図、第２図はTaとSiとの複合絶縁膜の組成と比誘電率
との関係を示すグラフ、第３図は薄膜トランジスタの電
気特性を示すグラフ、第４図はゲート絶縁膜のリーク電
流を示すグラフ、第５図は薄膜トランジスタ特性の経時
変化を示すグラフである。 １……絶縁性基板、２……ゲート電極、３……第１のゲ
ート絶縁膜（AlとTaとの複合絶縁物スパッタ薄膜）、４
……第２のゲート絶縁膜（TaとSiとの複合絶縁物スパッ
タ薄膜）、５……半導体膜、６……ソース電極、７……
ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西谷 幹彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 原田 洋一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小川 久仁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 由上 登 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 隈部 建治 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内
Claims (4)
- 【請求項１】絶縁性基板上に設けた少なくともドレイン
電極、ゲート電極、ソース電極、半導体膜及びゲート絶
縁膜で構成され、前記ゲート絶縁膜が、少なくともアル
ミニウムとタンタルとを主成分とする複合絶縁物スパッ
タ薄膜からなる第１のゲート絶縁膜と、前記第１のゲー
ト絶縁膜と前記半導体膜との間にあって少なくともタン
タルとシリコンとを主成分とする複合絶縁物スパッタ薄
膜からなる第２のゲート絶縁膜との多層膜からなること
を特徴とする薄膜トランジスタ。 - 【請求項２】第２のゲート絶縁膜が少なくともタンタル
とシリコンとチッ素とを主成分とする複合絶縁物スパッ
タ薄膜からなることを特徴とする特許請求の範囲第１項
記載の薄膜トランジスタ。 - 【請求項３】第２のゲート絶縁膜の厚さが10nm以上50nm
以下であることを特徴とする特許請求の範囲第１項記載
の薄膜トランジスタ。 - 【請求項４】半導体膜が、Cds、CdSe、CdTe又はそれら
の固溶体であることを特徴とする特許請求の範囲第１項
記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055987A JPH084144B2 (ja) | 1987-03-05 | 1987-03-05 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055987A JPH084144B2 (ja) | 1987-03-05 | 1987-03-05 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63216378A JPS63216378A (ja) | 1988-09-08 |
| JPH084144B2 true JPH084144B2 (ja) | 1996-01-17 |
Family
ID=12862363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5055987A Expired - Fee Related JPH084144B2 (ja) | 1987-03-05 | 1987-03-05 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084144B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270229A (en) * | 1989-03-07 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Thin film semiconductor device and process for producing thereof |
| JP2809523B2 (ja) * | 1991-04-23 | 1998-10-08 | 株式会社神戸製鋼所 | 耐熱性に優れた液晶ディスプレイ用配線電極薄膜材料 |
| US5500301A (en) | 1991-03-07 | 1996-03-19 | Kabushiki Kaisha Kobe Seiko Sho | A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films |
-
1987
- 1987-03-05 JP JP5055987A patent/JPH084144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63216378A (ja) | 1988-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137709B (zh) | 透明氧化物半导体薄膜晶体管 | |
| RU2400865C2 (ru) | Полевой транзистор, использующий оксидную пленку для передачи информации, и способ его изготовления | |
| JP4919811B2 (ja) | ドープされた部分を有する堆積チャネル領域を含むトランジスタ | |
| KR100192856B1 (ko) | Mim장치 제조방법 및 그 장치를 내장한 액정표시장치 | |
| EP0165027A2 (en) | Thin film field effect transistors utilizing a polypnictide semiconductor | |
| JPH06101563B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| US4732659A (en) | Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor | |
| JPH084144B2 (ja) | 薄膜トランジスタ | |
| JPH0797641B2 (ja) | 薄膜トランジスタ | |
| JP2751164B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0797640B2 (ja) | 薄膜トランジスタ | |
| US3402331A (en) | Solid-state active electronic device and microcircuits containing same | |
| JPH01137674A (ja) | 薄膜トランジスタ | |
| JP2796099B2 (ja) | 超電導素子 | |
| JP2506961B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63129669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2879765B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| GB2213987A (en) | MIM devices and liquid crystal display devices incorporating such devices | |
| JPS60132368A (ja) | 薄膜トランジスタ | |
| US3313988A (en) | Field effect semiconductor device and method of forming same | |
| JPS6159779A (ja) | 薄膜トランジスタ | |
| JPS6281060A (ja) | 薄膜トランジスタ | |
| JPS58219768A (ja) | 半導体装置およびその製造方法 | |
| JPH0628317B2 (ja) | 薄膜トランジスタの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |