JPS6159779A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS6159779A
JPS6159779A JP59181304A JP18130484A JPS6159779A JP S6159779 A JPS6159779 A JP S6159779A JP 59181304 A JP59181304 A JP 59181304A JP 18130484 A JP18130484 A JP 18130484A JP S6159779 A JPS6159779 A JP S6159779A
Authority
JP
Japan
Prior art keywords
thin film
gate
layer
tpt
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59181304A
Other languages
English (en)
Other versions
JPH061835B2 (ja
Inventor
Jun Kuwata
純 桑田
Kuni Ogawa
小川 久仁
Koji Nomura
幸治 野村
Yosuke Fujita
洋介 藤田
Atsushi Abe
阿部 惇
Koji Nitta
新田 恒治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59181304A priority Critical patent/JPH061835B2/ja
Publication of JPS6159779A publication Critical patent/JPS6159779A/ja
Publication of JPH061835B2 publication Critical patent/JPH061835B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、焦電型赤外検出器のような受光素子。
EL表示装置のような発光素子等の駆動に使用される薄
膜トランジスタ(以下TPTと略す)に関するものであ
る。
従来例の構成とその問題点 一般的なTPTについて第1図で説明する。
TPTは、絶縁基板1の上にゲート電極2、これを被覆
する酸化物層3Jその上に半導体層4、前記半導体層4
の両端に接触するソース電極5およびドレイン電極6に
より構成されている。
絶縁基板1としては、ガラスまたはセラミック等が使用
される。ゲート電極2は、その材料としテアルミニウム
(At) 、金(Au)、りoム(Cr)等の金属が使
用され、真空蒸着、スパッタリング等の方法により、マ
スク蒸着、フォトエツチング技術を用いて形成される。
酸化物層3は、その材料として酸化アルミニウム(At
203)、−酸化珪素(Sin)、 二酸化珪素(S 
i 02 ) r窒化珪素(S13N4)、酸化タンタ
ル(Ta206)等が使用され、真空蒸着、スパッタリ
ング、CVD等の方法により形成される。半導体層4は
、その材料として一般にセレン化カドミウム(CdSe
)、硫化カドミウム(CdS)、テルル(Te )等が
使用され、真空蒸着、スパッタリング等の方法で形成さ
れる。
ソース電極6.ドレイン電極6としては、一般には、A
t、Au、Or等の金属が用いられる。
TPTの相互コンダクタンスgmは以下のように表わさ
れる。
qm−rpcOz(VG−VT) −−(1)ここでW
はTPTのチャネルの幅、Lはチャネルの長さ、μは半
導体層4のモビリティ、CoXは酸化膜層3の単位面積
当シの容量、vGはTFTのゲート電圧、vT は閾値
電圧である。ところでCoXは・ と表わされる。ここで、ε。は真空の誘電率、C1とt
。Xはそれぞれ酸化物層3の比誘電率および厚さを表わ
している。したがってgmを大きくするためには、C1
の大きな材料を選ぶ必要がある。
トコ口で従来、TPTにおいてドレイン電流を変化させ
るためにゲートとソースとの間に電圧を加えると、その
ゲートとソースとの間にも電流が流れ(ゲートリーク)
TPTのqmが小さくなるという現象が見られた。また
ゲート電圧が0でソースとドレインとの間に電圧を加え
たときのドレイン電流l0FFは、前記ゲートリークが
存在すれば、大きくなる。したがって、ゲート電圧を加
えたときのドレイン電流工ONと”OFFとの比(以下
オン/オフ比という)は前記ゲートリークが大きくなれ
ば、いちじるしく小さくなる。
次に、前記TPTをマトリックス型EI、表示装置の駆
動に使用した場合を考えてみる。
第2図は、一般的なTPTを利用したマトリックス型E
L表示装置の一絵素の回路図を示したものである。すな
わち、スイッチングトランジスタT1.一方の端子が前
記スイッチングトランジスタT、のソース端子に接続さ
れている蓄積用コンデンサC8,ゲート端子が前記スイ
ッチングトランジスタT1 のソース端子に接続され、
かつそのソース端子がコンデンサの他方の端子と接続さ
れている電力用トランジスタT2.および、一方の端子
が前記電力用トランジスタT2のドレイン端子に接続さ
れ、他方の端子が外部の高周波ドライブ電源7に接続さ
れているEL素子CELで構成されている。また、前記
スイッチングトランジスタT のドレイン端子は情報信
号母線x1に、ゲート端子はスイッチング信号母線Y、
にそれぞれ接続され、前記蓄積用コンデンサC8の一方
の端子と前記電力用トランジスタT2 のドレイン端子
は、前記高周波ドライブ電源7に接続する共通垂直母線
Pに接続されている。
Xl、Ylに電圧が加えられると、T1 はオン状態と
なシ、C8に電荷が蓄積され、T2のゲート電圧が上昇
するため、T2がオン状態となり、CELが発光する。
この時、与えられた時間内にC3への充電を完了するた
めには、T、の工ONが充分に大きくなければならない
。たとえば、C8の容量が50pFであり、20マイク
ロ秒以内に充電を完了するため忙は、Xlに加えられた
電圧を20Vとすれば、工3は、501IA以上必要で
ある。
次にx4.ylの電圧が0となシ、T、がオフ状態にな
ればCBに蓄積されている電荷は、T、のオフ抵抗を通
して放電を開始するが、T1 のオフ抵抗が十分大きけ
れば、その放電は徐々にしか行なわれず、T2のゲート
電圧は長時間高電位に保持され、T2はオン状態を維持
し、次にXl、Ylに電圧が加えられるまで、CELは
発光し続ける。
この時T1の”OFFがゲートソース間のゲートリーク
などにより大きくなれば、C8に蓄積された電荷はすみ
やかに放電され、T2がオフ状態となり、CELの発光
が停止する。したがって面順次方式の利点がそこなわれ
ることになる。
ここで、たとえばCELの発光が10ミリ秒以上持続す
るためには、T2のゲート電圧の降下が1゜Vまで許さ
れるとすれば、C5の容量をs’opFとしてて1 の
工○FFは5nA以下でなければならない。したがって
、前記の工○Nの条件とあわせれば、T1のオン/オフ
比は10000倍以上必要である〇 一方、焦電型赤外検出器の高出力インピーダンスで微少
な出力信号を低雑音でインピーダンス変換を行う目的と
してTPTを用いる場合、ゲート電圧がなるべく小さく
て電流値が大きく変化するgmが大きいことが重要なポ
イントとなる。そのために、比誘電率ε、が50以上で
耐圧が大きく、ゲートリークが小さなゲート酸化膜が望
まれる。
しかし比誘電率ε1が50以上の誘電体薄膜には、チタ
ン酸バリウム、チタン酸鉛、チタン酸ストロンチウムと
いったいわゆるペロプスカイト型酸化物薄膜があるが、
耐圧が高く、欠陥における絶縁破壊が電気的に開放にす
るには、ゲート電極、ソース、ドレイン取り出し電極の
厚みと材質に制限が出て来る。通常、電極の抵抗を下げ
るためにアルミニウムで200 ttrm程度の厚みが
必要であるが前記に示したペロブスカイト型酸化物薄膜
では、膜形成時に発生した欠陥のためゲートリークが太
き(TPTの動作は極めて不安定であった。一方、従来
よりゲート酸化物層に用いられている前記の酸化アルミ
ニウム、酸化タンタル等は、膜形成時に発生した欠陥に
よるリークは、電圧印加後電気的に短絡から開放状態に
なる自己回復形絶縁破壊する膜であり、絶縁性に関して
は有利であるがC1が小さかった。
以上説明したように、酸化物層3の材料としては、TP
Tのオン/オフ比を大きくするためには、比誘電率ε1
が大きく、リーク電流の甑めて小さいことが要求される
。また、TPTの安定な特性を得るためには、界面準位
の少ないことも必要である。
前記ゲートリークは、酸化物層の製造方法にも起因して
いるが、TFTのゲートリークが極めて小さく、同一基
板上および製造ロット間でのばらつきも小さくなるよう
に、各製造パラメータの正確な制御を行なうことは、非
常に困難であった。
発明の目的 本発明は、ゲートリークが極めて小さく、gmが大きな
、界面準位の少ない安定な特性のTPTを提供すること
を目的とする。
発明の構成 薄膜の両面に自己回復形絶縁破壊する絶縁膜を配した積
層構造を持つ複合酸化価膜であることを特徴とする。
実施例の説明 本発明によるTPTの具体的な一実施例を第3図を用い
て説明する。ガラスからなる絶縁基板7上に2000人
程度0膜厚を有するAIからなるゲート電極8が設けら
れている。その上には、絶縁層9a、9c及び誘電体層
9bの積層体である酸化物層9が設けられている。絶縁
層9&及び9Cは、BaTa2O6からなるセラミック
ターゲットを、アルゴン80%、酸素20%の混合ガス
中で高周波マグネトロンスパッタすることにより形成し
た、1ooO人程度の膜厚を有する自己回復型絶縁破壊
する膜である。誘電体層9bは、SτT i Oaを主
成分とするセラミックターゲットを、アルゴン20 %
、酸素so%の混合ガス中で高周波マグネトロンスパッ
タすることにより形成した200OA程度の膜厚を有す
る高誘電率を持つ膜である。酸化物層9の上には、50
0人程鹿の膜厚を有するCdSeからなる半導体層10
が、その上には1ooO人程度の膜厚を有するAlから
なるソース電極11およびドレイン電極12が積層され
ている。
本発明によるTPTでは、ゲートリークが非常に小さい
ため、l0FFは1n八以下となり、酸化物層90比誘
を率E1は、約32とA12O3の7に比べ約5倍近く
大きく、オン/オフ比は容易に1C4以上となり、マト
リックス型EL表示装置の駆動用TPTとしても十分使
用できる。また、qmがゲート酸化膜にAl2O3を用
いたTPTに較べ、同−ドレイン電流で4倍以上となる
ためゲート電圧が6v程度でもオン/オフ比が1a程度
と非常に大きくなり微小信号を扱う焦電型赤外検出器に
組み込む低雑音のインピーダンス変換器としても十分使
用可能である。
また、CdSeとこのBaTa2O6,5rTso3゜
BaTa2O6の積層構造を持つ酸化物層との界面特性
は良好であり、経時変化の少ない安定なTPTが得られ
た。
B a T &20sの代りに、PbNb2O6゜P 
b o 、 e S r o 、4 N b 206 
、B a o 、a S r o 、2N b 20 
eのターゲットを用いて同様なTPTを作製した時の特
性は、いずれも良好であった。このことからタングステ
ンブロンズ型酸化物が、本発明の積層構造を作る際極め
て有利であることがわかる。またペロブスカイト型酸化
物と積層することにより高誘電率、高耐圧、低リーク電
流にすることができる。さらに、自己回復型絶縁破壊す
る膜としてAl−Ta−0,A6203,5IO2,5
L3N4 を用いてもε1を大きくでき、リーク電流の
少ないTPTができた。
発明の効果 以上のように本発明によれば、ゲート酸化物層として、
リーク電流が小さく比誘電率の大きい自己回復型絶縁破
壊する絶縁膜を高誘電率を持つ誘電体膜の両側に配した
積層構造を持つ酸化物層を使用することにより、” O
FFが小さく、オン/オフ比の大きいTPTを提供する
ことができる。
【図面の簡単な説明】
第1図は従来のTPTの断面図、第2図はTPTを用い
たマ) IJックス型EI、表示装置の一絵素の回路の
概略図、第3図は本発明の一実施例を示すTPTの断面
図である。 7・・・・・・絶縁基板、8・・・・・・ゲート電極、
9・・・・・・酸化物層、9a、9c・・・・・・自己
回復型絶縁破壊する絶縁層、9b・・・・・・比誘電率
50以上の誘電体層、1o・・・・・・半導体層、11
・・・・・・ソース電極、12・・・・・・ドレイン電
極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 ? 第2図 x′I 第3図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体層とゲート電極との間のゲート酸化物層が
    、比誘電率50以上の誘電体薄膜の両面に自己回復形絶
    縁破壊する絶縁膜を配した積層構造を持つ複合酸化物膜
    であることを特徴とする薄膜トランジスタ。
  2. (2)比誘電率50以上の誘電体薄膜が、チタン酸スト
    ロンチウムを主成分とすることを特徴とする特許請求の
    範囲第1項記載の薄膜トランジスタ。
  3. (3)自己回復形絶縁破壊する絶縁膜が、タングステン
    ブロンズ型酸化物からなるターゲットを用いてスパッタ
    により形成された薄膜であることを特徴とする特許請求
    の範囲第1項記載の薄膜トランジスタ。
  4. (4)自己回復形絶縁破壊する絶縁膜が、AB_2O_
    6なる化学式で表記され、上記一般式中のAがBa、P
    b、Sr、CaおよびCdよりなるグループのなかから
    選ばれた少なくとも一種からなり、同BがTa、Nbの
    内少なくとも一種からなることを特徴とする特許請求の
    範囲第1項記載の薄膜トランジスタ。
JP59181304A 1984-08-30 1984-08-30 薄膜トランジスタ Expired - Lifetime JPH061835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59181304A JPH061835B2 (ja) 1984-08-30 1984-08-30 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181304A JPH061835B2 (ja) 1984-08-30 1984-08-30 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS6159779A true JPS6159779A (ja) 1986-03-27
JPH061835B2 JPH061835B2 (ja) 1994-01-05

Family

ID=16098332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181304A Expired - Lifetime JPH061835B2 (ja) 1984-08-30 1984-08-30 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH061835B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346178A (ja) * 1986-07-02 1988-02-27 ジエネサーチ・プロプライアタリー・リミテツド ハロゲン化有機化合物の分解方法
JPH01281142A (ja) * 1988-04-28 1989-11-13 Matsushita Electric Ind Co Ltd ハロゲン化非環式炭化水素化合物の光分解装置
JPH067474A (ja) * 1992-06-27 1994-01-18 Makoto Ogose ハロゲン化化合物の分解方法及びその分解装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346178A (ja) * 1986-07-02 1988-02-27 ジエネサーチ・プロプライアタリー・リミテツド ハロゲン化有機化合物の分解方法
JPH01281142A (ja) * 1988-04-28 1989-11-13 Matsushita Electric Ind Co Ltd ハロゲン化非環式炭化水素化合物の光分解装置
JPH067474A (ja) * 1992-06-27 1994-01-18 Makoto Ogose ハロゲン化化合物の分解方法及びその分解装置
US5665320A (en) * 1992-06-27 1997-09-09 Ogoshi; Makoto Decomposition method for halogenated compound and decomposition apparatus therefor

Also Published As

Publication number Publication date
JPH061835B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
US20040195694A1 (en) BEOL decoupling capacitor
JPH0793969A (ja) 強誘電体容量素子
US4888246A (en) Dielectric thin film, and method for making the thin film
US20060108579A1 (en) Low-voltage organic transistors on flexible substrates using high-gate dielectric insulators by room temperature process
JPS6159779A (ja) 薄膜トランジスタ
JPH05142571A (ja) 液晶表示装置
JP2564501B2 (ja) 半導体装置
JPS6167964A (ja) 薄膜トランジスタ
JPH0628317B2 (ja) 薄膜トランジスタの製造法
JP3198453B2 (ja) 半導体装置及びその製造方法
JP2001189422A (ja) 薄膜キャパシタの製造方法
JPH0456168A (ja) 薄膜トランジスタおよびその製造方法
JPH05299584A (ja) 薄膜容量素子及び半導体記憶装置
JPH10256085A (ja) 容量可変素子、その駆動方法、及びその製造方法
JPH0563947B2 (ja)
JPH0486891A (ja) El発光装置
JPS59147460A (ja) 薄膜トランジスタ
Huber Properties of hafnium dioxide thin-film capacitors
JPS63216378A (ja) 薄膜トランジスタ
KR0179804B1 (ko) 반도체장치의 캐패시터 및 그 제조방법
JPH0377670B2 (ja)
JPH06224389A (ja) 半導体記憶装置及びその製造方法
KR20210148754A (ko) 강유전체를 이용하여 충전 효율을 개선한 디지털 콘덴서의 구조 및 제조방법
JPH118362A (ja) 誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法
KR100421898B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term