JP2751164B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2751164B2 JP2751164B2 JP62251036A JP25103687A JP2751164B2 JP 2751164 B2 JP2751164 B2 JP 2751164B2 JP 62251036 A JP62251036 A JP 62251036A JP 25103687 A JP25103687 A JP 25103687A JP 2751164 B2 JP2751164 B2 JP 2751164B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- thin film
- film transistor
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000010408 film Substances 0.000 claims description 49
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 229910004613 CdTe Inorganic materials 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000006104 solid solution Substances 0.000 claims description 2
- 238000003949 trap density measurement Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、薄膜トランジスタに関し、特にゲート絶
縁膜中の電子トラップに起因する薄膜トランジスタ特性
の不安定性を改良した薄膜トランジスタに関する。 従来の技術 薄膜トランジスタは、ソース・ドレイン電極間の半導
体の電気電導波を半導体と接する絶縁膜を介して設けら
れた第三の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点でイメージセンサある
いは液晶やEL表示装置等の駆動回路やスイッチングアレ
ーを目的に研究が続けられている。このような薄膜トラ
ンジスタにおいて、最も重要な点は、素子特性の変動が
なく長時間にわたって安定に動作することである。 薄膜トランジスタ特性の経時変化の原因としては、半
導体膜中あるいは半導体膜とゲート絶縁膜との界面ある
いはゲート絶縁膜中にあって電子を捕獲することのでき
る電荷トラップによるものと考えられている。この内、
ゲート絶縁膜中に存在する電荷トラップは他の電荷トラ
ップに比べてその数が多く、また、絶縁膜中と伝導度が
低いため通常長い緩和時間を必要とすることから、薄膜
トランジスタ特性の長期的な経時変化の主たる原因であ
ると考られている。絶縁膜中に電荷トラップが多く存在
したり、絶縁膜のリーク電流が大きいと、半導体膜と絶
縁膜との界面に形成されたチャネル中を移動する電子が
絶縁膜に引き込まれ、電荷トラップに捕獲され、実効的
なゲート電圧が変化してドレイン電流が変動したりす
る。以上の点から安定なトランジスタ特性を有する素子
を実現するには、電荷トラップが少なくリーク電流の少
ない絶縁膜をゲート絶縁膜として用いることが望まし
い。 従来、上記薄膜トランジスタのゲート絶縁膜として
は、スパッタ方により形成したAl2O3、Ta2O5、SiO2、Si
3N4等の薄膜が用いられていた。 発明が解決しようとする問題点 薄膜トランジスタのゲート絶縁膜としてAl2O3やTa2O5
あるいはそれらの複合絶縁膜等をスパッタ法により形成
する場合、一般にスパッタ中にプラズマ粒子が膜に衝突
して欠陥を生成して、これが電荷トラップとなり経時変
化が大きくなるという問題があった。 また、スパッタ時の雰囲気ガスの圧力やパワー密度等
の各種パラメータと電荷トラップとの相関は今までに明
らかにされておらず、上記した理由や、組成比が化学量
論的組成からずれて酸素欠陥ができて、それが電荷トラ
ップとなるばかりでなくリーク電流が増加する原因とな
っていた。 以上のような理由から、従来のスパッタ法により形成
したゲート絶縁膜を用いた薄膜トランジスタでは経時変
化が大きく、ゲートリーク電流が大きく、再現性に乏し
いものしか得られなかった。 そこで、本発明は、以上のような問題点を解決して、
長期にわたり安定した特性を有し、再現性よく製造でき
る薄膜トランジスタを提供することを目的としている。 問題点を解決するための手段 上記目的を達成するために本発明は、絶縁性基板上に
設けた、少なくともドレイン電極、ゲート電極、ソース
電極、半導体膜及びゲート絶縁膜から構成された薄膜ト
ランジスタの製造方法であって、ゲート絶縁膜をスパッ
タにより形成する際の雰囲気ガスを0.8Pa以上2.0Pa以下
とするものである。 作用 本発明によれば、スパッタ時の雰囲気ガスの圧力を限
定したスパッタ法により形成された絶縁物薄膜が用いら
れており、これらの膜はプラズマ粒子の衝突による欠陥
が少なく、かつ化学量論的組成からのずれも少ないため
電荷トラップが少なく、また、ゲートリーク電流も非常
に小さい。 これにより本発明の薄膜トランジスタはゲート絶縁膜
中の電荷トラップが少なく、リーク電流を少なくしてい
るので、経時変化の小さいものとなる。 実施例 以下、本発明の実施例を添付図面にもとずいて説明す
る。 第１図は本発明の薄膜トランジスタの一実施例を示す
断面図である。 ガラス等の絶縁性基板１上の100nm程度の膜厚を有す
るAlからなるゲート電極２、さらにそのゲート電極２を
含む絶縁性基板１上に300nm程度の膜厚を有し、高周波
マグネトロンスパッタ法により形成されたAl2O3からな
るゲート絶縁膜３、この上に50nm程度の膜厚を有し、抵
抗加熱法により形成されたCdSeからなる半導体膜４、さ
らにその上に、数〜数十ミクロンの所定の間隔を隔てて
100nm程度の膜厚を有するAlからなるソース電極５及び
ドレイン電極６から構成されている。 第２図はゲート絶縁膜３をスパッタするさいの雰囲気
ガスの圧力を変化させたときの実効トラップ密度を示し
ている。実効トラップ密度の測定方法は、たとえば、T.
H.Ning et al:J.Appl.phys.,45（1974）5373に示され
ている方法を用いた。 また、第３図は同様にゲート絶縁膜３をスパッタする
さいの雰囲気ガスの圧力とゲートリーク電流との関係を
示している。ゲートリーク電流は、第一図に示す薄膜ト
ランジスタにおいてソース電極５とドレイン電極６とを
ショートして、それらの電極とゲート電極との間に10V
の電圧を印加したときの電流を示している。 第２図から明らかなように、ゲート絶縁膜３をスパッ
タするさいの雰囲気ガスの圧力を0.8Pa以上とすること
により実効トラップ密度が十分に小さくなり、薄膜トラ
ンジスタの経時変化を小さくすることができる。また、
第３図からは雰囲気ガスの圧力を2.0Pa以下とすること
により、ゲートリーク電流を十分に小さくすることがで
きることがわかる。これは、雰囲気ガスの圧力を0.8Pa
以上とすれば、スパッタ時にプラズマ粒子同士が衝突す
る確率が増え、直接ゲート絶縁膜の表面にプラズマ粒子
が衝突して欠陥を生成する確率が減少するためであり、
また、2.0Pa以上では、プラズマの活性度が低くなり酸
素ガスとの反応性が悪くなり、組成比が化学量論的組成
からずれることによりゲートリーク電流が増えるためと
考えられる。 以上で示したように、本発明の薄膜トランジスタは、
ゲート絶縁膜として雰囲気ガスの圧力を0.8Pa以上、2.0
Pa以下でのスパッタ絶縁膜としているので、経時変化が
非常に小さく、ゲートリーク電流も少ない。 第４図はゲート絶縁膜のスパッタ時のパワー密度を変
化させたときの実効トラップ密度を調べた結果である。
図から明らかなように、パワー密度が4.0W/cm2以下では
十分に実効トラップ密度が小さく、経時変化の小さい薄
膜トランジスタが得られることがわかる。 また、スパッタ時の基板温度が200℃以上では、上記
した効果が特に顕著であり、さらに実効トラップ密度が
減少することが確認された。 スパッタ時の雰囲気ガスとしては、アルゴンガスと酸
素ガスとの混合ガス雰囲気が望ましい。 また、ゲート絶縁膜の材料をAlとTaとの複合絶縁膜と
すれば誘電率が大きいことから、薄膜トランジスタの相
互コンダクタンスを大きくでき、ゲート電圧を小さくで
きることから、ゲート絶縁膜中へのトンネル効果による
電子の注入そのものを小さくできるため、さらに経時変
化を小さくすることができる。 本実施例では、半導体膜としてCdSeを用いた場合につ
いて述べたが、CdS、CdTeあるいはそれらの固溶体の場
合にも本発明の効果が大であることがわかった。 発明の効果 以上の説明から明らかなように、本発明の薄膜トラン
ジスタでは、ゲート絶縁膜中の電荷トラップが少なく、
また、リーク電流が少ないことから電荷トラップへの電
子の注入そのものが起こりにくいため、薄膜トランジス
タの電気特性や安定性を大きく改善することができ、各
種表示装置やイメージセンサ等の駆動回路等に広く利用
できるものである。
縁膜中の電子トラップに起因する薄膜トランジスタ特性
の不安定性を改良した薄膜トランジスタに関する。 従来の技術 薄膜トランジスタは、ソース・ドレイン電極間の半導
体の電気電導波を半導体と接する絶縁膜を介して設けら
れた第三の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点でイメージセンサある
いは液晶やEL表示装置等の駆動回路やスイッチングアレ
ーを目的に研究が続けられている。このような薄膜トラ
ンジスタにおいて、最も重要な点は、素子特性の変動が
なく長時間にわたって安定に動作することである。 薄膜トランジスタ特性の経時変化の原因としては、半
導体膜中あるいは半導体膜とゲート絶縁膜との界面ある
いはゲート絶縁膜中にあって電子を捕獲することのでき
る電荷トラップによるものと考えられている。この内、
ゲート絶縁膜中に存在する電荷トラップは他の電荷トラ
ップに比べてその数が多く、また、絶縁膜中と伝導度が
低いため通常長い緩和時間を必要とすることから、薄膜
トランジスタ特性の長期的な経時変化の主たる原因であ
ると考られている。絶縁膜中に電荷トラップが多く存在
したり、絶縁膜のリーク電流が大きいと、半導体膜と絶
縁膜との界面に形成されたチャネル中を移動する電子が
絶縁膜に引き込まれ、電荷トラップに捕獲され、実効的
なゲート電圧が変化してドレイン電流が変動したりす
る。以上の点から安定なトランジスタ特性を有する素子
を実現するには、電荷トラップが少なくリーク電流の少
ない絶縁膜をゲート絶縁膜として用いることが望まし
い。 従来、上記薄膜トランジスタのゲート絶縁膜として
は、スパッタ方により形成したAl2O3、Ta2O5、SiO2、Si
3N4等の薄膜が用いられていた。 発明が解決しようとする問題点 薄膜トランジスタのゲート絶縁膜としてAl2O3やTa2O5
あるいはそれらの複合絶縁膜等をスパッタ法により形成
する場合、一般にスパッタ中にプラズマ粒子が膜に衝突
して欠陥を生成して、これが電荷トラップとなり経時変
化が大きくなるという問題があった。 また、スパッタ時の雰囲気ガスの圧力やパワー密度等
の各種パラメータと電荷トラップとの相関は今までに明
らかにされておらず、上記した理由や、組成比が化学量
論的組成からずれて酸素欠陥ができて、それが電荷トラ
ップとなるばかりでなくリーク電流が増加する原因とな
っていた。 以上のような理由から、従来のスパッタ法により形成
したゲート絶縁膜を用いた薄膜トランジスタでは経時変
化が大きく、ゲートリーク電流が大きく、再現性に乏し
いものしか得られなかった。 そこで、本発明は、以上のような問題点を解決して、
長期にわたり安定した特性を有し、再現性よく製造でき
る薄膜トランジスタを提供することを目的としている。 問題点を解決するための手段 上記目的を達成するために本発明は、絶縁性基板上に
設けた、少なくともドレイン電極、ゲート電極、ソース
電極、半導体膜及びゲート絶縁膜から構成された薄膜ト
ランジスタの製造方法であって、ゲート絶縁膜をスパッ
タにより形成する際の雰囲気ガスを0.8Pa以上2.0Pa以下
とするものである。 作用 本発明によれば、スパッタ時の雰囲気ガスの圧力を限
定したスパッタ法により形成された絶縁物薄膜が用いら
れており、これらの膜はプラズマ粒子の衝突による欠陥
が少なく、かつ化学量論的組成からのずれも少ないため
電荷トラップが少なく、また、ゲートリーク電流も非常
に小さい。 これにより本発明の薄膜トランジスタはゲート絶縁膜
中の電荷トラップが少なく、リーク電流を少なくしてい
るので、経時変化の小さいものとなる。 実施例 以下、本発明の実施例を添付図面にもとずいて説明す
る。 第１図は本発明の薄膜トランジスタの一実施例を示す
断面図である。 ガラス等の絶縁性基板１上の100nm程度の膜厚を有す
るAlからなるゲート電極２、さらにそのゲート電極２を
含む絶縁性基板１上に300nm程度の膜厚を有し、高周波
マグネトロンスパッタ法により形成されたAl2O3からな
るゲート絶縁膜３、この上に50nm程度の膜厚を有し、抵
抗加熱法により形成されたCdSeからなる半導体膜４、さ
らにその上に、数〜数十ミクロンの所定の間隔を隔てて
100nm程度の膜厚を有するAlからなるソース電極５及び
ドレイン電極６から構成されている。 第２図はゲート絶縁膜３をスパッタするさいの雰囲気
ガスの圧力を変化させたときの実効トラップ密度を示し
ている。実効トラップ密度の測定方法は、たとえば、T.
H.Ning et al:J.Appl.phys.,45（1974）5373に示され
ている方法を用いた。 また、第３図は同様にゲート絶縁膜３をスパッタする
さいの雰囲気ガスの圧力とゲートリーク電流との関係を
示している。ゲートリーク電流は、第一図に示す薄膜ト
ランジスタにおいてソース電極５とドレイン電極６とを
ショートして、それらの電極とゲート電極との間に10V
の電圧を印加したときの電流を示している。 第２図から明らかなように、ゲート絶縁膜３をスパッ
タするさいの雰囲気ガスの圧力を0.8Pa以上とすること
により実効トラップ密度が十分に小さくなり、薄膜トラ
ンジスタの経時変化を小さくすることができる。また、
第３図からは雰囲気ガスの圧力を2.0Pa以下とすること
により、ゲートリーク電流を十分に小さくすることがで
きることがわかる。これは、雰囲気ガスの圧力を0.8Pa
以上とすれば、スパッタ時にプラズマ粒子同士が衝突す
る確率が増え、直接ゲート絶縁膜の表面にプラズマ粒子
が衝突して欠陥を生成する確率が減少するためであり、
また、2.0Pa以上では、プラズマの活性度が低くなり酸
素ガスとの反応性が悪くなり、組成比が化学量論的組成
からずれることによりゲートリーク電流が増えるためと
考えられる。 以上で示したように、本発明の薄膜トランジスタは、
ゲート絶縁膜として雰囲気ガスの圧力を0.8Pa以上、2.0
Pa以下でのスパッタ絶縁膜としているので、経時変化が
非常に小さく、ゲートリーク電流も少ない。 第４図はゲート絶縁膜のスパッタ時のパワー密度を変
化させたときの実効トラップ密度を調べた結果である。
図から明らかなように、パワー密度が4.0W/cm2以下では
十分に実効トラップ密度が小さく、経時変化の小さい薄
膜トランジスタが得られることがわかる。 また、スパッタ時の基板温度が200℃以上では、上記
した効果が特に顕著であり、さらに実効トラップ密度が
減少することが確認された。 スパッタ時の雰囲気ガスとしては、アルゴンガスと酸
素ガスとの混合ガス雰囲気が望ましい。 また、ゲート絶縁膜の材料をAlとTaとの複合絶縁膜と
すれば誘電率が大きいことから、薄膜トランジスタの相
互コンダクタンスを大きくでき、ゲート電圧を小さくで
きることから、ゲート絶縁膜中へのトンネル効果による
電子の注入そのものを小さくできるため、さらに経時変
化を小さくすることができる。 本実施例では、半導体膜としてCdSeを用いた場合につ
いて述べたが、CdS、CdTeあるいはそれらの固溶体の場
合にも本発明の効果が大であることがわかった。 発明の効果 以上の説明から明らかなように、本発明の薄膜トラン
ジスタでは、ゲート絶縁膜中の電荷トラップが少なく、
また、リーク電流が少ないことから電荷トラップへの電
子の注入そのものが起こりにくいため、薄膜トランジス
タの電気特性や安定性を大きく改善することができ、各
種表示装置やイメージセンサ等の駆動回路等に広く利用
できるものである。
【図面の簡単な説明】
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図、第２図はスパッタ時の雰囲気ガスの圧力とゲート
絶縁膜中の実効トラップ密度との関係を示す図、第３図
はスパッタ時の雰囲気ガスの圧力とゲートリーク電流と
の関係を示す図、第４図はスパッタ時のパワー密度とゲ
ート絶縁膜中の実効トラップ密度との関係を示す図であ
る。 １……絶縁性基板、２……ゲート電極、３……ゲート絶
縁膜、４……半導体膜、５……ソース電極、６……ドレ
イン電極
面図、第２図はスパッタ時の雰囲気ガスの圧力とゲート
絶縁膜中の実効トラップ密度との関係を示す図、第３図
はスパッタ時の雰囲気ガスの圧力とゲートリーク電流と
の関係を示す図、第４図はスパッタ時のパワー密度とゲ
ート絶縁膜中の実効トラップ密度との関係を示す図であ
る。 １……絶縁性基板、２……ゲート電極、３……ゲート絶
縁膜、４……半導体膜、５……ソース電極、６……ドレ
イン電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 原田 洋一
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 小川 久仁
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 由上 登
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 昭57−104224（ＪＰ，Ａ)
特開 昭57−109341（ＪＰ，Ａ)
特開 昭60−27132（ＪＰ，Ａ)
特開 昭61−77329（ＪＰ，Ａ)
特開 昭61−189669（ＪＰ，Ａ)
特開 昭62−42564（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．少なくともドレイン電極、ゲート電極、ソース電
極、半導体膜及びゲート絶縁膜が絶縁性基板上に形成さ
れた薄膜トランジスタの製造方法であって、かつ、前記
ゲート絶縁膜をスパッタにより形成する際の雰囲気ガス
が0.8Pa以上2.0Pa以下であることを特徴とする薄膜トラ
ンジスタの製造方法。 ２．ゲート絶縁膜が、少なくともAlとTaとを主成分とす
る複合絶縁膜であることを特徴とする特許請求の範囲第
１項記載の薄膜トランジスタの製造方法。 ３．ゲート絶縁膜をスパッタにより形成する際のパワー
密度が、4.0W/cm2以下であることを特徴とする特許請求
の範囲第１項記載の薄膜トランジスタの製造方法。 ４．ゲート絶縁膜をスパッタにより形成する際の基板温
度が、200℃以上であることを特徴とする特許請求の範
囲第１項記載の薄膜トランジスタの製造方法。 ５．ゲート絶縁膜をスパッタにより形成する際の雰囲気
が、少なくとも酸素ガスとアルゴンガスとの混合雰囲気
であることを特徴とする特許請求の範囲第１項記載の薄
膜トランジスタの製造方法。 ６．半導体膜が、CdS、CdSe、CdTeまたはそれらの固溶
体であることを特徴とする特許請求の範囲第１項記載の
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251036A JP2751164B2 (ja) | 1987-10-05 | 1987-10-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251036A JP2751164B2 (ja) | 1987-10-05 | 1987-10-05 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0193172A JPH0193172A (ja) | 1989-04-12 |
| JP2751164B2 true JP2751164B2 (ja) | 1998-05-18 |
Family
ID=17216660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251036A Expired - Lifetime JP2751164B2 (ja) | 1987-10-05 | 1987-10-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751164B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270229A (en) * | 1989-03-07 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Thin film semiconductor device and process for producing thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104224A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Forming method of insulating thin film |
| JPS59147460A (ja) * | 1983-02-10 | 1984-08-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6027132A (ja) * | 1983-07-25 | 1985-02-12 | Mitsubishi Electric Corp | 絶縁膜の形成方法 |
| JPS60132368A (ja) * | 1983-12-20 | 1985-07-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6177329A (ja) * | 1984-09-21 | 1986-04-19 | Toshiba Corp | 薄膜形成装置 |
| JPS61168962A (ja) * | 1985-01-22 | 1986-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0650778B2 (ja) * | 1985-08-20 | 1994-06-29 | 松下電器産業株式会社 | 薄膜トランジスタおよびその製造方法 |
| JPS6281060A (ja) * | 1985-10-04 | 1987-04-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
-
1987
- 1987-10-05 JP JP62251036A patent/JP2751164B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0193172A (ja) | 1989-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137709B (zh) | 透明氧化物半导体薄膜晶体管 | |
| US3872359A (en) | Thin film transistor and method of fabrication thereof | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JP2751164B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05142571A (ja) | 液晶表示装置 | |
| JPH084144B2 (ja) | 薄膜トランジスタ | |
| KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0797641B2 (ja) | 薄膜トランジスタ | |
| JPH0797640B2 (ja) | 薄膜トランジスタ | |
| JPH0442577A (ja) | 薄膜トランジスタ | |
| JPS63129669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6143474A (ja) | 半導体装置 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPH1022506A (ja) | ポリシリコン薄膜トランジスタおよび液晶表示装置 | |
| JPS63280457A (ja) | 薄膜トランジスタ | |
| JPS6281060A (ja) | 薄膜トランジスタ | |
| JPH0359585B2 (ja) | ||
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JPH0828354B2 (ja) | 複合物薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPS61231765A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0277164A (ja) | 薄膜半導体素子 | |
| Wysocki et al. | Photofabricated thin-film transistor arrays | |
| Misumi et al. | Evaporated polycrystalline-silicon thin-film transistors on glass |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |