JPS63280457A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS63280457A JPS63280457A JP11508187A JP11508187A JPS63280457A JP S63280457 A JPS63280457 A JP S63280457A JP 11508187 A JP11508187 A JP 11508187A JP 11508187 A JP11508187 A JP 11508187A JP S63280457 A JPS63280457 A JP S63280457A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate
- gate insulating
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 239000010408 film Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 6
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000004544 sputter deposition Methods 0.000 claims description 5
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 229910004613 CdTe Inorganic materials 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000006104 solid solution Substances 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000004372 Polyvinyl alcohol Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 abstract description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000379 polymerizing effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 polyparaxylene Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、薄膜トランジスタに関し、特に特定の材料
から構成され、安定性に優れ、OFF時の電流を容易に
制御することのできる二重ゲート構造を有する薄膜トラ
ンジスタに関する。
から構成され、安定性に優れ、OFF時の電流を容易に
制御することのできる二重ゲート構造を有する薄膜トラ
ンジスタに関する。
従来の技術
薄膜トランジスタは、ソース・ドレイン電極間の半導体
の電気量導度を、半導体と接する絶縁膜を介して設けら
れた第三の電極(ゲート電極)に印加する電圧によって
制御する、いわゆる電界効果型トランジスタとして知ら
れている。従来薄膜トランジスタは、大面積に渡ってス
イッチングアレーを形成し易い点、あるいは材料が安価
なため低コストになり得るなどの点でイメージセンサあ
るいは液晶やEL表示装置等の駆動回路やスイッチング
アレーを目的に研究が続けられている。このような薄膜
トランジスタにおいて、ON電流とOFF電流との比を
大きくすることは、薄膜トランジスタの性能において重
要なポイントである。
の電気量導度を、半導体と接する絶縁膜を介して設けら
れた第三の電極(ゲート電極)に印加する電圧によって
制御する、いわゆる電界効果型トランジスタとして知ら
れている。従来薄膜トランジスタは、大面積に渡ってス
イッチングアレーを形成し易い点、あるいは材料が安価
なため低コストになり得るなどの点でイメージセンサあ
るいは液晶やEL表示装置等の駆動回路やスイッチング
アレーを目的に研究が続けられている。このような薄膜
トランジスタにおいて、ON電流とOFF電流との比を
大きくすることは、薄膜トランジスタの性能において重
要なポイントである。
従来、薄膜トランジスタのON電流を大きくするために
は、半導体膜の結晶性を上げて電子易動度を太き(すれ
ばよい。また、OFF電流を小さくするためには、半導
体膜の両面の状態を制御してOFF時の導電率を小さく
する必要があるが、これには第4図に示す二重ゲート型
薄膜トランジスタが知られている。すなわち絶縁性基板
9の上に第一のゲート電極10、第一のゲート絶縁膜1
1、所定の間隔を隔てて設けられたソース及びドレイン
電極12.13に接続された半導体膜14、第二のゲー
ト絶縁膜15、第二のゲート電極16から構成されてい
る。前記二重ゲート型薄膜トランジスタは、OFF時に
おいて、半導体膜の両面に空乏層が発生するため、OF
F電流を小さく抑えることができる。
は、半導体膜の結晶性を上げて電子易動度を太き(すれ
ばよい。また、OFF電流を小さくするためには、半導
体膜の両面の状態を制御してOFF時の導電率を小さく
する必要があるが、これには第4図に示す二重ゲート型
薄膜トランジスタが知られている。すなわち絶縁性基板
9の上に第一のゲート電極10、第一のゲート絶縁膜1
1、所定の間隔を隔てて設けられたソース及びドレイン
電極12.13に接続された半導体膜14、第二のゲー
ト絶縁膜15、第二のゲート電極16から構成されてい
る。前記二重ゲート型薄膜トランジスタは、OFF時に
おいて、半導体膜の両面に空乏層が発生するため、OF
F電流を小さく抑えることができる。
従来、上記薄膜トランジスタのゲート絶縁膜としては、
電子ビーム蒸着法あるいはスパッタ法で形成した、AI
!203、Ta105、S i O2,5iaNa等の
薄膜が用いられていた。
電子ビーム蒸着法あるいはスパッタ法で形成した、AI
!203、Ta105、S i O2,5iaNa等の
薄膜が用いられていた。
発明が解決しようとする問題点
半導体膜の結晶性を上げて電子易動度を太き(するため
には、半導体膜の膜厚を厚(する必要があるが、膜厚を
厚くすれば、半導体裏面の制御ができにくいために、O
N電流が増える以上にOFF電流が太き(なり、その結
果ON電流とOFF電流との比が小さくなるという欠点
がある。
には、半導体膜の膜厚を厚(する必要があるが、膜厚を
厚くすれば、半導体裏面の制御ができにくいために、O
N電流が増える以上にOFF電流が太き(なり、その結
果ON電流とOFF電流との比が小さくなるという欠点
がある。
二重ゲート型薄膜トランジスタにおいて、第二のゲート
絶縁膜15を半導体薄膜14上に形成するのに、スパッ
タ法もしくはプラズマCVD法を用いた場合、高エネル
ギーを持ったプラズマ粒子が直接半導体薄膜の表面に入
射するため、半導体膜中に欠陥が生じて電気的特性が劣
化したり、温度が上昇して拡散などのため電気的特性が
変化するなどの不都合があった。一方、電子ビーム蒸着
法や抵抗加熱法による場合には、膜のち密性が悪く、酸
素ガスや水蒸気等が拡散したり、リーク電流が太き(な
るなどの欠点があった。
絶縁膜15を半導体薄膜14上に形成するのに、スパッ
タ法もしくはプラズマCVD法を用いた場合、高エネル
ギーを持ったプラズマ粒子が直接半導体薄膜の表面に入
射するため、半導体膜中に欠陥が生じて電気的特性が劣
化したり、温度が上昇して拡散などのため電気的特性が
変化するなどの不都合があった。一方、電子ビーム蒸着
法や抵抗加熱法による場合には、膜のち密性が悪く、酸
素ガスや水蒸気等が拡散したり、リーク電流が太き(な
るなどの欠点があった。
また、二重ゲート型薄膜トランジスタを駆動回路として
用いる場合、ゲート容量が大きくなるためその動作スピ
ードが問題となるが、動作スピードを早めるためには、
第二のゲート絶縁膜を厚(して容量を小さくする必要が
ある。しかしながら上記したゲート絶縁膜材料では成長
速度をあまり早くできず、製造コストが高くなるという
欠点があった。
用いる場合、ゲート容量が大きくなるためその動作スピ
ードが問題となるが、動作スピードを早めるためには、
第二のゲート絶縁膜を厚(して容量を小さくする必要が
ある。しかしながら上記したゲート絶縁膜材料では成長
速度をあまり早くできず、製造コストが高くなるという
欠点があった。
以上のような理由から、従来の二重ゲート型薄膜トラン
ジスタでは本来の特性が得られず、ON電流とOFF電
流との比を大きくすることができなかった。
ジスタでは本来の特性が得られず、ON電流とOFF電
流との比を大きくすることができなかった。
そこで、本発明は、以上のような問題点を解決して、半
導体膜にダメージを与えることなく二重ゲート型薄膜ト
ランジスタを構成して、半導体膜の上下両面の状態を制
御し、OFF電流の小さい薄膜トランジスタを提供する
ことを目的としている。
導体膜にダメージを与えることなく二重ゲート型薄膜ト
ランジスタを構成して、半導体膜の上下両面の状態を制
御し、OFF電流の小さい薄膜トランジスタを提供する
ことを目的としている。
問題点を解決するための手段
絶縁性基板上に順次構成された、少な(とも第一のゲー
ト電極と、第一のゲート絶縁膜と、所定の間隔を隔てて
設けられたソース及びドレイン電極に接続された半導体
膜と、第二のゲート絶縁膜と、第二のゲート電極とから
成る二重ゲート型薄膜トランジスタにおいて、前記第二
のゲート絶縁膜を有機物薄膜を主体として構成する。
ト電極と、第一のゲート絶縁膜と、所定の間隔を隔てて
設けられたソース及びドレイン電極に接続された半導体
膜と、第二のゲート絶縁膜と、第二のゲート電極とから
成る二重ゲート型薄膜トランジスタにおいて、前記第二
のゲート絶縁膜を有機物薄膜を主体として構成する。
作用
本発明によれば、第二のゲート絶縁膜が有機物薄膜を主
体としているので、半導体膜にダメージがなく、効果的
に半導体薄膜の裏面の状態を制御して、OFF電流を小
さくしてON電流とOFF電流との比を大きくすること
ができる。
体としているので、半導体膜にダメージがなく、効果的
に半導体薄膜の裏面の状態を制御して、OFF電流を小
さくしてON電流とOFF電流との比を大きくすること
ができる。
また、これらの膜は耐酸素性や耐湿性にもすぐれており
、ガスや水蒸気によるTPTの電気的特性の劣化を防ぐ
パシベーション膜としての役目も果たすことができる。
、ガスや水蒸気によるTPTの電気的特性の劣化を防ぐ
パシベーション膜としての役目も果たすことができる。
また、半導体膜が上下二つのゲート電極により遮光され
ているので、光導電性によるOFF電流の増加を防ぐこ
とができる。
ているので、光導電性によるOFF電流の増加を防ぐこ
とができる。
また、有機物薄膜は簡単に膜厚を厚(することができる
ため製造コストを下げることができる。
ため製造コストを下げることができる。
実施例
以下、本発明の実施例を添付図面にもとすいて説明する
。
。
第1図は本発明の薄膜トランジスタの一実施例を示す断
面図である。
面図である。
ガラス等の絶縁性基板1上に1100n程度の膜厚を有
するAIからなる第一のゲート電極2が形成されている
。さらにその第一のゲート電極2を含む絶縁性基板1上
に、300nm程度の膜厚を有し、高周波マグネトロン
スパッタ法により形成されたAItosからなる第一の
ゲート絶縁膜3が形成されている。さらにその上に、1
00 nm程度の膜厚を有し、抵抗加熱法により形成さ
れたCdSeからなる半導体膜4、さらにその上に、数
〜数十ミクロンの所定の間隔を隔てて1100n程度の
膜厚を有するAIからなるソース電極5及びドレイン電
極6が形成されている。さらにその上に、1〜2μm程
度の膜厚を有するポリイミド、ポリパラキシレン、ポリ
ビニルアルコール等の有機物薄膜からなる第二のゲート
絶縁膜7が形成され、さらにその上に200nm程度の
膜厚を有するAIからなる第二のゲート電極8が、上記
半導体薄膜4を覆うように形成されている。
するAIからなる第一のゲート電極2が形成されている
。さらにその第一のゲート電極2を含む絶縁性基板1上
に、300nm程度の膜厚を有し、高周波マグネトロン
スパッタ法により形成されたAItosからなる第一の
ゲート絶縁膜3が形成されている。さらにその上に、1
00 nm程度の膜厚を有し、抵抗加熱法により形成さ
れたCdSeからなる半導体膜4、さらにその上に、数
〜数十ミクロンの所定の間隔を隔てて1100n程度の
膜厚を有するAIからなるソース電極5及びドレイン電
極6が形成されている。さらにその上に、1〜2μm程
度の膜厚を有するポリイミド、ポリパラキシレン、ポリ
ビニルアルコール等の有機物薄膜からなる第二のゲート
絶縁膜7が形成され、さらにその上に200nm程度の
膜厚を有するAIからなる第二のゲート電極8が、上記
半導体薄膜4を覆うように形成されている。
ポリイミドは、たとえば約2μmのホトニースを回転塗
布し、パターニングを行ったあと150℃で熱処理して
溶剤を飛ばした後、250℃および300℃でそれぞれ
30分間熱処理して重合させ形成することができる。
布し、パターニングを行ったあと150℃で熱処理して
溶剤を飛ばした後、250℃および300℃でそれぞれ
30分間熱処理して重合させ形成することができる。
また、ポリパラキシレンの場合は、ジパラキシレンを約
700℃で加熱分離させ室温にある素子表面上で重合さ
せることにより形成することができる。
700℃で加熱分離させ室温にある素子表面上で重合さ
せることにより形成することができる。
本発明の薄膜トランジスタの効果を調べるため、第1図
の第二のゲート絶縁膜3として、本発明のポリイミドか
らなる有機物薄膜を用いた薄膜トランジスタ(A)、ス
パッタ法により形成したAlzOsを用いた薄膜トラン
ジスタ(B)、EB蒸着法により形成した5insを用
いた薄膜トランジスタ(C)と、第二のゲート絶縁膜お
よび第二のゲート電極のない単一ゲート薄膜トランジス
タ(D)とを試作した。
の第二のゲート絶縁膜3として、本発明のポリイミドか
らなる有機物薄膜を用いた薄膜トランジスタ(A)、ス
パッタ法により形成したAlzOsを用いた薄膜トラン
ジスタ(B)、EB蒸着法により形成した5insを用
いた薄膜トランジスタ(C)と、第二のゲート絶縁膜お
よび第二のゲート電極のない単一ゲート薄膜トランジス
タ(D)とを試作した。
第2図は、ゲート電圧を変化させたときのドレイン電流
を示している。図から明らかなように、本発明以外の薄
膜トランジスタ(B)および(C)では、半導体薄膜が
第二のゲート絶縁膜を形成するさいダメージを受け、ゲ
ート電圧のしきい値がシフトすることにより、OFF電
流が(D)の単一ゲート薄膜トランジスタよりも増加し
ている。一方、本発明の薄膜トランジスタでは、半導体
薄膜の裏面がうま(制御され、OFF電流が非常に小さ
くなり、(D)の単一ゲート薄膜トランジスタの約1/
10まで減少している。
を示している。図から明らかなように、本発明以外の薄
膜トランジスタ(B)および(C)では、半導体薄膜が
第二のゲート絶縁膜を形成するさいダメージを受け、ゲ
ート電圧のしきい値がシフトすることにより、OFF電
流が(D)の単一ゲート薄膜トランジスタよりも増加し
ている。一方、本発明の薄膜トランジスタでは、半導体
薄膜の裏面がうま(制御され、OFF電流が非常に小さ
くなり、(D)の単一ゲート薄膜トランジスタの約1/
10まで減少している。
また、(B)、(C)の薄膜トランジスタに比べて(A
)の薄膜トランジスタでは、第二のゲート絶縁膜の膜厚
を容易に厚くすることができるため、ゲート容量は(D
)の薄膜トランジスタとほぼ同等とすることができ、駆
動回路として用いた場合にもスピードが遅くなる心配が
ない。
)の薄膜トランジスタでは、第二のゲート絶縁膜の膜厚
を容易に厚くすることができるため、ゲート容量は(D
)の薄膜トランジスタとほぼ同等とすることができ、駆
動回路として用いた場合にもスピードが遅くなる心配が
ない。
第3図は(A)、(B)、(C)、(D)の薄膜トラン
ジスタについてドレイン電流の経時変化を示したもので
ある。本発明の薄膜トランジスタ(A)では、半導体膜
が露出していない(B)、(C)の薄膜トランジスタよ
りも十分に経時変化が少ない。これは、半導体膜と第二
のゲート絶縁膜との界面近傍において非常に密着性がよ
いことや、有機物薄膜が耐酸素性および耐湿性に優れて
いることに起因している。
ジスタについてドレイン電流の経時変化を示したもので
ある。本発明の薄膜トランジスタ(A)では、半導体膜
が露出していない(B)、(C)の薄膜トランジスタよ
りも十分に経時変化が少ない。これは、半導体膜と第二
のゲート絶縁膜との界面近傍において非常に密着性がよ
いことや、有機物薄膜が耐酸素性および耐湿性に優れて
いることに起因している。
本実施例においては、第2のゲート絶縁膜として有機物
薄膜一層のみの場合について述べたが、この上にさらに
スパッタ法もしくはプラズマCvD法により形成された
5isN*や金属酸化物薄膜を用いて二層構造とすれば
、さらに耐酸素性や耐湿性が向上して薄膜トランジスタ
の経時変化を・小さくすることができる。また、このと
き半導体膜を直接プラズマ粒子がたたいて欠陥を生成す
ることもない。
薄膜一層のみの場合について述べたが、この上にさらに
スパッタ法もしくはプラズマCvD法により形成された
5isN*や金属酸化物薄膜を用いて二層構造とすれば
、さらに耐酸素性や耐湿性が向上して薄膜トランジスタ
の経時変化を・小さくすることができる。また、このと
き半導体膜を直接プラズマ粒子がたたいて欠陥を生成す
ることもない。
また、半導体膜として非晶質、多結晶、または微結晶体
を用いた場合には、本発明の効果が顕著である。すなわ
ち、半導体薄膜の膜厚を厚くして結晶性を改善し、電子
易動度を増してON時の電流を大きくすることができ、
一方OFF時には単一ゲート薄膜トランジスタでは制御
できない半導体薄膜の裏面をうま(制御して、OFF電
流を小さくしてON電流とOFF電流との比を大きくす
ることができるからである。
を用いた場合には、本発明の効果が顕著である。すなわ
ち、半導体薄膜の膜厚を厚くして結晶性を改善し、電子
易動度を増してON時の電流を大きくすることができ、
一方OFF時には単一ゲート薄膜トランジスタでは制御
できない半導体薄膜の裏面をうま(制御して、OFF電
流を小さくしてON電流とOFF電流との比を大きくす
ることができるからである。
本実施例では、半導体膜としてCdSeを用いた場合に
ついて述べたが、CdS、CdTeあるいはそれらの固
溶体の場合にも本発明の効果が大である。
ついて述べたが、CdS、CdTeあるいはそれらの固
溶体の場合にも本発明の効果が大である。
発明の効果
本発明の薄膜トランジスタでは、第二のゲート絶縁膜と
して形成の容易な有機物薄膜を用いているので、半導体
薄膜への形成時のダメージもな(、効果的に半導体薄膜
の裏面を制御して、OFF時の電流を小さくしてON電
流とOFF電流との比を大きくすることができる。また
、耐酸素性や耐湿性もよく薄膜トランジスタの長期安定
性を大きく改善することができる。また、ゲート絶縁膜
の容量がそれほど太き(ならないため、動作スピードが
遅(なることもな(各種表示装置やイメージセンサ等の
駆動回路に広く利用できるものである。
して形成の容易な有機物薄膜を用いているので、半導体
薄膜への形成時のダメージもな(、効果的に半導体薄膜
の裏面を制御して、OFF時の電流を小さくしてON電
流とOFF電流との比を大きくすることができる。また
、耐酸素性や耐湿性もよく薄膜トランジスタの長期安定
性を大きく改善することができる。また、ゲート絶縁膜
の容量がそれほど太き(ならないため、動作スピードが
遅(なることもな(各種表示装置やイメージセンサ等の
駆動回路に広く利用できるものである。
第1図は本発明の薄膜トランジスタの一実施例を示す断
面図、第2図は各種薄膜トランジスタの電気特性を示す
図、第3図は各種薄膜トランジスタ特性の経時変化を示
す図、第4図は従来の薄膜トランジスタの断面図である
。 1・・・絶縁性基板、2・・・第一のゲート電極、3・
・・第一のゲート絶縁膜、4・・・半導体膜、5・・・
ソース電極、6・・・ドレイン電極、7・・・有機物薄
膜からなる第二のゲート絶縁膜、8・・・第二のゲート
電極。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 第2図 ケ゛−ト電万(ン
面図、第2図は各種薄膜トランジスタの電気特性を示す
図、第3図は各種薄膜トランジスタ特性の経時変化を示
す図、第4図は従来の薄膜トランジスタの断面図である
。 1・・・絶縁性基板、2・・・第一のゲート電極、3・
・・第一のゲート絶縁膜、4・・・半導体膜、5・・・
ソース電極、6・・・ドレイン電極、7・・・有機物薄
膜からなる第二のゲート絶縁膜、8・・・第二のゲート
電極。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 第2図 ケ゛−ト電万(ン
Claims (5)
- (1)絶縁性基板上に順次構成された、少なくとも、第
一のゲート電極と、第一のゲート絶縁膜と、所定の間隔
を隔てて設けられたソース及びドレイン電極に接続され
た半導体膜と、第二のゲート絶縁膜と、第二のゲート電
極とを備えた二重ゲート型薄膜トランジスタにおいて、
前記第二のゲート絶縁膜が有機物薄膜を主体としてなる
ことを特徴とする薄膜トランジスタ。 - (2)第二のゲート絶縁膜が、少なくともポリイミド樹
脂を主成分とする有機物薄膜から成ることを特徴とする
特許請求の範囲第1項記載の薄膜トランジスタ。 - (3)第二のゲート絶縁膜が、半導体と接するポリイミ
ド樹脂を主成分とする有機物薄膜と、スパッタ法もしく
はプラズマCVD法により形成されたSi_3N_4ま
たは金属酸化物薄膜との二層構造から成ることを特徴と
する特許請求の範囲第1項記載の薄膜トランジスタ。 - (4)半導体膜が、非晶質、多結晶、または微結晶体で
あることを特徴とする特許請求の範囲第1項記載の薄膜
トランジスタ。 - (5)半導体膜がCdS、CdSe、CdTeまたはそ
れらの固溶体であることを特徴とする特許請求の範囲第
1項記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11508187A JPS63280457A (ja) | 1987-05-12 | 1987-05-12 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11508187A JPS63280457A (ja) | 1987-05-12 | 1987-05-12 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63280457A true JPS63280457A (ja) | 1988-11-17 |
Family
ID=14653714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11508187A Pending JPS63280457A (ja) | 1987-05-12 | 1987-05-12 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63280457A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2664430A1 (fr) * | 1990-07-04 | 1992-01-10 | Centre Nat Rech Scient | Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques. |
-
1987
- 1987-05-12 JP JP11508187A patent/JPS63280457A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2664430A1 (fr) * | 1990-07-04 | 1992-01-10 | Centre Nat Rech Scient | Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques. |
US5347144A (en) * | 1990-07-04 | 1994-09-13 | Centre National De La Recherche Scientifique (Cnrs) | Thin-layer field-effect transistors with MIS structure whose insulator and semiconductor are made of organic materials |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200937534A (en) | Method for manufacturing field-effect transistor | |
JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
JPH08274339A (ja) | 半導体装置及びその製造方法 | |
JPH0348671B2 (ja) | ||
JP3043870B2 (ja) | 液晶表示装置 | |
JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH059941B2 (ja) | ||
JPS63280457A (ja) | 薄膜トランジスタ | |
JPS6230379A (ja) | 薄膜トランジスタ | |
JPH01309378A (ja) | 薄膜半導体素子 | |
JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH08172195A (ja) | 薄膜トランジスタ | |
JPH0212031B2 (ja) | ||
JPH01137674A (ja) | 薄膜トランジスタ | |
KR100580384B1 (ko) | 게이트절연막을가지고있는박막트랜지스터 | |
JPH0653506A (ja) | 薄膜トランジスタ | |
JP2835580B2 (ja) | 平板型光弁駆動用半導体装置 | |
JPH0828512B2 (ja) | 薄膜トランジスタ | |
JPH0380569A (ja) | 薄膜トランジスタ | |
JP2751164B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS62124530A (ja) | 液晶表示素子 | |
JPH059940B2 (ja) | ||
JPH0348670B2 (ja) | ||
JPS60170260A (ja) | 薄膜トランジスタの製造方法 | |
JPH0462183B2 (ja) |