JPH0462183B2 - - Google Patents
Info
- Publication number
- JPH0462183B2 JPH0462183B2 JP58240193A JP24019383A JPH0462183B2 JP H0462183 B2 JPH0462183 B2 JP H0462183B2 JP 58240193 A JP58240193 A JP 58240193A JP 24019383 A JP24019383 A JP 24019383A JP H0462183 B2 JPH0462183 B2 JP H0462183B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- semiconductor layer
- electrode
- gate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012212 insulator Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 42
- 239000010408 film Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶やEL表示装置等に使用される
薄膜トランジスタ（以下TFTと称す）、特に特定
の膜構造および材料からなるゲート絶縁体層を用
いた相互コンダクタンスが高く、ドレンイン電流
の安定性のよいTFTに関する。
薄膜トランジスタ（以下TFTと称す）、特に特定
の膜構造および材料からなるゲート絶縁体層を用
いた相互コンダクタンスが高く、ドレンイン電流
の安定性のよいTFTに関する。
従来例の構成とその問題点
TFTは、ソース電極とドレイン電極との間の
導電体の電気伝導度を、導電体と接する絶縁物層
を介して設けられた第３の電極（ゲート電極）に
印加する電圧によつて制御する、いわゆる電界効
果型トランジスタとして知られている。従来、
TFTは、広い面積全体にわたつてスイツチング
アレーを形成しやすいこと、あるいは材料が安価
であるためコストが安くつくことなどの利点をも
つているため、イメージセンサあるいは液晶や
EL表示装置等のスイツチングアレーへの応用が
検討されている。
導電体の電気伝導度を、導電体と接する絶縁物層
を介して設けられた第３の電極（ゲート電極）に
印加する電圧によつて制御する、いわゆる電界効
果型トランジスタとして知られている。従来、
TFTは、広い面積全体にわたつてスイツチング
アレーを形成しやすいこと、あるいは材料が安価
であるためコストが安くつくことなどの利点をも
つているため、イメージセンサあるいは液晶や
EL表示装置等のスイツチングアレーへの応用が
検討されている。
従来のTFTの構成の一例を第１図に示す。ガ
ラスまたはセラミツクス等の絶縁性基板１上に、
クロム、金、またはアルミニウム等の金属からな
り、真空蒸着、スパツタリング等の方法により、
マスク蒸着、フオトエツチング技術を用いて形成
されたゲート電極２が設けられている。この電極
２を覆って二酸化シリコン（SiO2）、酸化アルミ
ニウム（Al2O3）または酸化タンタル（Ta2O5）
等からなり、真空蒸着、スパツタリング、CVD
等の方法により形成された絶縁体層３が設けられ
ている。そして、ゲート電極２上の絶縁体層３の
表面に硫化カドミウム（CdS）、セレン化カドミ
ウム（CdSe）またはテルル（Te）等からなり、
真空蒸着、スパツタリング等の方法により形成さ
れた半導体層４が設けられ、前記半導体層４に接
して数ミクロンから数十ミクロンの所定の間隔を
隔ててクロム、金またはアルミニウムからなるソ
ース電極５およびドレイン電極６が設けられてい
る。
ラスまたはセラミツクス等の絶縁性基板１上に、
クロム、金、またはアルミニウム等の金属からな
り、真空蒸着、スパツタリング等の方法により、
マスク蒸着、フオトエツチング技術を用いて形成
されたゲート電極２が設けられている。この電極
２を覆って二酸化シリコン（SiO2）、酸化アルミ
ニウム（Al2O3）または酸化タンタル（Ta2O5）
等からなり、真空蒸着、スパツタリング、CVD
等の方法により形成された絶縁体層３が設けられ
ている。そして、ゲート電極２上の絶縁体層３の
表面に硫化カドミウム（CdS）、セレン化カドミ
ウム（CdSe）またはテルル（Te）等からなり、
真空蒸着、スパツタリング等の方法により形成さ
れた半導体層４が設けられ、前記半導体層４に接
して数ミクロンから数十ミクロンの所定の間隔を
隔ててクロム、金またはアルミニウムからなるソ
ース電極５およびドレイン電極６が設けられてい
る。
このTFTにおいて、半導体としてCdSeを考え
ると、ゲート電極２に正の電圧を加えて、絶縁体
層３に接する半導体層４の表面の電子に対する電
位を低下させ、この部分にソース電極５から電子
を注入して低抵抗のチヤネル領域を形成する。す
なわち、ゲート印加電圧VGの変化をチヤネル領
域の伝導度変化に結びつけ、ドレイン電流IDの変
化として出力に取り出すものである。
ると、ゲート電極２に正の電圧を加えて、絶縁体
層３に接する半導体層４の表面の電子に対する電
位を低下させ、この部分にソース電極５から電子
を注入して低抵抗のチヤネル領域を形成する。す
なわち、ゲート印加電圧VGの変化をチヤネル領
域の伝導度変化に結びつけ、ドレイン電流IDの変
化として出力に取り出すものである。
従来のTFTでは、通常5000Å程度の厚さの同
一組成からなうSiO2膜やAl2O3膜を絶縁体層３と
して形成し、この絶縁体層３に10V程度のゲート
電圧を印加してTFTを動作させる。この時、絶
縁体層３には２×105V／cm程度の高電界が生じ、
この高電界により、半導体層４と絶縁体層３との
界面に形成されたチヤネル中を流れる電子は界面
から数十オングストロームから数百オングストロ
ームの深さにまで絶縁膜３中に引き込まれる。絶
縁体層３中には通常キヤリアのトラツプセンター
が存在するので、電子がこのセンターに捕獲され
て、ドレイン電流が時間とともに減少するという
現象を生じる。第２図は一例として、絶縁体層
5000Åの厚さのSiO2を用いたCdSe−TFTのゲー
ト電極に直流10Vを印加してから20ミリ秒間のド
レイン電流IDの変化を示したものである。ドレイ
ン電圧は直流10Vとした。時間とともにドレイン
電流が極端に減少する様子がよくわかる。
一組成からなうSiO2膜やAl2O3膜を絶縁体層３と
して形成し、この絶縁体層３に10V程度のゲート
電圧を印加してTFTを動作させる。この時、絶
縁体層３には２×105V／cm程度の高電界が生じ、
この高電界により、半導体層４と絶縁体層３との
界面に形成されたチヤネル中を流れる電子は界面
から数十オングストロームから数百オングストロ
ームの深さにまで絶縁膜３中に引き込まれる。絶
縁体層３中には通常キヤリアのトラツプセンター
が存在するので、電子がこのセンターに捕獲され
て、ドレイン電流が時間とともに減少するという
現象を生じる。第２図は一例として、絶縁体層
5000Åの厚さのSiO2を用いたCdSe−TFTのゲー
ト電極に直流10Vを印加してから20ミリ秒間のド
レイン電流IDの変化を示したものである。ドレイ
ン電圧は直流10Vとした。時間とともにドレイン
電流が極端に減少する様子がよくわかる。
発明の目的
本発明は、従来のTFTにおける電流変化とい
う問題を解決すべくなされたものであって、ドレ
イン電流の経時変化の少ない安定なかつ相互コン
ダクタンスの大きなTFTを提供することを目的
とするものである。
う問題を解決すべくなされたものであって、ドレ
イン電流の経時変化の少ない安定なかつ相互コン
ダクタンスの大きなTFTを提供することを目的
とするものである。
発明の構成
本発明は、前記の目的を達成するため、TFT
において、ゲート絶縁体層の構成材料の組成比率
を、それがゲート電極と接する面から半導体層と
接する面まで厚さ方向に連続して変化させること
により、ゲート絶縁体層の誘電率をその厚さ方向
に徐々に変化させることを特徴とする。
において、ゲート絶縁体層の構成材料の組成比率
を、それがゲート電極と接する面から半導体層と
接する面まで厚さ方向に連続して変化させること
により、ゲート絶縁体層の誘電率をその厚さ方向
に徐々に変化させることを特徴とする。
ゲート絶縁体層としてゲート電極側を比較的誘
電率の低い絶縁体で、また半導体層側に接する側
にはそれより誘電率の高い絶縁体で構成すること
により、チヤネル領域を流れる電子を絶縁膜中に
引き込む絶縁膜中の電界強度を弱めることがで
き、ドレイン電流のゲート印加時間による変化を
少なくすることができる。
電率の低い絶縁体で、また半導体層側に接する側
にはそれより誘電率の高い絶縁体で構成すること
により、チヤネル領域を流れる電子を絶縁膜中に
引き込む絶縁膜中の電界強度を弱めることがで
き、ドレイン電流のゲート印加時間による変化を
少なくすることができる。
さらにTFTの相互コンダクタンスgmは
gm＝WμCg／Ｌ（Vg−Vo）
〔ここで
Ｗ：チヤネル幅
Ｌ：チヤネル長
μ：移動度
Cg：ゲート容量
Vg：ゲート電圧
Vo：閾値電圧〕
と近似できるので、従来の低誘電率の一定の組成
からなる絶縁体膜に比べて、本発明のTFTの絶
縁体膜の平均的な誘電率が大きく、そのためゲー
ト容量Cgも大きく、したがって相互コンダクタ
ンスgmも大きくなって高性能のTFTを得ること
ができる。
からなる絶縁体膜に比べて、本発明のTFTの絶
縁体膜の平均的な誘電率が大きく、そのためゲー
ト容量Cgも大きく、したがって相互コンダクタ
ンスgmも大きくなって高性能のTFTを得ること
ができる。
また、本発明のTFTの絶縁体層は一層構造で
あるので、多層構造を有する絶縁体層に比べて膜
作製中のガス吸着や層間の格子不整合等に起因す
る不純物の数を減らすことができるので、絶縁破
壊などがおこりにくく、トラップの数も少ないの
で高安定なTFTが得られる。
あるので、多層構造を有する絶縁体層に比べて膜
作製中のガス吸着や層間の格子不整合等に起因す
る不純物の数を減らすことができるので、絶縁破
壊などがおこりにくく、トラップの数も少ないの
で高安定なTFTが得られる。
実施例の説明
第３図は本発明の実施例によるTFTの断面を
示したものである。ガラス基板１上にアルミニウ
ムなどからなるゲート電極２がある、前記ゲート
電極２上に膜表面へ向って徐々に誘電率が大きく
なるように構成材料の組成比が連続して変化する
絶縁体層７がある。絶縁体層７が二種類以上の構
成材料からなる複合絶縁膜であるときには、一般
に構成材料の組成比が変われば誘電率も変化する
ということが知られている。ここでは、たとえ
ば、絶縁体層７が酸化アルミニウムと酸化タンタ
ルとからなるものとする。第４図は酸化アルミニ
ウムと酸化タンタルとからなる絶縁体層におい
て、酸化タンタルの比率に対する誘電率の変化を
示したものである。図から明らかなように、誘電
率は７から25まで連続して変化する。これより絶
縁体層７としては膜表面へ向つて徐々に酸化タン
タルの比率を増すことにより得られる。８は
CdSeなどの半導体層であり、その上にアルミニ
ウムなどからなるソース電極９、ドレイン電極１
０が設けられている。
示したものである。ガラス基板１上にアルミニウ
ムなどからなるゲート電極２がある、前記ゲート
電極２上に膜表面へ向って徐々に誘電率が大きく
なるように構成材料の組成比が連続して変化する
絶縁体層７がある。絶縁体層７が二種類以上の構
成材料からなる複合絶縁膜であるときには、一般
に構成材料の組成比が変われば誘電率も変化する
ということが知られている。ここでは、たとえ
ば、絶縁体層７が酸化アルミニウムと酸化タンタ
ルとからなるものとする。第４図は酸化アルミニ
ウムと酸化タンタルとからなる絶縁体層におい
て、酸化タンタルの比率に対する誘電率の変化を
示したものである。図から明らかなように、誘電
率は７から25まで連続して変化する。これより絶
縁体層７としては膜表面へ向つて徐々に酸化タン
タルの比率を増すことにより得られる。８は
CdSeなどの半導体層であり、その上にアルミニ
ウムなどからなるソース電極９、ドレイン電極１
０が設けられている。
前記のように構成材料の組成比が厚さ方向に連
続して変化するようなゲート絶縁体層をたとえば
スパツタリング法による得るためには、互いに独
立して可動可能な複数のスパツタ材料からなるス
パツタ用ターゲツト装置を使用して、スパツタリ
ング中に被スパツタ面の面積の比率を連続的に変
化させる方法などが考えられる。
続して変化するようなゲート絶縁体層をたとえば
スパツタリング法による得るためには、互いに独
立して可動可能な複数のスパツタ材料からなるス
パツタ用ターゲツト装置を使用して、スパツタリ
ング中に被スパツタ面の面積の比率を連続的に変
化させる方法などが考えられる。
今、ゲート電極および半導体層と絶縁体層との
界面増での誘電率の変化を第５図の実線のように
なるように酸化タンタルの比率を変化させれば、
電界強度は破線のようになる。したがつて半導体
層と接する面での絶縁体層の電界強度をずつと小
さくすることができるため、絶縁体層中に引き込
まれる電子の数が減少し、ドレイン電流の変化を
少なくできる。
界面増での誘電率の変化を第５図の実線のように
なるように酸化タンタルの比率を変化させれば、
電界強度は破線のようになる。したがつて半導体
層と接する面での絶縁体層の電界強度をずつと小
さくすることができるため、絶縁体層中に引き込
まれる電子の数が減少し、ドレイン電流の変化を
少なくできる。
第６図は、前述した一実施例のTFTのドレイ
ン電流IDの変化をゲート電極に直流10Vを印加し
てから20ミリ秒増で測定したものである。このと
き絶縁体層および半導体層の厚さは、それぞれ
5000Å、1000Åとした。またドレイン電圧は直流
10Vとした。本発明のTFTでは、ドレイン電流
の変動が非常に小さいことがわかる。
ン電流IDの変化をゲート電極に直流10Vを印加し
てから20ミリ秒増で測定したものである。このと
き絶縁体層および半導体層の厚さは、それぞれ
5000Å、1000Åとした。またドレイン電圧は直流
10Vとした。本発明のTFTでは、ドレイン電流
の変動が非常に小さいことがわかる。
発明の効果
以上のように、本発明のTFTは、ゲート絶縁
体層の誘電率が厚さ方向で変動する一層構造で、
半導体層との界面で最も誘電率が大きい構成であ
るので、この領域での電界強度を小さくすること
ができるため、チヤネル領域中のキヤリアの絶縁
体層中への捕獲を少なく、すなわちドレイン電流
の変動を少なくかつ相互コンダクタンスを大きく
できる。製造工程も少なくてすむため、量産にも
適しており、また製造コストを大幅に引き下げる
ことができるため、工業的価値も高い。
体層の誘電率が厚さ方向で変動する一層構造で、
半導体層との界面で最も誘電率が大きい構成であ
るので、この領域での電界強度を小さくすること
ができるため、チヤネル領域中のキヤリアの絶縁
体層中への捕獲を少なく、すなわちドレイン電流
の変動を少なくかつ相互コンダクタンスを大きく
できる。製造工程も少なくてすむため、量産にも
適しており、また製造コストを大幅に引き下げる
ことができるため、工業的価値も高い。
第１図は従来のTFTの断面図、第２図は従来
のTFTのドレイン電流の変化を示す図、第３図
は本発明の実施例のTFTの断面図、第４図は酸
化アルミニウムと酸化タンタルとからなる絶縁体
層の酸化タンタルの比率に対する誘電率の変化を
示す図、第５図は本発明の実施例のTFTの絶縁
体層中の誘電率および電界強度の分布を示す図、
第６図は同TFTのドレイン電流の変化を示す図
である。 １……絶縁性基板、２……ゲート電極、７……
絶縁体層、８……半導体層、９……ソース電極、
１０……ドレイン電極。
のTFTのドレイン電流の変化を示す図、第３図
は本発明の実施例のTFTの断面図、第４図は酸
化アルミニウムと酸化タンタルとからなる絶縁体
層の酸化タンタルの比率に対する誘電率の変化を
示す図、第５図は本発明の実施例のTFTの絶縁
体層中の誘電率および電界強度の分布を示す図、
第６図は同TFTのドレイン電流の変化を示す図
である。 １……絶縁性基板、２……ゲート電極、７……
絶縁体層、８……半導体層、９……ソース電極、
１０……ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １ ゲート電極と半導体層とがゲート絶縁体層を
介して対向するように形成され、前記半導体層に
ソース電極とドレイン電極とが接続されており、
かつ前記ゲート絶縁体層が前記ゲート電極と接す
る面から前記半導体層と接する面まで構成材料の
組成比が厚さ方向に連続して変化し、その組成比
率の変化に応じて誘電率が前記ゲート電極側の方
より前記半導体層側の方が大きくなるように徐々
に変化していることを特徴とする薄膜トランジス
タ。 ２ ゲート絶縁体層が酸化アルミニウムと酸化タ
ンタルとで構成されていることを特徴とする特許
請求の範囲第１項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24019383A JPS60132368A (ja) | 1983-12-20 | 1983-12-20 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24019383A JPS60132368A (ja) | 1983-12-20 | 1983-12-20 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132368A JPS60132368A (ja) | 1985-07-15 |
| JPH0462183B2 true JPH0462183B2 (ja) | 1992-10-05 |
Family
ID=17055840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24019383A Granted JPS60132368A (ja) | 1983-12-20 | 1983-12-20 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132368A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751164B2 (ja) * | 1987-10-05 | 1998-05-18 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250558U (ja) * | 1975-10-08 | 1977-04-11 |
-
1983
- 1983-12-20 JP JP24019383A patent/JPS60132368A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250558U (ja) * | 1975-10-08 | 1977-04-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60132368A (ja) | 1985-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609930A (en) | Thin film transistor | |
| KR100339184B1 (ko) | 반도체 디바이스 및 동적 랜덤 액세스 메모리 | |
| US7189992B2 (en) | Transistor structures having a transparent channel | |
| WO2004038757A2 (en) | Transistor structures and methods for making the same | |
| US3304469A (en) | Field effect solid state device having a partially insulated electrode | |
| JPH02275672A (ja) | 薄膜トランジスター | |
| US5075746A (en) | Thin film field effect transistor and a method of manufacturing the same | |
| JPS63258072A (ja) | 電界効果トランジスタ | |
| KR920015626A (ko) | 반전 misfet 구조를 지닌 초전도성 전계효과 트랜지스터 및 그 제조방법 | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPS6146068B2 (ja) | ||
| JPH0462183B2 (ja) | ||
| US7135707B1 (en) | Semiconductor device having insulated gate electrode | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| JPS62141776A (ja) | 薄膜トランジスタ | |
| JPH0828512B2 (ja) | 薄膜トランジスタ | |
| US3423654A (en) | Bistable ferroelectric field effect device | |
| JPH0380569A (ja) | 薄膜トランジスタ | |
| JPS63216378A (ja) | 薄膜トランジスタ | |
| JPH0377670B2 (ja) | ||
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPS59147460A (ja) | 薄膜トランジスタ | |
| JPS5874079A (ja) | 薄膜トランジスタ | |
| JPS63104479A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60192368A (ja) | アモルフアスシリコン半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |