JPS5874079A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS5874079A
JPS5874079A JP56173308A JP17330881A JPS5874079A JP S5874079 A JPS5874079 A JP S5874079A JP 56173308 A JP56173308 A JP 56173308A JP 17330881 A JP17330881 A JP 17330881A JP S5874079 A JPS5874079 A JP S5874079A
Authority
JP
Japan
Prior art keywords
film
insulating film
film thickness
thickness
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56173308A
Other languages
English (en)
Inventor
Yutaka Takato
裕 高藤
Kohei Kishi
岸 幸平
Hiroaki Kato
博章 加藤
Fumiaki Funada
船田 文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>
Sharp Corp
Original Assignee
JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>, Sharp Corp filed Critical JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>
Priority to JP56173308A priority Critical patent/JPS5874079A/ja
Priority to GB08230385A priority patent/GB2111302B/en
Priority to DE19823239679 priority patent/DE3239679A1/de
Publication of JPS5874079A publication Critical patent/JPS5874079A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マトリックス型液晶表示装置(以下、LCD
と記す)の各々の絵素に付加する非線形素子として適す
る薄膜トランジスタ(以下、TPTと記す)に関するも
のである。特に、半導体としてテルルを用いたTPT(
以下、Te−TPTと記す)の構造に対して、最適条件
を与えるものである。
まず、弗1図を参照しながらTPTの構造・製造法につ
いて説明する。第1図に、TPTの構造例を示すように
、TPTは絶縁性基板11の上に、ゲート電極12、ゲ
ート絶縁膜13、半導体膜14を順次積層し、さらにソ
ース電極15とドレイン電極F6を対向して設置するこ
とにより構成される。
また、その製造法は通常の薄膜形成技術たとえば、真空
蒸着法、スパッタリング、イオンブレーティング、CV
D、プラズマCVD等が利用できる。  ′ 絶縁性基板11としては、ガラス板、セラミック板、ゲ
ート電極12としては金属等の導電材料、ゲート絶縁膜
13としては、金属酸化物、チツ化物等の絶縁材料、半
導体膜14としては、CdS、。
Cd S eHP b 5rTe + S を等の半導
体材料、ソース電極15及びドレイン電極16としては
、金属等の導電材料、(好ましくは、半導体膜14とオ
ーム接触するもの)を用いる。
かかる構造を有するTPTをLCDのマルチプレキシン
グ駆動に用いる場合、TPTのオフ抵抗(RQFF)が
充分大きく、したがって遮断性か良好−であること、オ
フ抵抗(RoFF)とオン抵抗(RoN)との比(Ro
FF/RoN )が充分大きく、したカセってオン時に
大きなドレイン電流(IdoJV)が得られること。お
よびスイッチング速度が大きいことが要請される。
本発明者等は、半導体膜としてテルルTe を用いたT
e−TFTのTeの膜厚、ゲート絶縁膜の材料および膜
厚と、上記TPTに要求される電気的諸性質との関係を
種々検討した結果に基いて本発明をなすに到つ、たもの
である。
即ち、本発′明は、LCDのマルチプレキシング駆動に
最適なTe −TPT を提供すること、より具体的に
は、オフ時の遮断性に優れ、しかも大きな駆動電流(I
do、N)が得られ、1/スイツチングの応答性に優れ
たTe−TPTを提供木ることを目的としている。
以下、゛第2図を参照しながら、本発明の詳細な説明す
る。
ガラス板、セラミック板等の絶縁性基板21の上に、ゲ
ート絶縁膜22としてタンタル(Ta)を500OA蒸
着する。次に、このTaのゲート絶縁膜22に対して陽
極酸化処理を施し、酸化タンタル(Ta205 )より
なるゲート絶縁膜23を形成する。
陽極酸化は、3%ホウ酸アンモニウム水溶液中で行ない
、化成電圧は33〜200Vである。この場合ゲート絶
縁膜(Ta205 ) 23(7)膜厚は、5oo〜3
000Aρ範囲とする。
次に、ゲート絶縁膜(Ta20s)23上に半導体膜2
4止して、テルル(Te)を膜厚3o〜8o′Aの範囲
で蒸着する。ソース電極25とドレイン電極26は、ニ
アケル(Ni)を膜厚200〜2000.A(7)範囲
で蒸着する。最後に、TPTを被覆する絶縁膜27とし
て、酸化アルミラ、ラム(At20a)、チッ化ケイ素
(S i、5N4) 、 ’ThzQsのうちいずれが
を50〜5000人堆積する。1:::、、。
本実施例では、Te f$24の膜厚が30〜8o^、
’f −) 絶m 膜23 Ta205 ノ膜厚が5o
o〜3ooo入であり、さらに絶縁膜27でコートした
Te−TPTである。本発明のTe−TFTI!l(、
L CDのマルチプレキシング駆動に及ぼす有効性につ
いて、本発明に係るTe−TFTで得られた特性を寄照
しながら述べる。
TPTをLCDのマルチプレキシング駆動に用いる場合
、TPTのオフ抵抗(ROFF)が充分大きいこと、R
OFFとオン抵抗(RON)との比(ROFF/RON
)が大きいこと、スイッチング速度の大なることが必要
となる。
ROFFの充分大きいTe −T P T  を得るた
めには、Te 膜厚を小さくすることが有効である。し
かしながら、Te  膜厚2OA以下で、Te−TPT
を製作したところ、オン時のドレイン電流が非常に小さ
くなり、実質上、ドレイン電流(Id)の変調がみられ
ない。これは、Te膜を蒸着した際、膜厚2OA以下で
はTe が電気的な連続性を失なうためと考えられる。
したがって、蒸着段階でむやみにTeの膜厚を小さくす
ることはできない。
そこで、ROFFを大きくするため、Te−TFTをA
zzOa 、 5iaN4. TazOsなどの絶縁物
でコートする手段がなされた。Te膜厚60λ;Ta2
05膜厚1200人のTe−TFTテ、オン状態(ゲー
ト電圧Vg=−10V)のドレイン電流(IdON)と
オフ状態(vg=+5v)のドレイン電流(IdOFF
)ヲ測定スると、At203でコートしたものは、Id
ON−J、7×10  A 、 Idopp =6X1
0  Aとなり、コートしていないものは、IdON=
4.Q×1Q−5A、  IdOFF=l、8×1Q−
6Aであった。At20 aをコートしたものは、しな
いものに比べて、IdOPFが1×3Q程度に減少して
いるが、IdoN  は、どちらもほとんどかわらない
したがって、Te−TPTのROFFを大きくする手段
として、絶縁膜でTe −T P Tをコートすること
が有効であることがわかる。このことは、Te中の多数
キャリアである正孔が、コートした絶縁膜中にトラライ
され、その正電荷のために、コートした絶縁膜との界面
付近のTe膜中に、空乏層を生じ、Te 膜の電気的な
実効膜厚を減するためであると理解できる。すなわち、
Te膜厚が実効的に減少したために、オフ状態での正孔
の数か、絶縁膜をコートする前に比べて減り、その結果
ROFFが太きくなるのであり、絶縁膜コートの有無に
かかわらず、IdONは、はとんど変化しないことから
、正孔の移動度を減することなしに、Te膜厚を実効的
に減少させていることがわかる。また、Te −T P
 Tを絶縁膜でコートすることにより、液晶との直接的
な接触をさけることができるという利点もある。
そこで、絶縁膜でコートしたTe−TPTの特性を、第
3図と第4図に示す。第3図は、IdとTe@厚との関
係、第4図は正孔移動度(μ)とTe膜厚との関係を示
したものである。
第3図かられかるように、絶縁膜でコートしたTe−T
FTのIdOFFは、Te膜厚35〜50Aのところで
急激に減少し、また、IdONも30〜50Aのところ
で急に減少する。このIdONの減少は、第4図に示す
正孔移動度μの減少に対応するものと理解できる。また
、ROFり’ROMすなわちIdoN/Idoppは、
80A以下で、Te膜厚が小さくなるにつれて大きくな
っている。
正孔移動度μはTe−TPTのスイッチング速度を決定
するものであり、μが大きいほど好ましい。
第4図に明らかなように、正孔移動度μは、Te膜厚が
小さいほど小さくなっていることがわかる。
したかって、IdOFFが少な(、ROFF/RONが
大でなければならないという要請から、Te膜厚は、あ
る値以下でなくてはならないと同時に、スイッチング速
度か大(μが大)でなければならないという要請からT
e膜厚は、ある値以上でなければならない。
たとえば、200本のマルチプレキシングをする場合、
少なくとも200倍程度のROF F/ROMが必要で
ある。このためには、第3図を参照すれば、なくてはな
らない。
また、フレーム周波数を5QH2として、200本のマ
ルチプレキシングをする場合、遮断周波数(fc)は、
IQH2以上でなければならないが、オン状態(Vg=
−10V) ”?’、チャンネル長(L)を0.0IC
Ilぼ・ ピンチオフ電圧(VO)t−OVとして、正孔移動度μ
を式μ=f −L2/(Vg−Vo)より計算すれば、
μは、0.1(3d/v−+1eCであることか必要で
あり、弗4図を参照すれば、Te膜厚は、30A以上、
好ましくは、40′A以上でなければならない。
したがって、LCDのマルチプレキシングに適したTe
−TFTのTe膜厚は、30A以上80A以下でなけれ
ばならない。
また、このTe膜厚の最適範囲は、ゲート絶縁膜(Ta
20s)23の膜厚にほとんど依存しないことを確認し
ている。
次に、ゲート絶縁膜Ta205の最適範囲について述べ
る。
LCD駆動時、オフ状態は、Vg =QVQV付近定す
ることが望ましいが、Vg−QV付近でのIdは、Th
2O3膜厚に依存し、Ta205膜厚が大きくなるにし
たがって増加する。そして、3000λ以上になると、
ROFFは著しく低下し、事実上、実用に耐えられない
ものとなった。したがって、Ta2ks膜厚は、300
0A以下でなくてはならない。
また、Ta205の耐圧という観点からすると、500
A以上なければ、充分な耐圧が得られながった。
ヨッテ、ケート絶縁膜(Ta20s ) (D膜厚は、
500A以上3000A以下でなければならない。
以上のように、本発明は、LCDの各絵素に付加する非
線二素子とし丁適したTe+TPTとして”Te膜厚が
30A以上80A以下、ゲート絶縁膜(ra2es)の
膜厚は、500^以上3000^以下であり、全体を絶
縁膜でコートしたTe−TPTを提供するものである。
本発明にかかるTe + T P Tは、LCDのマル
チプレキシング駆動に好適な優れた緒特性を与えること
ができる。
【図面の簡単な説明】
第1図は、従来のTPTの構造を示す断面図、第2図は
、本発明を説明するためのTPTの断面図、9!S3図
は、絶縁膜でコートしたTe−TFT窃ドレイン電流と
、Te膜厚との関係を示すグラフ、第4図は、Teの正
孔移動度とTe膜厚との関係を示すグラフである。 21・・・絶縁性基板、22・・・ゲート絶縁膜、23
・・・ゲート絶縁膜、24・・・半導体膜、25・・・
ソース電極、26・・・ドレイン電極、27・・・絶縁
膜。

Claims (2)

    【特許請求の範囲】
  1. (1)  半導体として、膜厚が30λ以上801以下
    のテルル、/7”−ト絶縁膜として膜厚500′A以上
    3000A以下の酸化タンタル(Ta205 )を用い
    、かつ、絶縁物で全体を被覆したことを特徴とする薄膜
    トランジスタ。
  2. (2)ゲート絶縁膜が、金属タンタルの陽極酸化により
    形成した酸化タンタル(Ta2’s )であることを特
    徴とする特許請求の範囲第1項に記載の薄膜トランジス
    タ。
JP56173308A 1981-10-28 1981-10-28 薄膜トランジスタ Pending JPS5874079A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56173308A JPS5874079A (ja) 1981-10-28 1981-10-28 薄膜トランジスタ
GB08230385A GB2111302B (en) 1981-10-28 1982-10-25 Thin film transistor
DE19823239679 DE3239679A1 (de) 1981-10-28 1982-10-27 Duennfilm-transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56173308A JPS5874079A (ja) 1981-10-28 1981-10-28 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPS5874079A true JPS5874079A (ja) 1983-05-04

Family

ID=15958037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56173308A Pending JPS5874079A (ja) 1981-10-28 1981-10-28 薄膜トランジスタ

Country Status (3)

Country Link
JP (1) JPS5874079A (ja)
DE (1) DE3239679A1 (ja)
GB (1) GB2111302B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04183866A (ja) * 1990-11-16 1992-06-30 Matsushita Electric Ind Co Ltd 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置
US7335552B2 (en) * 2002-05-15 2008-02-26 Raytheon Company Electrode for thin film capacitor devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118484A (ja) * 1974-06-21 1976-02-14 Westinghouse Electric Corp
JPS54127699A (en) * 1978-03-27 1979-10-03 Sharp Corp Matrix-type liquid crystal display unit
JPS5669864A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Thin-film transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499576A (en) * 1978-01-23 1979-08-06 Sharp Corp Thin-film transistor and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5118484A (ja) * 1974-06-21 1976-02-14 Westinghouse Electric Corp
JPS54127699A (en) * 1978-03-27 1979-10-03 Sharp Corp Matrix-type liquid crystal display unit
JPS5669864A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Thin-film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04183866A (ja) * 1990-11-16 1992-06-30 Matsushita Electric Ind Co Ltd 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置
US7335552B2 (en) * 2002-05-15 2008-02-26 Raytheon Company Electrode for thin film capacitor devices
US7545625B2 (en) 2002-05-15 2009-06-09 Raytheon Company Electrode for thin film capacitor devices

Also Published As

Publication number Publication date
GB2111302B (en) 1985-11-27
DE3239679A1 (de) 1983-05-11
DE3239679C2 (ja) 1987-10-22
GB2111302A (en) 1983-06-29

Similar Documents

Publication Publication Date Title
JP2757207B2 (ja) 液晶表示装置
JPH04367211A (ja) Icにおける強誘電性キャパシタおよびその製造方法
GB2113462A (en) Method for making gate insulation in thin film transistors
JPS58147069A (ja) 薄膜トランジスタ
Egret et al. Diamond-like carbon metal-semiconductor-metal switches for active matrix displays
JPH0582069B2 (ja)
JPH0348671B2 (ja)
JPS5874079A (ja) 薄膜トランジスタ
JP2003273134A (ja) 成膜方法及び半導体装置の製造方法
JP2592044B2 (ja) 垂直形薄膜トランジスターの製造方法
JPS6146068B2 (ja)
JPS63160286A (ja) Mimダイオード
KR100364650B1 (ko) 박막 2단자 소자, 그 제조 방법 및 액정 표시 장치
JPH0832083A (ja) 薄膜トランジスタ
JPS63216378A (ja) 薄膜トランジスタ
JPH047877A (ja) 薄膜トランジスタ
KR970000461B1 (ko) 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법
JPH02190826A (ja) 液晶駆動用二端子素子
JPH0377670B2 (ja)
JP2594384B2 (ja) 金属酸化物薄膜及びその製造方法並びにその金属酸化物薄膜を用いた電子装置
JPS60132368A (ja) 薄膜トランジスタ
EP0408653A1 (en) Gate dielectric for a thin film field effect transistor
US6005260A (en) Non-linear switching element of an electro-optical display device with metallic protective layer
KR960002774B1 (ko) 강유전체를 갖는 박막 소자의 구조
JPH02137826A (ja) 透過型アクティブマトリクス液晶表示装置