JPH0348670B2 - - Google Patents
Info
- Publication number
- JPH0348670B2 JPH0348670B2 JP56019891A JP1989181A JPH0348670B2 JP H0348670 B2 JPH0348670 B2 JP H0348670B2 JP 56019891 A JP56019891 A JP 56019891A JP 1989181 A JP1989181 A JP 1989181A JP H0348670 B2 JPH0348670 B2 JP H0348670B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- active region
- semiconductor thin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
本発明は良好なスイツチング特性を有する薄膜
トランジスタ（TFT）の製造法に関する。
トランジスタ（TFT）の製造法に関する。
半導体薄膜−絶縁層−導電層（ゲート電極）構
造で、ゲート電極電位により導電体薄膜活性領域
の導電率を変調する薄膜トランジスタ（TFT）
は、大面積化可能、安価、基板を選ばない等の特
徴から、表示パネルや入力パネル等の応用が考え
られている。特に液晶、EC、EL、電気泳動、螢
光表示管等の各種表示方式の高密度表示を達成す
る為に表示パネル基板上にTFTを形成する方法
が古くから提案され、最近特に研究が活発化して
いる。
造で、ゲート電極電位により導電体薄膜活性領域
の導電率を変調する薄膜トランジスタ（TFT）
は、大面積化可能、安価、基板を選ばない等の特
徴から、表示パネルや入力パネル等の応用が考え
られている。特に液晶、EC、EL、電気泳動、螢
光表示管等の各種表示方式の高密度表示を達成す
る為に表示パネル基板上にTFTを形成する方法
が古くから提案され、最近特に研究が活発化して
いる。
TFTのスイツチング特性を左右する要因は少
なくないが、特に半導体薄膜とゲート絶縁膜の膜
特性が重要である。本発明は良好な特性を有する
ゲート絶縁膜を均一に且つ簡略化された工程で形
成可能なTFTの製造法を提供することを目的と
する。
なくないが、特に半導体薄膜とゲート絶縁膜の膜
特性が重要である。本発明は良好な特性を有する
ゲート絶縁膜を均一に且つ簡略化された工程で形
成可能なTFTの製造法を提供することを目的と
する。
従来のTFTは半導体薄膜としてCdSe、CdS、
PbSb等の化合物半導体、Si、Se、Te等の単一元
素半導体等の多結晶膜、非晶質膜が用いられ、膜
形成法（プラズマの使用等）や後処理法（ビーム
アニール技術等）の改善により膜質の向上が図ら
れている。一方ゲート絶縁膜としてはSiO2、
Al2O3の蒸着膜やCVD膜が用いられる。現在のIC
技術ではSiウエハの熱酸化膜を用いるが、蒸着膜
やCVD膜は熱酸化膜と比べると、膜の均一性、
絶縁性、膜中の欠陥、不純物密度、界面準位密度
等すべての点で膜特性が劣る。TFTでも多結晶
Si膜等を半導体薄膜に用いれば熱酸化SiO2を形
成する事が可能であるが高温（1100℃位）の工程
を経る為石英等の高価な基板を用いなくてはなら
ず安価であるというTFTの特長の一つを生かす
事が難しい。
PbSb等の化合物半導体、Si、Se、Te等の単一元
素半導体等の多結晶膜、非晶質膜が用いられ、膜
形成法（プラズマの使用等）や後処理法（ビーム
アニール技術等）の改善により膜質の向上が図ら
れている。一方ゲート絶縁膜としてはSiO2、
Al2O3の蒸着膜やCVD膜が用いられる。現在のIC
技術ではSiウエハの熱酸化膜を用いるが、蒸着膜
やCVD膜は熱酸化膜と比べると、膜の均一性、
絶縁性、膜中の欠陥、不純物密度、界面準位密度
等すべての点で膜特性が劣る。TFTでも多結晶
Si膜等を半導体薄膜に用いれば熱酸化SiO2を形
成する事が可能であるが高温（1100℃位）の工程
を経る為石英等の高価な基板を用いなくてはなら
ず安価であるというTFTの特長の一つを生かす
事が難しい。
陽極酸化法は金属や半導体の酸化法としては比
較的古くから知られている方法である。しかし従
来陽極酸化法が用いられた例は基板に導電性物質
を用いるが、金属や低抵抗半導体等の十分に導電
性の高い膜を用いる場合に限られている。特に
TFTに必要な極めて薄く（1μｍ以下）しかもド
ープしていないか或いは低い不純物濃度の半導体
薄膜では均一に電界が印加しにくく、均一な絶縁
膜が形成されない事等から陽極酸化法は用いられ
ていない。本発明はゲート領域（活性領域）に窓
の開いた金属膜をを半導体薄膜上に設け陽極酸化
のマスク兼電極として使用する事により、必要な
領域のみに均一で良質な絶縁膜を形成可能として
いる。
較的古くから知られている方法である。しかし従
来陽極酸化法が用いられた例は基板に導電性物質
を用いるが、金属や低抵抗半導体等の十分に導電
性の高い膜を用いる場合に限られている。特に
TFTに必要な極めて薄く（1μｍ以下）しかもド
ープしていないか或いは低い不純物濃度の半導体
薄膜では均一に電界が印加しにくく、均一な絶縁
膜が形成されない事等から陽極酸化法は用いられ
ていない。本発明はゲート領域（活性領域）に窓
の開いた金属膜をを半導体薄膜上に設け陽極酸化
のマスク兼電極として使用する事により、必要な
領域のみに均一で良質な絶縁膜を形成可能として
いる。
以下実施例に基づき本発明を説明する。
第１図ａ，ｂ，ｃ，ｄは本発明の一実施例の製
造法説明図である。ａ図は絶縁性基板１上に半導
体薄膜２を形成する工程で、ここではCVD法に
よるPolySi膜を必要に応じてパタン化し、レー
ザビームによりアニールしてある。ｂ図は本発明
に特徴的な工程であり、活性領域（ゲート領域、
ゲート電位により導電チヤネルが形成される領
域）３以外の領域に導電膜４を形成する工程で、
導電膜４としては金属膜を蒸着法で形成した後フ
オト・リングラフイー技術により活性領域を窓開
けした。ｃ図も本発明に特徴的な工程であり、対
抗電極１０と導電膜４を電極として陽極酸化して
いる。半導体薄膜と導電膜との接触は十分にとつ
てあり且つ活性領域の面積は十分に小さいから、
高抵抗の半導体薄膜でも活性領域の表面電位は導
電膜４の電位とほぼ一致し、活性領域に陽極酸化
膜５が均一に形成される。そして陽極酸化は液相
でも気相でも良いが、特に酸素プラズマを用いた
気相法は気相のコンダクタンスが低い為高抵抗体
でも極めて均一且つ良質の酸化膜が得られる。１
１は電源である。ｄ図はゲート電極６を絶縁膜５
の上に形成する工程でソース電極１２、ドレイン
電極１３は導電膜４或いはゲート電極膜と同一工
程で形成している。パタン化はｂ図の工程で行な
つてしまつても良くｄ図の工程でゲート電極６の
パターン化と一緒に行つても良い。以上の如く本
実施例では、導電膜４が酸化膜のマスクとなつて
いるので酸化膜のパタン化が不要であり、しかも
導電膜を陽極酸化の電極に用いている為に極めて
良質且つ均一のゲート酸化膜を形成している。
造法説明図である。ａ図は絶縁性基板１上に半導
体薄膜２を形成する工程で、ここではCVD法に
よるPolySi膜を必要に応じてパタン化し、レー
ザビームによりアニールしてある。ｂ図は本発明
に特徴的な工程であり、活性領域（ゲート領域、
ゲート電位により導電チヤネルが形成される領
域）３以外の領域に導電膜４を形成する工程で、
導電膜４としては金属膜を蒸着法で形成した後フ
オト・リングラフイー技術により活性領域を窓開
けした。ｃ図も本発明に特徴的な工程であり、対
抗電極１０と導電膜４を電極として陽極酸化して
いる。半導体薄膜と導電膜との接触は十分にとつ
てあり且つ活性領域の面積は十分に小さいから、
高抵抗の半導体薄膜でも活性領域の表面電位は導
電膜４の電位とほぼ一致し、活性領域に陽極酸化
膜５が均一に形成される。そして陽極酸化は液相
でも気相でも良いが、特に酸素プラズマを用いた
気相法は気相のコンダクタンスが低い為高抵抗体
でも極めて均一且つ良質の酸化膜が得られる。１
１は電源である。ｄ図はゲート電極６を絶縁膜５
の上に形成する工程でソース電極１２、ドレイン
電極１３は導電膜４或いはゲート電極膜と同一工
程で形成している。パタン化はｂ図の工程で行な
つてしまつても良くｄ図の工程でゲート電極６の
パターン化と一緒に行つても良い。以上の如く本
実施例では、導電膜４が酸化膜のマスクとなつて
いるので酸化膜のパタン化が不要であり、しかも
導電膜を陽極酸化の電極に用いている為に極めて
良質且つ均一のゲート酸化膜を形成している。
第２図ａ，ｂ，ｃ，ｄは本発明の他の実施例を
示す製造工程説明図である。ａ図〜ｃ図は前記実
施例とほぼ同様であり、ソース領域１４、ドレイ
ン領域１５に不純物がドープされている点のみ異
なる。ドーピングは本実施例ではａ図の工程の後
に行なつているが、いつ行つてもよい。ｄ図はゲ
ート電極６を形成する工程であるが前実施例と異
なり導電膜４を全面除去後に行つている。ｅ図は
層間絶縁膜７を形成、パタン化した後ソース電極
８、ドレイン電極９を形成している。本実施例も
基本工程は前実施例と同じであり、本発明により
良質なゲート酸化膜を有する高性能TFTを実現
している。
示す製造工程説明図である。ａ図〜ｃ図は前記実
施例とほぼ同様であり、ソース領域１４、ドレイ
ン領域１５に不純物がドープされている点のみ異
なる。ドーピングは本実施例ではａ図の工程の後
に行なつているが、いつ行つてもよい。ｄ図はゲ
ート電極６を形成する工程であるが前実施例と異
なり導電膜４を全面除去後に行つている。ｅ図は
層間絶縁膜７を形成、パタン化した後ソース電極
８、ドレイン電極９を形成している。本実施例も
基本工程は前実施例と同じであり、本発明により
良質なゲート酸化膜を有する高性能TFTを実現
している。
なお陽極酸化により活性領域３の半導体薄膜２
の表面に陽極酸化膜５が形成されるときは、同時
に導電膜４の表面にも酸化膜が形成される。この
導電膜４表面の酸化膜は、薄膜トランジスタ特性
には影響をまつたく与えず、さらに以下に説明す
るように製造工程上も支障は無い。すなわち第１
図および第２図を用いて説明ちた実施例におい
て、ゲート電極６とソース電極１２，８、ドレイ
ン電極１３，９とを同一工程で形成するときは、
陽極酸化の電極として用いた導電膜４は除去し、
その後ゲート電極、ソース電極およびドレイン電
極材料を形成し、パターニングすれば良い。さら
にこの導電膜をソース電極、ドレイン電極に転用
するときは、導電膜をソース電極、ドレイン電極
形状にパターニングし、その後ゲート電極を形成
すれば良い。
の表面に陽極酸化膜５が形成されるときは、同時
に導電膜４の表面にも酸化膜が形成される。この
導電膜４表面の酸化膜は、薄膜トランジスタ特性
には影響をまつたく与えず、さらに以下に説明す
るように製造工程上も支障は無い。すなわち第１
図および第２図を用いて説明ちた実施例におい
て、ゲート電極６とソース電極１２，８、ドレイ
ン電極１３，９とを同一工程で形成するときは、
陽極酸化の電極として用いた導電膜４は除去し、
その後ゲート電極、ソース電極およびドレイン電
極材料を形成し、パターニングすれば良い。さら
にこの導電膜をソース電極、ドレイン電極に転用
するときは、導電膜をソース電極、ドレイン電極
形状にパターニングし、その後ゲート電極を形成
すれば良い。
さらにソース領域、ドレイン領域は、オーミツ
クコンタクトを取るために不純物をドーピングし
ている。このとき活性領域は、ソース領域、ドレ
イン領域の不純物と同じ導電型で不純物濃度を低
くするか、真性半導体に近いもので構成する。こ
のときは陽極酸化工程においては、活性領域にも
電流が流れて陽極酸化膜が形成される。ソース領
域、ドレイン領域と活性領域とを逆導電型の不純
物で構成したときは、pn接合に逆バイアスされ
る部分が生じるが、このpn接合のブレークダウ
ン電圧以外の電圧を陽極酸化時に印加すれば、活
性領域にも電流が流れ、均一な陽極酸化膜が形成
できる。
クコンタクトを取るために不純物をドーピングし
ている。このとき活性領域は、ソース領域、ドレ
イン領域の不純物と同じ導電型で不純物濃度を低
くするか、真性半導体に近いもので構成する。こ
のときは陽極酸化工程においては、活性領域にも
電流が流れて陽極酸化膜が形成される。ソース領
域、ドレイン領域と活性領域とを逆導電型の不純
物で構成したときは、pn接合に逆バイアスされ
る部分が生じるが、このpn接合のブレークダウ
ン電圧以外の電圧を陽極酸化時に印加すれば、活
性領域にも電流が流れ、均一な陽極酸化膜が形成
できる。
以上の実施例からも明らかな如く、本発明を用
いれば絶縁性基板上の高抵抗半導体薄膜を用いた
TFT用のゲート絶縁膜を、低温（500℃以下）で
均一良質にしかも簡略化したプロセスで形成する
事が可能であり、ガラス等の低耐熱性の安価な基
板や水素あるいはフツ素添加、アモルフアスSi等
の低耐熱性半導体薄膜等の使用も可能で、安価、
大面積の長所を生かしスイツチング特性も優れて
たTFTが実現可能である。
いれば絶縁性基板上の高抵抗半導体薄膜を用いた
TFT用のゲート絶縁膜を、低温（500℃以下）で
均一良質にしかも簡略化したプロセスで形成する
事が可能であり、ガラス等の低耐熱性の安価な基
板や水素あるいはフツ素添加、アモルフアスSi等
の低耐熱性半導体薄膜等の使用も可能で、安価、
大面積の長所を生かしスイツチング特性も優れて
たTFTが実現可能である。
本発明は特に液晶等を用いた表示パネル基板上
のTFTに有効な技術である。本発明のTFTを用
いた表示パネルは高密度高性能の表示が可能であ
り、腕時計等の小型携持機器の表示装置として特
に適している。
のTFTに有効な技術である。本発明のTFTを用
いた表示パネルは高密度高性能の表示が可能であ
り、腕時計等の小型携持機器の表示装置として特
に適している。
第１図ａ〜ｄ及び第２図ａ〜ｅは本発明による
薄膜トランジスタの製造法の各工程の説明図であ
る。 １……絶縁性基板、２……半導体薄膜、３……
薄膜トランジスタの活性領域、４……導電膜、５
……陽極酸化膜（ゲート絶縁膜）、６……ゲート
電極。
薄膜トランジスタの製造法の各工程の説明図であ
る。 １……絶縁性基板、２……半導体薄膜、３……
薄膜トランジスタの活性領域、４……導電膜、５
……陽極酸化膜（ゲート絶縁膜）、６……ゲート
電極。
Claims (1)
- １ 絶縁性基板上に半導体薄膜を形成する工程
と、該半導体薄膜に接して導電膜を全面に形成し
フオトエツチングにより薄膜トランジスタの活性
領域に開口を形成する工程と、該導電膜を一方の
電極として陽極酸化により該活性領域の前記半導
体薄膜の表面に陽極酸化膜を形成する工程と、該
陽極酸化膜上にゲート電極を形成する工程とを有
することを特徴とする薄膜トランジスタの製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56019891A JPS57134970A (en) | 1981-02-13 | 1981-02-13 | Manufacture of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56019891A JPS57134970A (en) | 1981-02-13 | 1981-02-13 | Manufacture of thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57134970A JPS57134970A (en) | 1982-08-20 |
| JPH0348670B2 true JPH0348670B2 (ja) | 1991-07-25 |
Family
ID=12011812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56019891A Granted JPS57134970A (en) | 1981-02-13 | 1981-02-13 | Manufacture of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57134970A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100468A (ja) * | 1983-11-07 | 1985-06-04 | Hitachi Ltd | プラズマ陽極酸化装置 |
| JPH05243577A (ja) * | 1992-02-26 | 1993-09-21 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| KR100252926B1 (ko) * | 1996-06-28 | 2000-04-15 | 구본준 | 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법 |
-
1981
- 1981-02-13 JP JP56019891A patent/JPS57134970A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57134970A (en) | 1982-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277895B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7052940B2 (en) | Method of fabricating top gate type thin film transistor having low temperature polysilicon | |
| JP2006024958A (ja) | 薄膜トランジスターの製造方法 | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| JPH0546106B2 (ja) | ||
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0348670B2 (ja) | ||
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JP2996025B2 (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60110164A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPS59150478A (ja) | 薄膜回路装置 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JPS58219768A (ja) | 半導体装置およびその製造方法 | |
| CN100426456C (zh) | 平面显示器的储存电容构造的制造方法 | |
| JPS5814750B2 (ja) | 半導体装置の製造方法 | |
| EP0408653A1 (en) | Gate dielectric for a thin film field effect transistor |