JP2996025B2 - 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 - Google Patents
絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子Info
- Publication number
- JP2996025B2 JP2996025B2 JP25955192A JP25955192A JP2996025B2 JP 2996025 B2 JP2996025 B2 JP 2996025B2 JP 25955192 A JP25955192 A JP 25955192A JP 25955192 A JP25955192 A JP 25955192A JP 2996025 B2 JP2996025 B2 JP 2996025B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- thin film
- film
- transistor device
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置等に利用で
きる絶縁膜の製造方法及びこれを用いた薄膜トランジス
ター素子関し、特に、ゲート電極−ソース電極間の短絡
防止に好適なスイッチング素子に関する。
きる絶縁膜の製造方法及びこれを用いた薄膜トランジス
ター素子関し、特に、ゲート電極−ソース電極間の短絡
防止に好適なスイッチング素子に関する。
【０００２】
【従来の技術】非晶質シリコン薄膜トランジスタ（以下
ａ−ＳｉＴＦＴと略する）は、ガラスや石英などの絶縁
性基板上にＡｌからなるゲート電極と、この上にＡｌを
陽極酸化することによって形成されたゲート絶縁膜とP-
CVDで形成したＳｉＮｘゲート絶縁膜とａ−Ｓｉ半導体
層と半導体層上に設けられたＳｉＮｘ層とＡｌからなる
ソース電極により構成されていた。
ａ−ＳｉＴＦＴと略する）は、ガラスや石英などの絶縁
性基板上にＡｌからなるゲート電極と、この上にＡｌを
陽極酸化することによって形成されたゲート絶縁膜とP-
CVDで形成したＳｉＮｘゲート絶縁膜とａ−Ｓｉ半導体
層と半導体層上に設けられたＳｉＮｘ層とＡｌからなる
ソース電極により構成されていた。
【０００３】
【発明が解決しようとする課題】上記従来技術では、10
インチ以上の大面積基板に陽極酸化によってゲート絶縁膜
を形成する場合、以下のような問題点があった。即ち大
面積の場合には陽極酸化電流が非常に大きくなるため
に、陽極酸化する電極表面の不均質な部分には電界集中
が起こることである。その結果、陽極酸化膜に欠陥が発
生しそれがゲート絶縁膜欠陥となり、最終的にゲート電
極−ソース電極間の短絡となっていた。
インチ以上の大面積基板に陽極酸化によってゲート絶縁膜
を形成する場合、以下のような問題点があった。即ち大
面積の場合には陽極酸化電流が非常に大きくなるため
に、陽極酸化する電極表面の不均質な部分には電界集中
が起こることである。その結果、陽極酸化膜に欠陥が発
生しそれがゲート絶縁膜欠陥となり、最終的にゲート電
極−ソース電極間の短絡となっていた。
【０００４】本発明は、大面積基板における陽極酸化膜
の欠陥をなくすることにより、ゲート電極−ソース電極
間の短絡の生じないａ−ＳｉＴＦＴ素子を提供すること
を目的とする。
の欠陥をなくすることにより、ゲート電極−ソース電極
間の短絡の生じないａ−ＳｉＴＦＴ素子を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、本発明の薄膜トランジスター素子は、ゲート絶縁膜
の陽極酸化前にゲート電極表面に酸素プラズマ処理を行
なうことが特徴である。その方法は陽極酸化前の電極表
面を１５０℃以上の高温酸素プラズマ処理により、電極
表面の均質化を行った後で陽極酸化によってゲート絶縁
膜を形成するものである。
に、本発明の薄膜トランジスター素子は、ゲート絶縁膜
の陽極酸化前にゲート電極表面に酸素プラズマ処理を行
なうことが特徴である。その方法は陽極酸化前の電極表
面を１５０℃以上の高温酸素プラズマ処理により、電極
表面の均質化を行った後で陽極酸化によってゲート絶縁
膜を形成するものである。
【０００６】
【作用】本発明は大面積のガラス基板上に電極を形成
し、続いて絶縁膜を陽極酸化する際に、予め電極表面を
プラズマ処理によって表面改質し、その後で陽極酸化す
る。電極表面が均質化され、陽極酸化膜となる絶縁膜の
欠陥もなくすることができる。その結果、本発明の方法
を用いて作製した薄膜トランジスター素子におけるゲー
ト電極−ソース電極間の短絡現象を防止することができ
るものである。
し、続いて絶縁膜を陽極酸化する際に、予め電極表面を
プラズマ処理によって表面改質し、その後で陽極酸化す
る。電極表面が均質化され、陽極酸化膜となる絶縁膜の
欠陥もなくすることができる。その結果、本発明の方法
を用いて作製した薄膜トランジスター素子におけるゲー
ト電極−ソース電極間の短絡現象を防止することができ
るものである。
【０００７】
【実施例】以下本発明の実施例について、図面を用いて
説明する。
説明する。
【０００８】（実施例１）第１の実施例について（図
１）を用いて説明する。
１）を用いて説明する。
【０００９】ガラス基板１上にＡｌ：Ｔａ膜２を堆積
し、フォトリソグラフィとエッチングにより電極を形成
する（図１ａ）。
し、フォトリソグラフィとエッチングにより電極を形成
する（図１ａ）。
【００１０】３００℃で１５分間の窒素雰囲気中プラズ
マ処理によって、表面改質を行なう（図１ｂ）。
マ処理によって、表面改質を行なう（図１ｂ）。
【００１１】陽極酸化法により絶縁膜Ａｌ2Ｏ3膜４を２
０００Å形成する（図１ｃ）。また、プラズマ処理を行
なわなかった従来方法で作製したサンプルも同時に作製
した。両者の陽極酸化膜のピンホール数を比較した結
果、本発明の方法で作製したサンプルではピンホール数
は0.01個/cm2以下であったが、従来方法で作製したサン
プルのピンホール数は1個/cm2であった。
０００Å形成する（図１ｃ）。また、プラズマ処理を行
なわなかった従来方法で作製したサンプルも同時に作製
した。両者の陽極酸化膜のピンホール数を比較した結
果、本発明の方法で作製したサンプルではピンホール数
は0.01個/cm2以下であったが、従来方法で作製したサン
プルのピンホール数は1個/cm2であった。
【００１２】（実施例２）本発明の第２の実施例につい
て、（図２）を参照しながら説明する。
て、（図２）を参照しながら説明する。
【００１３】ガラス基板１の上にスパッタリング法によ
りＡｌ：Ｓｉ膜を堆積し、フォトリソグラフィとエッチ
ングによりゲート電極２を形成する（図２ａ）。
りＡｌ：Ｓｉ膜を堆積し、フォトリソグラフィとエッチ
ングによりゲート電極２を形成する（図２ａ）。
【００１４】電極を酸素ガス中、電力５００Ｗ、４００
℃で５分間プラズマ処理を行ない、表面改質を行なう
（図２ｂ）。
℃で５分間プラズマ処理を行ない、表面改質を行なう
（図２ｂ）。
【００１５】クエン酸を用いて陽極酸化法によりゲート
絶縁膜Ａｌ2Ｏ3膜４を２０００Åの厚さに形成する（図
２ｃ）。
絶縁膜Ａｌ2Ｏ3膜４を２０００Åの厚さに形成する（図
２ｃ）。
【００１６】P-CVD法で第２のＳｉＮｘゲート絶縁膜５
を２０００Åとａ−Ｓｉ半導体層６を５００Åとその上
に設けられたチャンネルストッパ層ＳｉＮｘ膜７を１０
００Å連続製膜する（図２ｄ）。
を２０００Åとａ−Ｓｉ半導体層６を５００Åとその上
に設けられたチャンネルストッパ層ＳｉＮｘ膜７を１０
００Å連続製膜する（図２ｄ）。
【００１７】ＳｉＮｘ膜７を選択的にエッチングし、チ
ャンネルストッパ層とする（図２ｅ）。Ａｌを３０００
Åスパッタリング法で形成した後、フォトリソグラフィ
とエッチングにより、ソース電極８を形成する（図２
ｆ）。
ャンネルストッパ層とする（図２ｅ）。Ａｌを３０００
Åスパッタリング法で形成した後、フォトリソグラフィ
とエッチングにより、ソース電極８を形成する（図２
ｆ）。
【００１８】また、同様の作製方法を用いてプラズマ処
理のみを行なわなかったサンプルも作製した。両プロセ
スの各々１０サンプルについてゲートとソース間の短絡
数を比較した結果、本発明のサンプルでは短絡数はなか
ったが、従来方法のサンプルでは１０サンプル中６個に
短絡が発生した。
理のみを行なわなかったサンプルも作製した。両プロセ
スの各々１０サンプルについてゲートとソース間の短絡
数を比較した結果、本発明のサンプルでは短絡数はなか
ったが、従来方法のサンプルでは１０サンプル中６個に
短絡が発生した。
【００１９】
【発明の効果】以上のように本発明は、大面積の基板を
陽極酸化する場合に膜欠陥のない緻密な陽極酸化膜を得
ることができるものである。その結果ゲート絶縁膜の欠
陥が原因でゲート電極とソース電極間の短絡を生じるこ
となく、スイッチング素子の歩留まりを向上することが
できる。
陽極酸化する場合に膜欠陥のない緻密な陽極酸化膜を得
ることができるものである。その結果ゲート絶縁膜の欠
陥が原因でゲート電極とソース電極間の短絡を生じるこ
となく、スイッチング素子の歩留まりを向上することが
できる。
【図１】本発明の第１の実施例における絶縁膜の製造方
法を示す工程図
法を示す工程図
【図２】本発明の第２の実施例における薄膜トランジス
ター素子の作製方法を示す工程図
ター素子の作製方法を示す工程図
１ ガラス基板 ２ 電極 ３ 表面改質した膜 ４ 絶縁膜 ５ 第２のゲート絶縁膜 ６ 半導体層 ７ チャンネルストッパ層 ８ ソース電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 G02F 1/136 500 H01L 21/316 H01L 21/336 H01L 21/3205
Claims (3)
- 【請求項１】電極表面を酸素あるいは窒素雰囲気中のプ
ラズマ処理によって改質した後に、陽極酸化法により絶
縁膜を形成することを特徴とする絶縁膜の製造方法。 - 【請求項２】絶縁膜がＡｌを主成分とすることを特徴と
する請求項１記載の絶縁膜の製造方法。 - 【請求項３】請求項１記載の陽極酸化法を用いてゲート
絶縁膜を形成したことを特徴とする薄膜トランジスター
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25955192A JP2996025B2 (ja) | 1992-09-29 | 1992-09-29 | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25955192A JP2996025B2 (ja) | 1992-09-29 | 1992-09-29 | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112488A JPH06112488A (ja) | 1994-04-22 |
| JP2996025B2 true JP2996025B2 (ja) | 1999-12-27 |
Family
ID=17335688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25955192A Expired - Fee Related JP2996025B2 (ja) | 1992-09-29 | 1992-09-29 | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996025B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2888158B2 (ja) * | 1995-01-18 | 1999-05-10 | 日本電気株式会社 | 弾性表面波装置の製造方法 |
| JP3276573B2 (ja) * | 1996-12-26 | 2002-04-22 | 三菱電機株式会社 | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 |
| KR100502096B1 (ko) * | 1998-03-20 | 2005-12-02 | 삼성전자주식회사 | 알루미늄막과 아이티오막의 접촉 구조 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100701658B1 (ko) * | 2001-06-14 | 2007-03-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| CN118407103B (zh) * | 2024-07-02 | 2024-09-24 | 山东建筑大学 | 一种建筑用铝合金的表面阳极氧化膜的制备方法 |
-
1992
- 1992-09-29 JP JP25955192A patent/JP2996025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112488A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277548B2 (ja) | ディスプレイ基板 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| US5985701A (en) | Process for fabricating liquid crystal electro-optical device comprising complementary thin film field effect transistors | |
| JP2996025B2 (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JPH08250743A (ja) | 半導体装置の作製方法 | |
| JPH0738111A (ja) | 薄膜トランジスタの形成方法 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07326766A (ja) | 半導体装置およびその作製方法 | |
| JPH02224254A (ja) | 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置 | |
| JP2788601B2 (ja) | 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置 | |
| JPS62172761A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| JP3023040B2 (ja) | 薄膜トランジスタ素子の製造方法 | |
| JP3339133B2 (ja) | 陽極酸化方法とそれを用いた薄膜トランジスタ | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH06112487A (ja) | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP2000077401A (ja) | 半導体膜の形成方法 | |
| JPS63126277A (ja) | 電界効果型薄膜トランジスタ | |
| JPH06224222A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0862630A (ja) | 液晶表示装置の製造方法 | |
| JPH06188420A (ja) | 絶縁層薄膜、及びそれを用いたｔｆｔ液晶表示装置 | |
| JPS61160943A (ja) | 酸化膜の形成方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |