CN100426456C - 平面显示器的储存电容构造的制造方法 - Google Patents
平面显示器的储存电容构造的制造方法 Download PDFInfo
- Publication number
- CN100426456C CN100426456C CNB2006100923712A CN200610092371A CN100426456C CN 100426456 C CN100426456 C CN 100426456C CN B2006100923712 A CNB2006100923712 A CN B2006100923712A CN 200610092371 A CN200610092371 A CN 200610092371A CN 100426456 C CN100426456 C CN 100426456C
- Authority
- CN
- China
- Prior art keywords
- electrode
- film transistor
- admixture
- polysilicon
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开一种平面显示器的储存电容构造的制造方法，其中该储存电容构造包含：一基板；一下电极，形成于该基板的上方，该下电极的材质为经掺杂的异质半导体；一绝缘层，形成于该下电极的表面上；以及一上电极，形成于该绝缘层的表面上，该上电极的材质是经掺杂的异质半导体。该储存电容构造制造方法包含下列步骤：提供一基板；于该基板的上方形成一下电极，该下电极的材质为半导体；于该下电极的表面上形成一绝缘层；于该绝缘层的表面上形成一上电极，该上电极的材质为半导体；通过该上电极而对该下电极进行一第一掺质注入动作，以改善该下电极的导电能力；以及对该上电极进行一第二掺质注入动作，以改善该上电极的导电能力。
Description
本申请是申请号为02127099.6、申请日为2002年7月29日、发明名称为“平面显示器的储存电容构造及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种平面显示器的储存电容构造及其制造方法，尤指应用于顶部栅极(top gate)薄膜晶体管液晶显示器的储存电容构造及其制造方法。
背景技术
随着制造技术的进展，液晶显示器(Liquid Crystal Display，LCD)已取代传统映像管显示器成为未来显示器主流趋势，其中又以薄膜晶体管液晶显示器(TFT-LCD)为其大宗。请参见图1，其是一薄膜晶体管液晶显示器中一像素单元的电路示意图，其主要由一薄膜晶体管11所完成的切换单元、一液晶显示单元12与一储存电容13(storage capacitor)所构成。而其中该储存电容13并联至该液晶显示单元12(其亦为一电容)，用以增强液晶显示单元12原本不足的电荷储存能力，进而改善薄膜晶体管11关闭时，液晶显示单元12的电压值下降过快的现象。
请参见图2，其是一顶部栅极低温多晶硅薄膜晶体管(LowTemperature Poly Silicon Thin Film Transistor，LTPS-TFT)成长于一玻璃基板上的CMOS已有制作过程步骤示意图。图2(a)表示出于该玻璃基板20上形成一缓冲层21(buffer layer，通常以二氧化硅完成)以及一本质非晶硅(i-a-Si)层后，再利用一激光结晶(laser crystallization)制作过程，将本质非晶硅(i-a-Si)层转变成一本质多晶硅(i-poly-Si)层22，随后利用一掩模微影蚀刻制作过程，将本质多晶硅(i-poly-Si)层22形成如图2(b)所示的第一本质多晶硅构造221、第二本质多晶硅构造222以及第三本质多晶硅构造223，其分别提供后续N沟道薄膜晶体管、P沟道薄膜晶体管以及储存电容的制作过程的使用。
再参见图2(c)，其是利用一掩模微影制作过程而于第一本质多晶硅构造221、第二本质多晶硅构造222上方形成一光掩模结构23后，再对露出的部分第一本质多晶硅构造221与第三本质多晶硅构造223，进行一N型掺质的注入制作过程，进而形成N沟道薄膜晶体管的源/漏极构造2211以及储存电容的下电极2231。然后在去除光掩模结构23后，再于整个基板上方覆盖上一层绝缘材质(通常以二氧化硅完成)，用以形成如图2(d)所示的一栅极绝缘层24。
再请参见图2(e)，其是于栅极绝缘层24上溅镀(sputtering)上一层栅极导体层后，再以另一掩模微影蚀刻制作过程来形成所需的栅极导体构造251与储存电容的上电极252，然后利用该栅极导体构造251做为掩模，进行一微量N型掺质的注入制作过程，进而于N沟道薄膜晶体管中形成一轻掺杂漏极构造2212(Lightly Doped Drain)。而再利用另一掩模微影制作过程所形成的光掩模结构26将第一本质多晶硅构造221与第三本质多晶硅构造223予以覆盖(如图2(f)所示)，进而对露出的第二本质多晶硅构造222进行一P型掺质的注入制作过程，进而形成P沟道薄膜晶体管的源/漏极构造2221。
而上述构造再经后续制作过程后，便形成如图2(g)(h)所示的构造，其是于整个基板上方形成一内层介电材料层(inter-layer dielectricslayer)27后，于适当位置定义出所需的接触孔(contact hole)28，最后再以溅镀方式形成一层金属导体层并定义出所需的栅极接线构造290、源/漏极接线构造291以及储存电容上下电极的接线构造292。
而由上述说明可清楚得知，由重掺杂的N型多晶硅(N+-poly-Si)所完成下电极2231的导电度极佳，因此，与金属上电极252所共同完成的储存电容足以应付所需。但是，当考虑制造成本而将轻掺杂漏极构造的制作过程省略时，则仅能利用栅极导体构造251做为掩模来进行薄膜晶体管源/漏极构造的自行对准掺杂制作过程。如图3所示，图3(a)是表示出于该玻璃基板20上形成一缓冲层21(通常以二氧化硅完成)以及一本质非晶硅(i-a-Si)层后，再利用一激光结晶制作过程，将本质非晶硅(i-a-Si)层转变成一本质多晶硅(i-poly-Si)层22，随后利用一掩模微影蚀刻制作过程，将本质多晶硅(i-poly-Si)层22形成如图3(b)所示的第一本质多晶硅构造221、第二本质多晶硅构造222以及第三本质多晶硅构造223，其分别提供后续N沟道薄膜晶体管、P沟道薄膜晶体管以及储存电容的制作过程来使用。
再参见图3(c)，其于整个基板上方覆盖上一层栅极绝缘层24(通常以二氧化硅完成)与一栅极导体层后，再利用一掩模微影制作过程对该栅极导体层进行定义，进而于第一本质多晶硅构造221、第二本质多晶硅构造222与第三本质多晶硅构造223的上方各形成一栅极结构35、栅极结构36及金属上电极37，但再于第二本质多晶硅构造222上方形成一光掩模结构38(如图3(d)所示)，而欲对露出的部分第一本质多晶硅构造221与第三本质多晶硅构造223所完成的储存电容下电极进行一N型掺质的注入制作过程时，下电极将因金属上电极已完成(如图3(e)所示)而无法被有效注入掺质，进而无法形成重掺杂的N型多晶硅，造成此一下电极的导电能力不足，使得储存电容无法发挥应有的功能。
此外，为降低成本而仅单独进行如图4所示的PMOS制作过程(或NMOS制作过程，但实际因漏电流太大而很少被采用)时，其中图4(a)是表示出于该玻璃基板20上形成一缓冲层21(通常以二氧化硅完成)以及一本质非晶硅(i-a-Si)层后，再利用一激光结晶制作过程，将本质非晶硅(i-a-Si)层转变成一本质多晶硅(i-poly-Si)层，随后利用一掩模微影蚀刻制作过程，将本质多晶硅(i-poly-Si)层形成第二本质多晶硅构造222以及第三本质多晶硅构造223，其分别提供后续P沟道薄膜晶体管以及储存电容的制作过程来使用。随后于整个基板20上方覆盖上一层栅极绝缘层24(通常以二氧化硅完成)与一栅极导体层后，再利用一掩模微影制作过程对该栅极导体层进行定义，进而于第二本质多晶硅构造222与第三本质多晶硅构造223的上方各形成栅极结构36及金属上电极37。但当欲利用栅极结构36为掩模而对第二本质多晶硅构造221进行一P型掺质的注入制作过程而来形成源/漏极结构时(如图4(b)所示)，第三本质多晶硅构造223所完成的储存电容下电极将因金属上电极37已完成而无法同时被有效地注入掺质，进而无法形成重掺杂的P型多晶硅，造成此一下电极的导电能力不足，使得储存电容无法发挥应有的功能。而如何改善上述种种已有手段的问题，是为发展本发明的主要目的。
发明内容
本发明提供一种平面显示器的储存电容构造，其包含：一基板；一下电极，位于该基板的上方，其是以一半导体材料所完成；一绝缘层，位于该下电极的表面上；以及一上电极，位于该绝缘层的表面上，该上电极是以金属所完成，该上电极的形状是选自梳状与网状的其中之一，而该梳状与网状的结构上所具有的间隙便为供掺质通过而注入该下电极中的掺质注入沟道，以供掺质通过而注入该下电极中，进而改善该下电极的导电能力。
根据上述构想，本发明平面显示器的储存电容构造，其所应用的该平面显示器是一顶部栅极薄膜晶体管液晶显示器。
根据上述构想，该顶部栅极薄膜晶体管为一低温多晶硅薄膜晶体管。
根据上述构想，本发明平面显示器的储存电容构造中该下电极是以经掺杂的多晶硅所完成。
根据上述构想，本发明平面显示器的储存电容构造中该下电极电连接至该顶部栅极薄膜晶体管的漏极。
根据上述构想，本发明平面显示器的储存电容构造中该绝缘层是以二氧化硅所完成。
本发明的另一方案提供一种平面显示器的储存电容构造制造方法，其包含下列步骤：提供一基板；于该基板的上方形成一下电极，该下电极的材质为半导体；于该下电极的表面上形成一绝缘层；于该绝缘层的表面上以金属形成一上电极，该上电极的形状是选自梳状与网状的其中之一，而该梳状与网状的结构上所具有的间隙便为供掺质通过而注入该下电极中的掺质注入沟道；以及利用该掺质注入沟道对该下电极注入掺质，进而改善该下电极的导电能力。
根据上述构想，本发明平面显示器的储存电容构造制造方法中，该平面显示器为一顶部栅极薄膜晶体管液晶显示器，而该基板为一透光基板。
根据上述构想，该顶部栅极薄膜晶体管为一低温多晶硅薄膜晶体管。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该下电极与该顶部栅极薄膜晶体管的沟道层皆以多晶硅所完成。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该下电极电连接至该顶部栅极薄膜晶体管的漏极。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该绝缘层是以二氧化硅所完成。
本发明的再一方案提供一种平面显示器的储存电容构造制造方法，其包含下列步骤：提供一基板；于该基板的上方形成一下电极，该下电极的材质为半导体；于该下电极的表面上形成一绝缘层；于该绝缘层的表面上形成一上电极，该上电极的材质为半导体；通过该上电极而对该下电极进行一第一掺质注入动作，以改善该下电极的导电能力；以及对该上电极进行一第二掺质注入动作，以改善该上电极的导电能力。
根据上述构想，该平面显示器为一顶部栅极薄膜晶体管液晶显示器，而该基板为一透光基板。
根据上述构想，该顶部栅极薄膜晶体管为一低温多晶硅薄膜晶体管。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该下电极与该顶部栅极薄膜晶体管的沟道层皆以多晶硅所完成。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该下电极电连接至该顶部栅极薄膜晶体管的漏极。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该绝缘层是以二氧化硅所完成。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该上电极是以多晶硅所完成。
根据上述构想，本发明平面显示器的储存电容构造制造方法中该第一掺质注入动作的掺质注入深度大于该第二掺质注入动作的掺质注入深度。
本发明的又一方案提供一种平面显示器的储存电容构造，其包含：一基板；一下电极，形成于该基板的上方，该下电极的材质为经掺杂的异质半导体；一绝缘层，形成于该下电极的表面上；以及一上电极，形成于该绝缘层的表面上，该上电极的材质是经掺杂的异质半导体。
根据上述构想，本发明平面显示器的储存电容构造，其中该平面显示器为一顶部栅极薄膜晶体管液晶显示器，而该基板为一透光基板。
根据上述构想，本发明平面显示器的储存电容构造，其中该顶部栅极薄膜晶体管为一低温多晶硅薄膜晶体管。
根据上述构想，本发明平面显示器的储存电容构造，其中该下电极是以经掺杂的异质多晶硅所完成。
根据上述构想，本发明平面显示器的储存电容构造，其中该下电极电连接至该顶部栅极薄膜晶体管的漏极。
根据上述构想，本发明平面显示器的储存电容构造，其中该绝缘层是以二氧化硅所完成。
根据上述构想，本发明平面显示器的储存电容构造，其中该上电极是以经掺杂的异质多晶硅所完成。
附图说明
本发明借由下列附图及详细说明，可得一更深入的了解。
图1是一薄膜晶体管液晶显示器中一像素单元的电路示意图。
图2(a)(b)(c)(d)(e)(f)(g)(h)：是一顶部栅极低温多晶硅薄膜晶体管成长于一玻璃基板上的已有CMOS制作过程步骤示意图。
图3(a)(b)(c)(d)(e)：是将轻掺杂漏极构造的制作过程省略的已有薄膜晶体管制作过程步骤示意图。
图4(a)(b)是一顶部栅极低温多晶硅薄膜晶体管成长于一玻璃基板上的PMOS已有制作过程步骤示意图。
图5(a)(b)(c)(d)(e)：其是本发明对于省略轻掺杂漏极构造的CMOS制作过程时所发展出的储存电容构造制造方法的较佳实施例制作过程步骤示意图。
图6(a)(b)：其是本发明对于顶部栅极低温多晶硅薄膜晶体管成长于一玻璃基板上的PMOS制作过程所发展的储存电容构造制造方法的较佳实施例制作过程步骤示意图。
图7(a)(b)：其是本发明对于顶部栅极低温多晶硅薄膜晶体管成长于一玻璃基板上的制作过程所发展的另一储存电容构造制造方法的较佳实施例制作过程步骤示意图。
具体实施方式
请参见图5，其是本发明对于省略轻掺杂漏极构造的CMOS制作过程时所发展出的储存电容构造制造方法，图5(a)是表示于该玻璃基板20上形成一缓冲层21(通常以二氧化硅完成)以及一本质非晶硅(i-a-Si)层后，再利用一激光结晶制作过程，将本质非晶硅(i-a-Si)层转变成一本质多晶硅(i-poly-Si)层22，随后利用一掩模微影蚀刻制作过程，将本质多晶硅(i-poly-Si)层22形成如图5(b)所示的第一本质多晶硅构造221、第二本质多晶硅构造222以及第三本质多晶硅构造223，其分别提供后续N沟道薄膜晶体管、P沟道薄膜晶体管以及储存电容的制作过程来使用。
再参见图5(c)，其于整个基板上方覆盖上一层栅极绝缘层24(通常以二氧化硅完成)与一栅极导体层后，再利用一掩模微影制作过程对该栅极导体层进行定义，进而于第一本质多晶硅构造221、第二本质多晶硅构造222与第三本质多晶硅构造223的上方各形成一栅极结构35、栅极结构36及金属上电极57。而当再于第二本质多晶硅构造222上方形成一光掩模结构38(如图5(d)所示)，而对露出的部分第一本质多晶硅构造221与第三本质多晶硅构造223所完成的储存电容下电极进行一N型掺质的注入制作过程时，因本发明金属上电极57的形状上视图被定义为梳状(如图5(e)所示)或是网状，因此下电极可通过其具有的掺质注入沟道而能被有效注入掺质，进而扩散形成重掺杂的N型多晶硅，造成此一下电极具有足够的导电能力，使得储存电容可发挥应有的功能。
此外，为降低成本而仅单独进行如图6所示的PMOS制作过程(或NMOS制作过程，但实际因漏电流太大而很少被采用)时，其中图6(a)是表示于该玻璃基板20上形成一缓冲层21(通常以二氧化硅完成)以及一本质非晶硅(i-a-Si)层后，再利用一激光结晶制作过程，将本质非晶硅(i-a-Si)层转变成一本质多晶硅(i-poly-Si)层，随后利用一掩模微影蚀刻制作过程，将本质多晶硅(i-poly-Si)层形成第二本质多晶硅构造222以及第三本质多晶硅构造223，其分别提供后续P沟道薄膜晶体管以及储存电容的制作过程来使用。随后于整个基板20上方覆盖上一层栅极绝缘层24(通常以二氧化硅完成)与一栅极导体层后，再利用一掩模微影制作过程对该栅极导体层进行定义，进而于第二本质多晶硅构造222与第三本质多晶硅构造223的上方各形成栅极结构36及金属上电极57。但当欲利用栅极结构36为掩模而对第二本质多晶硅构造222进行一P型掺质的注入制作过程而来形成源/漏极结构时(如图6(b)所示)，第三本质多晶硅构造223所完成的储存电容下电极因本发明金属上电极57的形状上视图定义为梳状(亦如图5(e)所示)或是网状，因此第三本质多晶硅构造223所完成的下电极可利用该梳状与网状的结构上具有的间隙，做为供掺质通过而注入该下电极中的掺质注入沟道，进而将掺质有效注入该下电极进而扩散形成重掺杂的P型多晶硅，造成此一下电极具有足够的导电能力，使得储存电容可发挥应有的功能。
另外，当储存电容的上电极71与下电极70皆用本质多晶硅完成时，该上电极便不需形成上述的梳状或网状，而仅需分别对该下电极与上电极进行一第一掺质注入动作以及一第二掺质注入动作，但需控制该第一掺质注入动作的掺质注入深度大于该第二掺质注入动作的掺质注入深度，使得上下电极皆可形成重掺杂的多晶硅，进而完成该储存电容构造(如图7(a)(b)所示)。
而上述各较佳实施例中的透光基板可用透光玻璃所完成，而导体层(厚度约200nm)可使用溅镀方式形成，其是选自铬、钼化钨、钽、铝或铜等材质中之一来完成。缓冲层(厚度约600nm)是用等离子体化学气相沉积法(PECVD)形成，可以选自氮化硅、氧化硅或是两者的组合所完成。其中非晶硅层(厚度约100nm)于使用激光退火结晶制作过程来形成多晶硅之前，需先使用高温炉于400度退火去氢30分钟，且激光结晶制作过程的能量需在300mJ/cm2之下的条件下进行100次射击(shots)。该重掺杂离子布值制作过程可以As或是P离子进行掺杂且其掺杂浓度(dopingconcentration)约为1015cm-2。而梳状或是网状金属上电极57的齿状物间隙可约为10微米。至于栅极绝缘层(厚度约100nm)是用等离子体化学气相沉积法(PECVD)形成，通常是以氧化硅所完成。故本发明得由熟习此技术的人士任施匠思而为诸般修饰，皆不脱如权利要求的保护范围。
Claims (2)
1、一种平面显示器的储存电容构造制造方法，其包含下列步骤：
提供一基板；
于该基板的上方形成一下电极，该下电极的材质为半导体；
于该下电极的表面上形成一绝缘层；
于该绝缘层的表面上形成一上电极，该上电极的材质为半导体；
通过该上电极而对该下电极进行一第一掺质注入动作，以改善该下电极的导电能力；以及
对该上电极进行一第二掺质注入动作，以改善该上电极的导电能力。
2、如权利要求1所述的平面显示器的储存电容构造制造方法，其特征在于该平面显示器为一顶部栅极薄膜晶体管液晶显示器，该项部栅极薄膜晶体管为一低温多晶硅薄膜晶体管，而该基板为一透光基板，该下电极电连接至该顶部栅极薄膜晶体管的漏极，且该下电极与该顶部栅极薄膜晶体管的沟道层皆以多晶硅所完成，至于该绝缘层是以二氧化硅所完成，而该上电极是以多晶硅所完成，该第一掺质注入动作的掺质注入深度大于该第二掺质注入动作的掺质注入深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100923712A CN100426456C (zh) | 2002-07-29 | 2002-07-29 | 平面显示器的储存电容构造的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100923712A CN100426456C (zh) | 2002-07-29 | 2002-07-29 | 平面显示器的储存电容构造的制造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02127099 Division CN1266518C (zh) | 2002-07-29 | 2002-07-29 | 平面显示器的储存电容构造及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1873916A CN1873916A (zh) | 2006-12-06 |
| CN100426456C true CN100426456C (zh) | 2008-10-15 |
Family
ID=37484310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100923712A Expired - Fee Related CN100426456C (zh) | 2002-07-29 | 2002-07-29 | 平面显示器的储存电容构造的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100426456C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298979A (zh) * | 2015-05-19 | 2017-01-04 | 北大方正集团有限公司 | 多晶硅电容及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175154A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| JPH08262489A (ja) * | 1995-03-24 | 1996-10-11 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| CN1213812A (zh) * | 1995-02-15 | 1999-04-14 | 株式会社半导体能源研究所 | 有源矩阵显示器件 |
| JP2001339070A (ja) * | 2000-05-30 | 2001-12-07 | Toshiba Corp | Ｔｆｔアレイおよびその製造方法 |
-
2002
- 2002-07-29 CN CNB2006100923712A patent/CN100426456C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175154A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| CN1213812A (zh) * | 1995-02-15 | 1999-04-14 | 株式会社半导体能源研究所 | 有源矩阵显示器件 |
| JPH08262489A (ja) * | 1995-03-24 | 1996-10-11 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2001339070A (ja) * | 2000-05-30 | 2001-12-07 | Toshiba Corp | Ｔｆｔアレイおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1873916A (zh) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107507841B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105552027B (zh) | 阵列基板的制作方法及阵列基板 | |
| US6660549B2 (en) | Method of manufacturing an active matrix type display circuit | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN1230881C (zh) | 制造具有低温多晶硅的顶栅型薄膜晶体管的方法 | |
| CN107482066B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105633101A (zh) | Tft阵列基板及其制造方法、显示装置 | |
| US6924874B2 (en) | Method of forming a liquid crystal display | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| CN101853883A (zh) | 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置 | |
| KR100500631B1 (ko) | 박막트랜지스터의 제조방법_ | |
| CN110299322A (zh) | 一种显示基板及其制作方法、显示装置 | |
| KR0124958B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| CN108198864A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| US6773467B2 (en) | Storage capacitor of planar display and process for fabricating same | |
| CN100426456C (zh) | 平面显示器的储存电容构造的制造方法 | |
| CN100426115C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN100373633C (zh) | 不对称的薄膜晶体管结构 | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| CN1266518C (zh) | 平面显示器的储存电容构造及其制造方法 | |
| KR20000033991A (ko) | 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의제조방법 | |
| US20030169394A1 (en) | Method for fabricating liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081015 Termination date: 20160729 |