CN105633101A - Tft阵列基板及其制造方法、显示装置 - Google Patents

Tft阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN105633101A
CN105633101A CN201610202895.6A CN201610202895A CN105633101A CN 105633101 A CN105633101 A CN 105633101A CN 201610202895 A CN201610202895 A CN 201610202895A CN 105633101 A CN105633101 A CN 105633101A
Authority
CN
China
Prior art keywords
active layer
layer
thin film
array substrate
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610202895.6A
Other languages
English (en)
Inventor
刘政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610202895.6A priority Critical patent/CN105633101A/zh
Publication of CN105633101A publication Critical patent/CN105633101A/zh
Priority to KR1020177015359A priority patent/KR102055247B1/ko
Priority to JP2017531238A priority patent/JP6896627B2/ja
Priority to PCT/CN2016/084947 priority patent/WO2017166431A1/zh
Priority to US15/531,154 priority patent/US10325938B2/en
Priority to EP16865283.2A priority patent/EP3439035A4/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明提供了TFT阵列基板及其制造方法，以及包括该TFT阵列基板的显示装置。该TFT阵列基板包括衬底基板和位于衬底基板上的两个薄膜晶体管，每个薄膜晶体管包括具有源区和漏区的有源层，这两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置，且这两个有源层中的一个有源层的漏区与另一个有源层的源区电连接，使得这两个薄膜晶体管串联连接，由此能够在保持总的有效沟道长度不变的同时，减小或节省每个薄膜晶体管在基板上所占的面积，有利于显示面板的高分辨率设计。

Description

TFT阵列基板及其制造方法、显示装置
技术领域
本发明的实施例一般地涉及显示技术领域，并且具体地，涉及能够提高显示面板的分辨率的TFT阵列基板及其制造方法、包括该TFT阵列基板的显示装置。
背景技术
TFT(ThinFilmTransistor，薄膜晶体管)阵列基板广泛地应用于显示器的显示面板中，特别是低温多晶硅阵列基板拥有高迁移率的优点，并且反应速度快，是近年来逐渐被看好的一种用在显示面板中的阵列基板，在高分辨率、高画质的有机电致发光显示和液晶显示面板上被越来越多地采用。在高分辨率的显示面板中，需要多个很小尺寸的薄膜晶体管，对薄膜晶体管阵列基板的工艺实现、电学性能、可靠性的要求更高。特别是现有的低温多晶硅薄膜晶体管阵列基板应用于有机电致发光二极管显示技术中时，其驱动薄膜晶体管一般需要较长的沟道，从而会占用较大的基板面积，对高分辨的设计是一个限制。
图1为现有的一种低温多晶硅薄膜晶体管阵列基板的结构示意图，包含基板1、有源层2、栅极绝缘层3、栅极层4、中间绝缘层5、穿透中间绝缘层及栅极绝缘层的过孔、源和漏电极层6和7、平坦化层8和像素电极层9。实现这种现有的阵列基板至少需要用于形成有源层、栅极层、过孔、源和漏电极层、平坦化层和像素电极层的六道掩膜版。在高分辨率的阵列基板制备过程中，沟道长度是一个关键因素，特别是对有机电致发光二极管显示器件中的驱动薄膜晶体管来说，其沟道长度2L可达几十微米，将占用较大的面积，不利于高分辨的实现。
发明内容
为了克服现有技术存在的上述和其它问题和缺陷中的至少一种，提出了本发明。
根据本发明的一个方面，提出了一种TFT阵列基板，包括：衬底基板；和位于衬底基板上的两个薄膜晶体管，每个薄膜晶体管包括具有源区和漏区的有源层，这两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置，且这两个有源层中的一个有源层的漏区与另一个有源层的源区电连接，使得这两个薄膜晶体管串联连接。
在一个实施例中，所述两个有源层可以包括形成在衬底基板上的第一有源层和位于第一有源层上方的第二有源层，所述两个薄膜晶体管还可以包括至少位于第一有源层和第二有源层之间的覆盖在第一有源层上的第一栅极绝缘层、覆盖在第一栅极绝缘层上的第二栅极绝缘层、和一个栅极，该栅极位于第一栅极绝缘层和第二栅极绝缘层之间以用作这两个薄膜晶体管的公共栅极，且第二有源层设置在第二栅极绝缘层上。
在一个实施例中，该TFT阵列基板设置有贯穿第一栅极绝缘层和第二栅极绝缘层以露出第一有源层的漏区的通孔，并且第二有源层可以包括位于该通孔内以电连接第一有源层的漏区和第二有源层的源区的连接部分。
在一个实施例中，一个薄膜晶体管可以包括位于衬底基板上的第一栅极、覆盖在第一栅极上的第一栅极绝缘层和位于第一栅极绝缘层上的第一有源层，另一个薄膜晶体管可以包括位于第一有源层上方的第二有源层、覆盖第二有源层的第二栅极绝缘层和位于第二栅极绝缘层上的第二栅极，并且第二有源层的源区可以与第一有源层的漏区电连接。
在一个实施例中，上述TFT阵列基板还可以包括覆盖在所述一个薄膜晶体管上的层间绝缘层，其中第二有源层位于层间绝缘层上。
在一个实施例中，上述TFT阵列基板设置有贯穿层间绝缘层以露出第一有源层的漏区的通孔，并且第二有源层可以包括位于该通孔内以电连接第一有源层的漏区和第二有源层的源区的连接部分。
在一个实施例中，上述TFT阵列基板还可以包括与第一有源层的源区电连接的源电极层和与第二有源层的漏区电连接的像素电极层。
在一个实施例中，所述连接部分可以包括由与第二有源层相同的材料形成并掺杂的部分。
在一个实施例中，所述有源层可以包括低温多晶硅层。
根据本发明的另一个方面，提供了一种制造TFT阵列基板的方法，包括下述步骤：
提供衬底基板；以及
在衬底基板上形成两个薄膜晶体管，使得这两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置，每个薄膜晶体管包括具有源区和漏区的有源层，且这两个有源层中的一个的漏区与另一个的源区电连接，由此串联连接这两个薄膜晶体管。
在一个实施例中，形成薄膜晶体管的步骤可以包括：
在衬底基板上形成第一半导体材料层，并采用第一掩模对第一半导体材料层进行图案化以形成第一有源层；
形成覆盖第一有源层的第一栅极绝缘层；
在第一栅极绝缘层上形成栅极材料层，并采用第二掩模对栅极材料层进行图案化以形成位于第一有源层上方的栅极；
形成覆盖栅极和第一栅极绝缘层的第二栅极绝缘层；
采用第三掩模形成贯穿第二栅极绝缘层和第一栅极绝缘层以露出第一有源层的漏区的通孔；以及
在第二栅极绝缘层上形成第二半导体材料层，并采用第一掩模对第二半导体材料层进行图案化以形成第二有源层，第二有源层的一部分位于通孔内，以电连接第一有源层的漏区和第二有源层的源区。
在一个实施例中，形成第一半导体材料层和/或第二半导体材料层的步骤可以分别包括：形成非晶硅层；以及采用准分子激光晶化、金属诱导晶化或固相晶化工艺将非晶硅层转变成多晶硅层。
在一个实施例中，在形成第一有源层之前，或者在形成第一有源层之后且在形成第一栅极绝缘层之前，该方法还可以包括：在衬底基板上形成导电材料层，并采用第四掩模将导电材料层图案化为漏电极层，其中第一有源层的一部分与漏电极层的一部分重叠。
在一个实施例中，该方法还可以包括：
在形成栅极之后且在形成第二栅极绝缘层之前，以栅极为遮挡掩模进行第一离子注入工艺，以对第一有源层的源区和漏区进行离子掺杂；以及
在形成第二有源层之后，以第二掩模为另一遮挡掩模进行第二离子注入工艺，以对第二有源层的源区和漏区进行离子掺杂。
在一个实施例中，该方法还可以包括：在形成第二有源层之后，以第二掩模为遮挡掩模进行离子注入工艺，以对第一有源层和第二有源层的源区和漏区进行离子掺杂。
在一个实施例中，在对第二有源层进行离子掺杂时，第二有源层位于通孔内的部分也可以被掺杂。
在一个实施例中，该方法还可以包括：
采用第五掩模在衬底基板上形成覆盖第二有源层和第二栅极绝缘层的平坦化层；以及
采用第六掩模在平坦化层上形成像素电极层，像素电极层与第二有源层的漏区电连接。
根据本发明的又一个方面，提供了一种显示装置，包括上述任一实施例中的TFT阵列基板，或包括根据上述任一实施例中的方法制造的TFT阵列基板。
本发明的实施例，提供了一种TFT阵列基板及其制造方法、显示装置。该TFT阵列基板，包括在垂直于衬底基板的方向上相互叠置的两个有源层，这两个有源层相互电连接，如一个有源层中的漏区与另一个有源层中的源区电连接，以形成在垂直方向上层叠且串联连接的两个薄膜晶体管，使得能够在保持总的有效沟道长度不变的同时，减小或节省每个薄膜晶体管在基板上所占的面积，有利于显示面板的高分辨率设计，从而满足薄膜晶体管在高分辨显示面板的应用中对沟道长度较为敏感的需求。
附图说明
通过参考附图能够更加清楚地理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1为示出现有技术中的一种TFT阵列基板的一部分的结构的剖视图；
图2为示出根据本发明的一个示例性实施例的TFT阵列基板的一部分的结构的剖视图；
图3为示出根据本发明的另一个示例性实施例的TFT阵列基板的一部分的结构的剖视图；以及
图4a-4d为示出根据本发明的一个示例性实施例的制造TFT阵列基板的方法的步骤的示意图。
具体实施方式
下面将结合附图，对本发明的实施例进行详细的描述。在本说明书中，相同或相似的部件由相同或类似的附图标号指示。下述参照附图对本发明的各实施方式的说明旨在阐述本发明的总体构思，而不应当理解为对本发明的一种限制。
另外，在下面的详细描述中，为便于说明，阐述了许多具体的细节以提供对本发明的实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其它情况下，公知的结构和装置以图示的方式体现以简化附图。
根据本发明的一个总的发明构思，提供了一种TFT阵列基板，包括在垂直于衬底基板的方向上相互叠置的两个有源层，这两个有源层相互电连接，如一个有源层中的漏区与另一个有源层中的源区电连接，以形成在垂直方向上层叠且串联连接的两个薄膜晶体管，使得能够在保持总的有效沟道长度不变的同时，减小或节省每个薄膜晶体管在基板上所占的面积，有利于显示面板的高分辨率设计，从而满足薄膜晶体管在高分辨显示面板的应用中对沟道长度较为敏感的需求。优选地，该TFT阵列基板为低温多晶硅阵列基板。
图2示出了根据本发明的一个示例性实施例的TFT阵列基板的一部分的结构。如图所示，该TFT阵列基板包括衬底基板100、形成在衬底基板100上的第一有源层102、覆盖第一有源层102的第一栅极绝缘层103、形成在第一栅极绝缘层103上的栅极104、至少覆盖栅极104的第二栅极绝缘层105和至少部分地设置在第二栅极绝缘层105上的第二有源层107，其中第一有源层102、第一栅极绝缘层103和栅极104构成第一薄膜晶体管的部分，而栅极104、第二栅极绝缘层105和第二有源层107构成第二薄膜晶体管的部分，并且第二有源层107与第一有源层102电连接，使得第一薄膜晶体管与第二薄膜晶体管串联连接。
在该实施例中，彼此叠置的第一薄膜晶体管和第二薄膜晶体管共用栅极104，它们的沟道长度分别为L且它们的总有效沟道长度为2L，与现有的薄膜晶体管的沟道长度相同，但在基板上的占用面积降低，从而有利于实现高分辨率的阵列基板和显示面板。另一方面，这两个串联连接的薄膜晶体管能够有效地降低关态时的泄漏电流，增加薄膜晶体管的稳定性。
在一个示例中，这两个有源层102、107中的一个的漏区与另一个的源区电连接，实现这两个薄膜晶体管的串联连接。例如，在图2中，源电极层101形成在衬底基板100上，第一有源层102中的源区部分地覆盖或接触源电极层101，实现第一有源层102中的源区与源电极层101的电连接，而第一有源层102中的漏区与第二有源层107的源区电连接，第二有源层107的漏区可以与像素电极层109电连接；如图2所示，像素电极109可以设置在覆盖第二有源层107和第二栅极绝缘层105的平坦化层108上。
示例性地，该TFT阵列基板设置有贯穿第一栅极绝缘层103和第二栅极绝缘层105以露出第一有源层102的漏区的通孔106(参见图4c)，第二有源层107可以包括位于通孔106内以电连接第一有源层102的漏区和第二有源层107的源区的连接部分1071。在一个示例中，连接部分1071可以包括由与第二有源层107相同的材料形成，并且优选地，连接部分1071被掺杂，以提高其中的载流子浓度，减小开态时有源层之间的导通电阻。
图3示出根据本发明的另一个示例性实施例的TFT阵列基板的一部分的结构。如图所示，该TFT阵列基板包括衬底基板200、形成在衬底基板200上的第一栅极201、覆盖第一栅极201的第一栅极绝缘层202、设置在第一栅极绝缘层202上的第一有源层204、覆盖第一有源层204的层间绝缘层205、形成在层间绝缘层205上的第二有源层206、覆盖第二有源层206的第二栅极绝缘层207和设置在第二栅极绝缘层207上的第二栅极209，其中，第一栅极201、第一栅极绝缘层202和第一有源层204构成第一薄膜晶体管的部分，而第二有源层206、第二栅极绝缘层207和第二栅极209构成第二薄膜晶体管的部分，并且第二有源层206与第一有源层204电连接，使得第一薄膜晶体管与第二薄膜晶体管串联连接。
在该实施例中，彼此叠置的第一薄膜晶体管和第二薄膜晶体管的沟道长度分别为L且它们的总有效沟道长度为2L，与现有的薄膜晶体管的沟道长度相同，但在基板上的占用面积降低，从而有利于实现高分辨率的阵列基板和显示面板。另一方面，这两个串联连接的薄膜晶体管能够有效地降低关态时的泄漏电流，增加薄膜晶体管的稳定性。
在一个示例中，这两个有源层204、206中的一个的漏区与另一个的源区电连接，实现这两个薄膜晶体管的串联连接。例如，在图3中，源电极层203形成在第一栅极绝缘层202上，第一有源层204中的源区与源电极层203部分地重叠或接触，实现第一有源层204中的源区与源电极层203的电连接，而第一有源层204中的漏区与第二有源层206的源区电连接，第二有源层206的漏区可以与像素电极层210电连接；如图3所示，像素电极210可以设置在覆盖第二栅极209和第二栅极绝缘层207的平坦化层208上。
示例性地，该TFT阵列基板设置有贯穿层间绝缘层205以露出第一有源层204的漏区的通孔(未示出)，第二有源层206可以包括位于该通孔内以电连接第一有源层204的漏区和第二有源层206的源区的连接部分，例如，图中所示的从第二有源层206的源区延伸至第一有源层204的漏区的竖直部分。在一个示例中，该连接部分可以包括由与第二有源层206相同的材料形成，并且优选地，该连接部分被掺杂，以提高其中的载流子浓度，减小开态时有源层之间的导通电阻。
另一方面，本发明的实施例还提供了一种制造TFT阵列基板的方法，包括提供衬底基板，以及在衬底基板上形成两个薄膜晶体管，使得这两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置，每个薄膜晶体管包括具有源区和漏区的有源层，且这两个有源层中的一个的漏区与另一个的源区电连接，由此串联连接这两个薄膜晶体管。
下面将参照图4a-4d，通过示例具体描述本发明的一个示例性实施例的制造TFT阵列基板的方法。
首先，提供一衬底基板100，该衬底基板可为预先清洗的玻璃等透明基板，在其上可包含采用氧化硅、氮化硅或者二者叠层形成的缓冲层，以防止透明基板中的金属离子杂质扩散至有源层中而影响薄膜晶体管的工作特性。
如图4a所示，在衬底基板100上形成第一半导体材料层，并采用第一掩模对第一半导体材料层进行图案化以形成第一有源层102。
如图4b所示，形成覆盖第一有源层的第一栅极绝缘层103，并在第一栅极绝缘层103上形成栅极材料层，采用第二掩模对栅极材料层进行图案化以形成位于第一有源层102上方的栅极104。栅极可为单层、两层或两层以上结构，可以由金属、金属合金构成，如由钼、铝、钼钨等制成，厚度可以在范围内，优选厚底为
如图4c所示，形成覆盖栅极104和第一栅极绝缘层103的第二栅极绝缘层105。示例性地，第一和/或第二栅极绝缘层可采用单层的氧化硅、氮化硅或者二者的叠层，且本发明不限于此；可使用采用PECVD、LPCVD、APCVD或ECR-CVD等方法沉积第一和/或第二栅极绝缘层，其沉积厚度为可根据具体的设计需要选择合适的厚度，优选厚度为
接着，采用第三掩模形成贯穿第二栅极绝缘层105和第一栅极绝缘层103以露出第一有源层102的漏区的通孔106。
然后，如图4d所示，在第二栅极绝缘层105上形成第二半导体材料层，并采用上述第一掩模对第二半导体材料层进行图案化以形成第二有源层107，第二有源层的一部分位于通孔内形成连接部分1071，以电连接第一有源层102的漏区和第二有源层107的源区。在一个示例中，第一和/或第二有源层可为非晶硅层通过准分子激光晶化、金属诱导晶化、固相晶化等方法将非晶硅层转变而成的多晶硅层，从而可以形成低温多晶硅阵列基板。需要说明的是，采用不同的晶化方法，其具体的工艺过程及薄膜晶体管的结构会有所不同，在制备过程中需要根据情况增加热处理脱氢、沉积诱导金属、热处理晶化、准分子激光照射晶化、源漏区的掺杂(P型或者N型掺杂)及掺杂杂质的激活等工艺，但本发明同样会起到有益的效果。示例性地，第一和/或第二有源层的厚度可以为优选厚度为其形成方法可以为PECVD、LPCVD或者溅射方法，沉积温度在600℃以下。
在一个实施例中，还如图4a所示，在形成第一有源层102之前，或者在形成第一有源层102之后且在形成第一栅极绝缘层103之前，还可以包括在衬底基板上形成导电材料层，并采用第四掩模将导电材料层图案化为漏电极层101，其中第一有源层102的一部分与漏电极层101的一部分重叠。
此外，在形成栅极104之后且在形成第二栅极绝缘层105之前，可以以栅极104为遮挡掩模进行第一离子注入工艺，以对第一有源层102的源区和漏区进行离子掺杂；在形成第二有源层107之后，以上述第二掩模为另一遮挡掩模进行第二离子注入工艺，以对第二有源层107的源区和漏区进行离子掺杂。可替换地，可以在形成第二有源层107之后，以上述第二掩模为遮挡掩模进行离子注入工艺，以对第一有源层102和第二有源层107的源区和漏区进行离子掺杂。可以理解，在对第二有源层进行离子掺杂时，第二有源层位于通孔内的部分也可以被掺杂，以提高其中的载流子浓度，减小开态时有源层之间的导通电阻。
离子注入工艺可采用具有质量分析仪的离子注入、不具有质量分析仪的离子云式注入、等离子注入或者固态扩散式注入等方法。优选地，采用主流的离子云式注入方法，可根据设计需要采用含硼如B2H6/H2或者含磷如PH3/H2的混合气体进行注入，离子注入能量可为10～200keV，优选能量在40～100keV。注入剂量可在1×1011～1×1020atoms/cm3范围内，优选剂量为1×1014～1×1018atoms/cm3。
如图2所示，可以采用第五掩模形成覆盖第二有源层107和第二栅极绝缘层105的平坦化层108，采用第六掩模在平坦化层108上形成像素电极层109，像素电极层109可以与第二有源层107的漏区电连接。平坦化层可以由有机材料制成，可选用聚酰亚胺、亚克力等有机光阻材料，厚度可为像素电极层可为单层、两层或两层以上结构，由透明导电材料如氧化铟锡、氧化铟锌等构成，或由金属、金属合金如银或银合金等构成，厚度可在范围内，优选厚度为
可以看出，根据本发明的实施例提供的方法也通过六道掩模制造TFT阵列基板，与现有工艺相比不增加掩膜版数量，在工艺实现上并不增加额外的工艺复杂度，且所制备器件的特性更优。
进一步，本发明的实施例还提供了一种显示装置，其包括在上述任一实施例中描述的TFT阵列基板，或包括根据上述任一实施例的方法制造的TFT阵列基板。这种显示装置可以为液晶面板、电子纸、OLED面板、手机、笔记本电脑、平板电脑、显示器、数码相框、导航仪、身份识别设备或任何其它具有显示功能的产品或部件。
尽管已经示出和描述了本发明的示例性实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (18)

1.一种TFT阵列基板，包括：
衬底基板；和
位于衬底基板上的两个薄膜晶体管，每个薄膜晶体管包括具有源区和漏区的有源层，这两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置，且这两个有源层中的一个有源层的漏区与另一个有源层的源区电连接，使得这两个薄膜晶体管串联连接。
2.根据权利要求1所述的TFT阵列基板，其中，所述两个有源层包括形成在衬底基板上的第一有源层和位于第一有源层上方的第二有源层，
所述两个薄膜晶体管还包括至少位于第一有源层和第二有源层之间的覆盖在第一有源层上的第一栅极绝缘层、覆盖在第一栅极绝缘层上的第二栅极绝缘层、和一个栅极，该栅极位于第一栅极绝缘层和第二栅极绝缘层之间以用作这两个薄膜晶体管的公共栅极，且第二有源层设置在第二栅极绝缘层上。
3.根据权利要求2所述的TFT阵列基板，其中，该TFT阵列基板设置有贯穿第一栅极绝缘层和第二栅极绝缘层以露出第一有源层的漏区的通孔，并且第二有源层包括位于该通孔内以电连接第一有源层的漏区和第二有源层的源区的连接部分。
4.根据权利要求1所述的TFT阵列基板，其中，
一个薄膜晶体管包括位于衬底基板上的第一栅极、覆盖在第一栅极上的第一栅极绝缘层和位于第一栅极绝缘层上的第一有源层，
另一个薄膜晶体管包括位于第一有源层上方的第二有源层、覆盖第二有源层的第二栅极绝缘层和位于第二栅极绝缘层上的第二栅极，并且
第二有源层的源区与第一有源层的漏区电连接。
5.根据权利要求4所述的TFT阵列基板，还包括覆盖在所述一个薄膜晶体管上的层间绝缘层，其中第二有源层位于层间绝缘层上。
6.根据权利要求5所述的TFT阵列基板，其中，该TFT阵列基板设置有贯穿层间绝缘层以露出第一有源层的漏区的通孔，并且第二有源层包括位于该通孔内以电连接第一有源层的漏区和第二有源层的源区的连接部分。
7.根据权利要求2-6中任一项所述的TFT阵列基板，还包括与第一有源层的源区电连接的源电极层和与第二有源层的漏区电连接的像素电极层。
8.根据权利要求3或6所述的TFT阵列基板，其中所述连接部分包括由与第二有源层相同的材料形成并掺杂的部分。
9.根据权利要求1-6中任一项所述的TFT阵列基板，所述有源层包括低温多晶硅层。
10.一种制造TFT阵列基板的方法，包括下述步骤：
提供衬底基板；以及
在衬底基板上形成两个薄膜晶体管，使得这两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置，每个薄膜晶体管包括具有源区和漏区的有源层，且这两个有源层中的一个的漏区与另一个的源区电连接，由此串联连接这两个薄膜晶体管。
11.根据权利要求10所述的方法，其中形成薄膜晶体管的步骤包括：
在衬底基板上形成第一半导体材料层，并采用第一掩模对第一半导体材料层进行图案化以形成第一有源层；
形成覆盖第一有源层的第一栅极绝缘层；
在第一栅极绝缘层上形成栅极材料层，并采用第二掩模对栅极材料层进行图案化以形成位于第一有源层上方的栅极；
形成覆盖栅极和第一栅极绝缘层的第二栅极绝缘层；
采用第三掩模形成贯穿第二栅极绝缘层和第一栅极绝缘层以露出第一有源层的漏区的通孔；以及
在第二栅极绝缘层上形成第二半导体材料层，并采用第一掩模对第二半导体材料层进行图案化以形成第二有源层，第二有源层的一部分位于通孔内，以电连接第一有源层的漏区和第二有源层的源区。
12.根据权利要求11所述的方法，形成第一半导体材料层和/或第二半导体材料层的步骤分别包括：
形成非晶硅层；以及
采用准分子激光晶化、金属诱导晶化或固相晶化工艺将非晶硅层转变成多晶硅层。
13.根据权利要求11所述的方法，其中，在形成第一有源层之前，或者在形成第一有源层之后且在形成第一栅极绝缘层之前，该方法还包括：
在衬底基板上形成导电材料层，并采用第四掩模将导电材料层图案化为漏电极层，其中第一有源层的一部分与漏电极层的一部分重叠。
14.根据权利要求11所述的方法，该方法还包括：
在形成栅极之后且在形成第二栅极绝缘层之前，以栅极为遮挡掩模进行第一离子注入工艺，以对第一有源层的源区和漏区进行离子掺杂；以及
在形成第二有源层之后，以第二掩模为另一遮挡掩模进行第二离子注入工艺，以对第二有源层的源区和漏区进行离子掺杂。
15.根据权利要求11所述的方法，该方法还包括：
在形成第二有源层之后，以第二掩模为遮挡掩模进行离子注入工艺，以对第一有源层和第二有源层的源区和漏区进行离子掺杂。
16.根据权利要求14或15所述的方法，其中在对第二有源层进行离子掺杂时，第二有源层位于通孔内的部分也被掺杂。
17.根据权利要求11-15中任一项所述的方法，还包括：
采用第五掩模在衬底基板上形成覆盖第二有源层和第二栅极绝缘层的平坦化层；以及
采用第六掩模在平坦化层上形成像素电极层，像素电极层与第二有源层的漏区电连接。
18.一种显示装置，包括权利要求1-9中任一项所述的TFT阵列基板，或包括根据权利要求10-17中任一项所述方法制造的TFT阵列基板。
CN201610202895.6A 2016-04-01 2016-04-01 Tft阵列基板及其制造方法、显示装置 Pending CN105633101A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201610202895.6A CN105633101A (zh) 2016-04-01 2016-04-01 Tft阵列基板及其制造方法、显示装置
KR1020177015359A KR102055247B1 (ko) 2016-04-01 2016-06-06 Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스
JP2017531238A JP6896627B2 (ja) 2016-04-01 2016-06-06 Ｔｆｔアレイ基板及びその製造方法、表示装置
PCT/CN2016/084947 WO2017166431A1 (zh) 2016-04-01 2016-06-06 Tft阵列基板及其制造方法、显示装置
US15/531,154 US10325938B2 (en) 2016-04-01 2016-06-06 TFT array substrate, method for manufacturing the same, and display device
EP16865283.2A EP3439035A4 (en) 2016-04-01 2016-06-06 THIN FILM TRANSISTOR NETWORK SUBSTRATE AND METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610202895.6A CN105633101A (zh) 2016-04-01 2016-04-01 Tft阵列基板及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN105633101A true CN105633101A (zh) 2016-06-01

Family

ID=56047853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610202895.6A Pending CN105633101A (zh) 2016-04-01 2016-04-01 Tft阵列基板及其制造方法、显示装置

Country Status (6)

Country Link
US (1) US10325938B2 (zh)
EP (1) EP3439035A4 (zh)
JP (1) JP6896627B2 (zh)
KR (1) KR102055247B1 (zh)
CN (1) CN105633101A (zh)
WO (1) WO2017166431A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN107068694A (zh) * 2017-04-26 2017-08-18 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
WO2017166431A1 (zh) * 2016-04-01 2017-10-05 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
CN110581142A (zh) * 2019-08-23 2019-12-17 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN110648629A (zh) * 2019-10-31 2020-01-03 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
CN110854203A (zh) * 2019-11-21 2020-02-28 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN110896090A (zh) * 2018-09-13 2020-03-20 乐金显示有限公司 Tft基板以及包括该tft基板的发光显示装置
WO2021088153A1 (zh) * 2019-11-07 2021-05-14 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN114220819A (zh) * 2021-10-29 2022-03-22 长沙惠科光电有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3440705A4 (en) 2016-04-01 2019-11-13 INTEL Corporation TRANSISTOR CELLS COMPRISING A DEEP INTERCONNECTION HOLE COVERED WITH DIELECTRIC MATERIAL
EP3504738A4 (en) 2016-08-26 2020-09-02 INTEL Corporation INTEGRATED CIRCUIT DEVICE STRUCTURES AND DOUBLE-SIDED MANUFACTURING TECHNIQUES
WO2019132863A1 (en) 2017-12-26 2019-07-04 Intel Corporation Stacked transistors with contact last
WO2019172879A1 (en) 2018-03-05 2019-09-12 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
CN109786396B (zh) * 2019-01-30 2021-04-09 华为技术有限公司 阵列基板、显示屏及终端设备
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
CN110299377B (zh) * 2019-07-03 2022-12-16 京东方科技集团股份有限公司 显示基板及制造方法、显示装置
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置
CN112490275B (zh) * 2020-12-03 2023-04-21 湖北长江新型显示产业创新中心有限公司 显示面板及其制作方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148693A (ja) * 1994-09-22 1996-06-07 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
CN1641878A (zh) * 2004-01-12 2005-07-20 三星电子株式会社 具有层叠的节点接触结构的半导体集成电路及其制造方法
CN1866540A (zh) * 2005-05-20 2006-11-22 株式会社半导体能源研究所 半导体设备及其制造方法
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
WO2015096375A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969864B2 (ja) * 1990-08-28 1999-11-02 ソニー株式会社 半導体メモリ装置
JP2830447B2 (ja) * 1990-10-15 1998-12-02 日本電気株式会社 半導体不揮発性記憶装置
US5412493A (en) * 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
JPH06291269A (ja) * 1993-04-06 1994-10-18 Sony Corp 電界効果トランジスタ
JP2001066636A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 液晶表示装置
TWI228832B (en) 2004-04-05 2005-03-01 Quanta Display Inc Structure of LTPS-TFT and fabricating method of channel layer thereof
JP5088661B2 (ja) * 2006-12-05 2012-12-05 セイコーエプソン株式会社 半導体装置および電気光学装置
DE102007030054B4 (de) * 2007-06-29 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
US9279751B2 (en) * 2008-12-16 2016-03-08 Nico Corporation System and method of taking and collecting tissue cores for treatment
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
KR102401432B1 (ko) * 2014-02-24 2022-05-26 엘지디스플레이 주식회사 표시장치
JP6369799B2 (ja) * 2014-04-23 2018-08-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素アレイ及び電気光学装置並びに電気機器
TW201611298A (zh) * 2014-09-12 2016-03-16 中華映管股份有限公司 雙薄膜電晶體及其製造方法
CN104867942B (zh) 2015-04-29 2018-03-06 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104882414B (zh) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148693A (ja) * 1994-09-22 1996-06-07 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
CN1641878A (zh) * 2004-01-12 2005-07-20 三星电子株式会社 具有层叠的节点接触结构的半导体集成电路及其制造方法
CN1866540A (zh) * 2005-05-20 2006-11-22 株式会社半导体能源研究所 半导体设备及其制造方法
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
WO2015096375A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166431A1 (zh) * 2016-04-01 2017-10-05 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
US10325938B2 (en) 2016-04-01 2019-06-18 Boe Technology Group Co., Ltd. TFT array substrate, method for manufacturing the same, and display device
CN106206430A (zh) * 2016-10-11 2016-12-07 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN107068694A (zh) * 2017-04-26 2017-08-18 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
CN107068694B (zh) * 2017-04-26 2019-10-01 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
CN110896090A (zh) * 2018-09-13 2020-03-20 乐金显示有限公司 Tft基板以及包括该tft基板的发光显示装置
US11908951B2 (en) 2018-09-13 2024-02-20 Lg Display Co., Ltd. TFT substrate and light emitting display device including the same
CN110581142A (zh) * 2019-08-23 2019-12-17 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
WO2021035991A1 (zh) * 2019-08-23 2021-03-04 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
US11362118B2 (en) 2019-08-23 2022-06-14 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN110690257A (zh) * 2019-08-29 2020-01-14 福建华佳彩有限公司 一种tft阵列基板及其制造方法
CN110648629A (zh) * 2019-10-31 2020-01-03 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
WO2021088153A1 (zh) * 2019-11-07 2021-05-14 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
US11522088B2 (en) 2019-11-07 2022-12-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, manufacturing method thereof, and display device
CN110854203A (zh) * 2019-11-21 2020-02-28 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN110854203B (zh) * 2019-11-21 2023-10-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN114220819A (zh) * 2021-10-29 2022-03-22 长沙惠科光电有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
JP6896627B2 (ja) 2021-06-30
WO2017166431A1 (zh) 2017-10-05
EP3439035A4 (en) 2019-11-06
US20180197895A1 (en) 2018-07-12
KR20170124523A (ko) 2017-11-10
US10325938B2 (en) 2019-06-18
KR102055247B1 (ko) 2019-12-11
EP3439035A1 (en) 2019-02-06
JP2019511831A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
CN105633101A (zh) Tft阵列基板及其制造方法、显示装置
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN106847743B (zh) Tft基板及其制作方法
JP2019511831A5 (zh)
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN107424957A (zh) 柔性tft基板的制作方法
CN111785759A (zh) 显示面板及显示装置
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
CN104681628A (zh) 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN103050410B (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN105762196B (zh) 一种薄膜晶体管、其制作方法及相应装置
CN107331669A (zh) Tft驱动背板的制作方法
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN105655407A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
CN108447874A (zh) 阵列基板及其制造方法、显示面板、电子装置
US11121263B2 (en) Hydrogen trap layer for display device and the same
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
CN109887968A (zh) 一种显示面板及其制作方法
CN104380474A (zh) 半导体装置及其制造方法
CN106952928A (zh) 一种tft背板的制作方法及tft背板
CN111668236A (zh) 阵列基板及其制备方法
CN105633094A (zh) 一种有机发光显示装置及其制备方法
CN204155934U (zh) 像素结构、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601

RJ01 Rejection of invention patent application after publication