JP2001066636A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001066636A JP2001066636A JP24474699A JP24474699A JP2001066636A JP 2001066636 A JP2001066636 A JP 2001066636A JP 24474699 A JP24474699 A JP 24474699A JP 24474699 A JP24474699 A JP 24474699A JP 2001066636 A JP2001066636 A JP 2001066636A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- thin film
- channel regions
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】アクティブマトリクス型液晶表示装置の駆動側
基板上に形成されるスイッチング用薄膜トランジスタの
チャネル領域への光照射を低減しオフ電流を減少させ安
定した明るさを持つディスプレイを提供する。 【解決手段】信号線と走査線の交点付近に画素用薄膜ト
ランジスタと保持容量と透明な画素電極を設ける。薄膜
トランジスタの複数のチャネル領域のうち、画素電極に
接続されるチャネル領域を覆う遮光部材を設ける。
基板上に形成されるスイッチング用薄膜トランジスタの
チャネル領域への光照射を低減しオフ電流を減少させ安
定した明るさを持つディスプレイを提供する。 【解決手段】信号線と走査線の交点付近に画素用薄膜ト
ランジスタと保持容量と透明な画素電極を設ける。薄膜
トランジスタの複数のチャネル領域のうち、画素電極に
接続されるチャネル領域を覆う遮光部材を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に薄膜トランジスタをスイッチング素子として用
いたアクティブマトリクス型液晶表示装置の駆動基板上
に形成された薄膜トランジスタの遮光方式に関する。
り、特に薄膜トランジスタをスイッチング素子として用
いたアクティブマトリクス型液晶表示装置の駆動基板上
に形成された薄膜トランジスタの遮光方式に関する。
【０００２】
【従来の技術】従来のアクティブマトリクス液晶ディス
プレイ表示装置における薄膜トランジスタの遮光方式に
関しては特開平７−３３３６５５号に開示されている。
プレイ表示装置における薄膜トランジスタの遮光方式に
関しては特開平７−３３３６５５号に開示されている。
【０００３】
【発明が解決しようとする課題】透過型液晶表示装置で
は一般に1対の透明絶縁基板の裏面側から光源を照射し
ている。光源からの入射光の大部分は、駆動側基板上に
形成された透明画素電極を通過するが、入射光の残りの
部分はスイッチング素子である薄膜トランジスタ（Thin
Film Transistor、以下ＴＦＴ）と略する領域を照射す
る。ＴＦＴは照射によりその特性が変動する。これを防
ぐためにブラックマスク等の低反射部材をたとえば対向
基板側の、ＴＦＴの対向領域に設けて直接光を遮光して
いる。しかしながら、斜めに入射した光や、対向基板と
駆動基板との間で反射を繰り返した光は十分に遮光でき
ない。そこで、駆動基板側のＴＦＴのチャネル領域上に
も遮光部材を設ける構成としている。しかし、遮光部材
が信号線の一部を兼ねているため、信号線とゲート電極
との間に寄生容量が生じる。この寄生容量は信号線の負
荷を増大させるため、画素電極への信号書き込みに影響
を与える。そこで本発明の目的は、光照射によるＴＦＴ
特性の変動を抑え良好な表示品質を実現できる液晶表示
装置を提供することである。
は一般に1対の透明絶縁基板の裏面側から光源を照射し
ている。光源からの入射光の大部分は、駆動側基板上に
形成された透明画素電極を通過するが、入射光の残りの
部分はスイッチング素子である薄膜トランジスタ（Thin
Film Transistor、以下ＴＦＴ）と略する領域を照射す
る。ＴＦＴは照射によりその特性が変動する。これを防
ぐためにブラックマスク等の低反射部材をたとえば対向
基板側の、ＴＦＴの対向領域に設けて直接光を遮光して
いる。しかしながら、斜めに入射した光や、対向基板と
駆動基板との間で反射を繰り返した光は十分に遮光でき
ない。そこで、駆動基板側のＴＦＴのチャネル領域上に
も遮光部材を設ける構成としている。しかし、遮光部材
が信号線の一部を兼ねているため、信号線とゲート電極
との間に寄生容量が生じる。この寄生容量は信号線の負
荷を増大させるため、画素電極への信号書き込みに影響
を与える。そこで本発明の目的は、光照射によるＴＦＴ
特性の変動を抑え良好な表示品質を実現できる液晶表示
装置を提供することである。
【０００４】
【課題を解決するための手段】本発明の液晶表示装置に
よれば、絶縁基板上に形成された走査線と、前記走査線
と交差して形成された信号線と、前記走査線と信号線の
交点付近に形成されたＴＦＴと、前記ＴＦＴに接続され
た画素電極とが複数個設けられてなる駆動基板と、対向
電極とブラックマスク層を有する対向基板と、前記駆動
基板と対向基板とで所定の間隙を介して狭持される液晶
材料からなる液晶表示装置において、少なくとも２つ以
上の複数のチャネル領域を直列配置したＴＦＴを設け
る。ＴＦＴの構成は、その一端側に位置するドレイン電
極とその他端側に位置し画素電極に接続されるソース電
極と、前記複数のチャネル領域にそれぞれ対応して重な
るゲート電極を有する。前記対向基板上に形成されたブ
ラックマスクとは別に、前記複数のチャネル領域のうち
画素電極側のチャネル領域を被覆する遮光部材を設け
る。
よれば、絶縁基板上に形成された走査線と、前記走査線
と交差して形成された信号線と、前記走査線と信号線の
交点付近に形成されたＴＦＴと、前記ＴＦＴに接続され
た画素電極とが複数個設けられてなる駆動基板と、対向
電極とブラックマスク層を有する対向基板と、前記駆動
基板と対向基板とで所定の間隙を介して狭持される液晶
材料からなる液晶表示装置において、少なくとも２つ以
上の複数のチャネル領域を直列配置したＴＦＴを設け
る。ＴＦＴの構成は、その一端側に位置するドレイン電
極とその他端側に位置し画素電極に接続されるソース電
極と、前記複数のチャネル領域にそれぞれ対応して重な
るゲート電極を有する。前記対向基板上に形成されたブ
ラックマスクとは別に、前記複数のチャネル領域のうち
画素電極側のチャネル領域を被覆する遮光部材を設け
る。
【０００５】具体的には、ＴＦＴは複数のチャネル領域
を有し、画素電極に接続されるソース電極に最も近い側
のチャネル領域を遮光する。遮光部材には対向基板側に
形成したブラックマスク部材と同一であることが望まし
いが、駆動基板に形成した信号線または画素電極と同一
の部材を用いてもよく、信号線または画素電極形成工程
時に同時に形成することができる。また遮光部材の形状
はチャネル領域を完全に被覆することが望ましいが、チ
ャネル領域の片側一方を被覆しても良い。本発明によれ
ば、ＴＦＴのチャネル領域上に遮光部材を設けることに
より、対向基板に設けたブラックマスクにさえぎられず
に駆動基板側に進入した光を遮ることができる。従って
光照射によるＴＦＴ特性の変動を防止することができる
ため、表示品質に影響を与えない。また、複数のチャネ
ル領域のうち、画素電極側にもっとも近い方のチャネル
領域に遮光部材を設けることによって信号線に生じる寄
生容量を減らすことが可能となる。その結果信号線の負
荷が小さくなるため所定の期間内に画素電極へ画像情報
を書き込むことができる。
を有し、画素電極に接続されるソース電極に最も近い側
のチャネル領域を遮光する。遮光部材には対向基板側に
形成したブラックマスク部材と同一であることが望まし
いが、駆動基板に形成した信号線または画素電極と同一
の部材を用いてもよく、信号線または画素電極形成工程
時に同時に形成することができる。また遮光部材の形状
はチャネル領域を完全に被覆することが望ましいが、チ
ャネル領域の片側一方を被覆しても良い。本発明によれ
ば、ＴＦＴのチャネル領域上に遮光部材を設けることに
より、対向基板に設けたブラックマスクにさえぎられず
に駆動基板側に進入した光を遮ることができる。従って
光照射によるＴＦＴ特性の変動を防止することができる
ため、表示品質に影響を与えない。また、複数のチャネ
ル領域のうち、画素電極側にもっとも近い方のチャネル
領域に遮光部材を設けることによって信号線に生じる寄
生容量を減らすことが可能となる。その結果信号線の負
荷が小さくなるため所定の期間内に画素電極へ画像情報
を書き込むことができる。
【０００６】
【発明の実施の形態】以下、本発明の実施例について図
を用いて説明する。図８は本発明となるアクティブマト
リクス液晶表示装置の表示部のブロック図である。駆動
側基板上に形成した表示部１０１には、走査線４がｍ
本、信号線８aがｎ本づつ互いに交差して形成されてお
り、表示部１０１以外の領域に設けている走査線選択回
路および信号線駆動回路にそれぞれ接続している。走査
線４と信号線８aの交点には画素部１０２が垂直方向に
ｍ列、水平方向にｎ列のマトリクス状に配置している。
画素部１０２は、画像表示に用いる透明な画素電極１
３、表示データを保持する保持容量１５、画素駆動ＴＦ
Ｔ１００および保持容量線５で構成される。なお、ＴＦ
Ｔ１００は電界制御型のＭＯＳ（Metal Oxide Semicond
uctor）トランジスタである。また保持容量線５は走査
線４と平行に配置し、保持容量駆動回路に接続してい
る。所定の間隙中に液晶材料を介して駆動側基板と対向
する対向基板には、対向電極１７が形成され対向電極駆
動回路により駆動される。次に実施例として画素部１０
２の断面図を図２に示し、本発明の特徴である遮光パタ
ンについて詳細に説明する。遮光パタン９はＴＦＴ１０
０のチャネル領域１４ｂ上に形成されている。
を用いて説明する。図８は本発明となるアクティブマト
リクス液晶表示装置の表示部のブロック図である。駆動
側基板上に形成した表示部１０１には、走査線４がｍ
本、信号線８aがｎ本づつ互いに交差して形成されてお
り、表示部１０１以外の領域に設けている走査線選択回
路および信号線駆動回路にそれぞれ接続している。走査
線４と信号線８aの交点には画素部１０２が垂直方向に
ｍ列、水平方向にｎ列のマトリクス状に配置している。
画素部１０２は、画像表示に用いる透明な画素電極１
３、表示データを保持する保持容量１５、画素駆動ＴＦ
Ｔ１００および保持容量線５で構成される。なお、ＴＦ
Ｔ１００は電界制御型のＭＯＳ（Metal Oxide Semicond
uctor）トランジスタである。また保持容量線５は走査
線４と平行に配置し、保持容量駆動回路に接続してい
る。所定の間隙中に液晶材料を介して駆動側基板と対向
する対向基板には、対向電極１７が形成され対向電極駆
動回路により駆動される。次に実施例として画素部１０
２の断面図を図２に示し、本発明の特徴である遮光パタ
ンについて詳細に説明する。遮光パタン９はＴＦＴ１０
０のチャネル領域１４ｂ上に形成されている。
【０００７】ここで駆動基板上にＴＦＴ１００、走査線
４、信号線８a、画素電極１３等の作製プロセスについ
て述べる。初めにガラス基板１上にＬＰＣＶＤ法により
シリコン膜を形成し、５００〜６００度、２０〜１００
時間程度の熱アニールにより多結晶化させ、その後パタ
ーニングすることにより島状の半導体層２を形成する。
この半導体層２は保持容量１５の下部電極を兼ねる。
次にゲート絶縁膜３として二酸化シリコン膜を形成し、
さらにアルミニウム、チタニウム、タングステン、シリ
コン、銅などの低抵抗金属を形成した後にドライエッチ
ング法によりゲート電極４ａ，４ｂ，４ｃおよび保持容
量１５の上部電極５ａを形成する。このとき、半導体層
２にゲート電極４ａ，４ｂが重なる領域が形成されてチ
ャネル領域１４ａ，１４ｂとなる。また走査線４、およ
び保持容量線５も同時に形成する。次にイオン打ち込み
法によりリンなどのドーパントを半導体層２に打ち込
み、続いて熱処理により活性化させて、比較的抵抗の低
いｎ型のシリコンに変化させる。このとき半導体層２に
は、ドレイン領域７ａおよびソース領域７ｂが形成され
る。 次に層間保護膜６として二酸化シリコン膜を形成
した後に、第１コンタクトホール２０を形成し、アルミ
ニウム、チタニウム、タングステン、銅などの金属膜を
形成した後にドライエッチング法により加工して信号線
８ａを形成する。ここで信号線８ａの一部をドレイン領
域７ａと接続してドレイン電極を形成する。一方ソース
領域側７ｂには保持容量上部電極５ａをほぼ覆うように
金属膜を形成してソース電極８ｂを形成する。さらに、
本発明の実施例となる遮光電極９を、半導体層２とゲー
ト電極４ｂで形成されるチャネル領域１４ｂの上部に設
ける。次に層間保護膜１０、層間絶縁膜１１を形成し、
スルーホール形成、水素化処理を行ない平坦化膜１２を
塗布する。次にITO（Indium Tin Oxide）により画素電
極１３を形成して駆動側基板が完成する。対向基板の裏
面側から光源を当てた場合、光は対向基板に設けたブラ
ックマスクの開口部分より液晶部材１６で満たされた間
隙を進入し、画素電極を通過して外部へ進む。しかし駆
動基板内で反射を繰り返した光は遮光電極９で遮られて
チャネル領域１４ｂには到達しない。ここで遮光電極９
は対向基板に形成するブラックマスク層と同部材である
必要はなく他の部材を用いてもよい。たとえばソース電
極８ｂと同部材であれば同時に形成することができる。
図２は本発明となる液晶表示装置の画素部１０２の平面
パターン図である。信号線８ａと走査線４の交点付近に
ＴＦＴ１００を設けている。遮光電極９はソース電極８
ｂ側のチャネル領域４ｂを被覆している。また画素電極
１３はＴＦＴ１００からできる限り離して形成した。本
実施例によれば駆動基板に対して斜めに入射した光でも
遮光電極９で遮られることになる。次に、図３に遮光電
極９の形状について他の実施例を示す。遮光電極９は先
の実施例に示した遮光電極に切り欠き部を有し、ゲート
電極４ｂの周囲を取り囲む形状としている。 図４に遮
光対策がなされていないＴＦＴ１００部の平面パターン
を示す。図５はＴＦＴの断面構造の概略を表したもので
ある。図４でチャネル領域である半導体層２をゲート電
極４ｂの端部の幅方向Ｗにそって斜めの入射光ａが到達
すると半導体層２内部に光励起によるキャリアが発生
し、ＴＦＴ１００がオフの状態にあってもドレイン電極
とソース電極間に微少電流が生じる。電流の向きは画素
電極１３側の電位が信号線8a側の電位よりも高い場合、
画素電極１３から信号線８ａ側に電流が流れる。一方ゲ
ート電極４ｂ表面に到達する入射光ｂはゲート電極４ｂ
自信が遮光電極となるため光励起によるキャリアは発生
しない。したがって遮光電極９はゲート電極４ｂの端部
を取り囲むように切り欠きがあった形状でもよい。図６
は本発明の別の特徴を示す実施例である。半導体層２は
走査線４を第１番目のゲート電極４ａと、ゲート電極４
ｂによる２つのチャネル領域を有する。 図７はゲート
電極をさらに増やしたＴＦＴ１００の平面パターンであ
る。ゲート電極４ｃは他のゲート電極４ａ、４ｂと同様
に走査線４から半導体層２が形成されている方向へ向か
って形成される。また遮光電極９は他の実施例同様ソー
ス電極８ｂ側のゲート電極４ｂ上に形成される。本実施
例によりゲート電極数を増やすことにより光励起による
キャリアの発生を更に少なくする。
４、信号線８a、画素電極１３等の作製プロセスについ
て述べる。初めにガラス基板１上にＬＰＣＶＤ法により
シリコン膜を形成し、５００〜６００度、２０〜１００
時間程度の熱アニールにより多結晶化させ、その後パタ
ーニングすることにより島状の半導体層２を形成する。
この半導体層２は保持容量１５の下部電極を兼ねる。
次にゲート絶縁膜３として二酸化シリコン膜を形成し、
さらにアルミニウム、チタニウム、タングステン、シリ
コン、銅などの低抵抗金属を形成した後にドライエッチ
ング法によりゲート電極４ａ，４ｂ，４ｃおよび保持容
量１５の上部電極５ａを形成する。このとき、半導体層
２にゲート電極４ａ，４ｂが重なる領域が形成されてチ
ャネル領域１４ａ，１４ｂとなる。また走査線４、およ
び保持容量線５も同時に形成する。次にイオン打ち込み
法によりリンなどのドーパントを半導体層２に打ち込
み、続いて熱処理により活性化させて、比較的抵抗の低
いｎ型のシリコンに変化させる。このとき半導体層２に
は、ドレイン領域７ａおよびソース領域７ｂが形成され
る。 次に層間保護膜６として二酸化シリコン膜を形成
した後に、第１コンタクトホール２０を形成し、アルミ
ニウム、チタニウム、タングステン、銅などの金属膜を
形成した後にドライエッチング法により加工して信号線
８ａを形成する。ここで信号線８ａの一部をドレイン領
域７ａと接続してドレイン電極を形成する。一方ソース
領域側７ｂには保持容量上部電極５ａをほぼ覆うように
金属膜を形成してソース電極８ｂを形成する。さらに、
本発明の実施例となる遮光電極９を、半導体層２とゲー
ト電極４ｂで形成されるチャネル領域１４ｂの上部に設
ける。次に層間保護膜１０、層間絶縁膜１１を形成し、
スルーホール形成、水素化処理を行ない平坦化膜１２を
塗布する。次にITO（Indium Tin Oxide）により画素電
極１３を形成して駆動側基板が完成する。対向基板の裏
面側から光源を当てた場合、光は対向基板に設けたブラ
ックマスクの開口部分より液晶部材１６で満たされた間
隙を進入し、画素電極を通過して外部へ進む。しかし駆
動基板内で反射を繰り返した光は遮光電極９で遮られて
チャネル領域１４ｂには到達しない。ここで遮光電極９
は対向基板に形成するブラックマスク層と同部材である
必要はなく他の部材を用いてもよい。たとえばソース電
極８ｂと同部材であれば同時に形成することができる。
図２は本発明となる液晶表示装置の画素部１０２の平面
パターン図である。信号線８ａと走査線４の交点付近に
ＴＦＴ１００を設けている。遮光電極９はソース電極８
ｂ側のチャネル領域４ｂを被覆している。また画素電極
１３はＴＦＴ１００からできる限り離して形成した。本
実施例によれば駆動基板に対して斜めに入射した光でも
遮光電極９で遮られることになる。次に、図３に遮光電
極９の形状について他の実施例を示す。遮光電極９は先
の実施例に示した遮光電極に切り欠き部を有し、ゲート
電極４ｂの周囲を取り囲む形状としている。 図４に遮
光対策がなされていないＴＦＴ１００部の平面パターン
を示す。図５はＴＦＴの断面構造の概略を表したもので
ある。図４でチャネル領域である半導体層２をゲート電
極４ｂの端部の幅方向Ｗにそって斜めの入射光ａが到達
すると半導体層２内部に光励起によるキャリアが発生
し、ＴＦＴ１００がオフの状態にあってもドレイン電極
とソース電極間に微少電流が生じる。電流の向きは画素
電極１３側の電位が信号線8a側の電位よりも高い場合、
画素電極１３から信号線８ａ側に電流が流れる。一方ゲ
ート電極４ｂ表面に到達する入射光ｂはゲート電極４ｂ
自信が遮光電極となるため光励起によるキャリアは発生
しない。したがって遮光電極９はゲート電極４ｂの端部
を取り囲むように切り欠きがあった形状でもよい。図６
は本発明の別の特徴を示す実施例である。半導体層２は
走査線４を第１番目のゲート電極４ａと、ゲート電極４
ｂによる２つのチャネル領域を有する。 図７はゲート
電極をさらに増やしたＴＦＴ１００の平面パターンであ
る。ゲート電極４ｃは他のゲート電極４ａ、４ｂと同様
に走査線４から半導体層２が形成されている方向へ向か
って形成される。また遮光電極９は他の実施例同様ソー
ス電極８ｂ側のゲート電極４ｂ上に形成される。本実施
例によりゲート電極数を増やすことにより光励起による
キャリアの発生を更に少なくする。
【０００８】
【発明の効果】本発明によれば、薄膜トランジスタのチ
ャネル領域上を覆った遮光電極により斜めに入射した光
でも遮ることができる。また、信号線に寄生する容量が
減少するので負荷が軽くなり、所定の期間内に画素電極
に画像表示信号を正常に書き込むことができる。
ャネル領域上を覆った遮光電極により斜めに入射した光
でも遮ることができる。また、信号線に寄生する容量が
減少するので負荷が軽くなり、所定の期間内に画素電極
に画像表示信号を正常に書き込むことができる。
【図１】本発明の液晶表示装置の画素部の薄膜トランジ
スタ周辺の断面図。
スタ周辺の断面図。
【図２】画素部の平面パターン図。
【図３】本発明の実施例の一つを示す平面パターン図。
【図４】薄膜トランジスタの概略平面図。
【図５】薄膜トランジスタの概略断面図。
【図６】本発明の別の実施例を示す平面図。
【図７】本発明の別の実施例を示す平面図。
【図８】本発明となる液晶表示装置の表示部のブロック
図。
図。
１…ガラス基板、２…半導体層、３…ゲート絶縁膜、４
…走査線、４ａ，４ｂ，４ｃ…ゲート電極、５…、保持
容量線、５ａ…保持容量電極、６…層間絶縁膜、７ａ…
ドレイン領域、７ｂ…ソース領域、８ａ…信号線、８ｂ
…ソース電極、９…遮光電極、１０…層間保護膜、１１
…層間絶縁膜、１２…平坦化膜、１３…画素電極、１４
ａ、１４ｂ…チャネル領域、１５…保持容量、１６…液
晶、１７…対向電極、２０…コンタクトホール、１００
…ＴＦＴ、１０１…表示部、１０２…画素部。
…走査線、４ａ，４ｂ，４ｃ…ゲート電極、５…、保持
容量線、５ａ…保持容量電極、６…層間絶縁膜、７ａ…
ドレイン領域、７ｂ…ソース領域、８ａ…信号線、８ｂ
…ソース電極、９…遮光電極、１０…層間保護膜、１１
…層間絶縁膜、１２…平坦化膜、１３…画素電極、１４
ａ、１４ｂ…チャネル領域、１５…保持容量、１６…液
晶、１７…対向電極、２０…コンタクトホール、１００
…ＴＦＴ、１０１…表示部、１０２…画素部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 景山 寛 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 三上 佳朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 GA29 HA28 JA24 JA34 JA41 JA46 JB22 JB31 JB51 JB67 KB25 MA19 NA01 NA23 NA26 5C094 AA10 AA55 BA03 BA43 CA19 EA03 EA04 EA05 EA07 ED15 5F110 AA02 AA06 BB01 DD02 EE02 EE03 EE04 EE08 FF02 GG02 GG47 HJ13 HJ23 HL02 HL03 HL04 NN03 NN46 NN47 NN72 PP01 PP10 QQ04 QQ19
Claims (3)
- 【請求項１】 一対の絶縁基板において一方の絶縁基板
上に形成された複数本の走査線と、前記複数本の走査線
と交差して形成された複数本の信号線と、前記走査線と
信号線の交点付近に形成された薄膜トランジスタと前記
薄膜トランジスタに接続された画素電極とが複数個設け
られてなる駆動基板と、対向電極とブラックマスク層を
有する対向基板と、前記駆動基板と対向基板とで所定の
間隙を介して液晶材料を狭持し、前記薄膜トランジスタ
を制御して、画素電極と対向電極との間に電圧を加えて
画像情報を表示する液晶表示装置において、前記薄膜ト
ランジスタは、少なくとも2つ以上のチャネル領域を有
し、このチャネル領域は直列配置されており、その一端
側に位置するドレイン電極とその他端側に位置し画素電
極に接続されるソース電極と、前記複数のチャネル領域
にそれぞれ対応して重なるゲート電極を有するマルチゲ
ート構造であって、前記対向基板上に形成されたブラッ
クマスクとは別に、前記複数のチャネル領域のうち画素
電極側のチャネル領域を被覆する遮光パターンを有する
ことを特徴とするアクティブマトリクス液晶表示装置。 - 【請求項２】 前記遮光パタンはチャネル領域の周囲に
沿って設けられることを特徴とする請求項1記載のアク
ティブマトリクス液晶表示装置。 - 【請求項３】 一対の絶縁基板において一方の絶縁基板
上に形成された複数本の走査線と、前記複数本の走査線
と交差して形成された複数本の信号線と、前記走査線と
信号線の交点付近に形成された薄膜トランジスタと前記
薄膜トランジスタに接続された画素電極とが複数個設け
られてなる駆動基板と、対向電極とブラックマスク層を
有する対向基板と、前記駆動基板と対向基板とで所定の
間隙を介して液晶材料を狭持し、前記薄膜トランジスタ
を制御して、画素電極と対向電極との間に電圧を加えて
画像情報を表示する液晶表示装置において、前記薄膜ト
ランジスタは、少なくとも2つ以上のチャネル領域を有
し、このチャネル領域は直列配置されており、その一端
側に位置するドレイン電極とその他端側に位置し画素電
極に接続されるソース電極と、前記複数のチャネル領域
にそれぞれ対応して重なるゲート電極を有するマルチゲ
ート構造であって、前記複数のチャネル領域のうち少な
くとも１つ以上は、前記走査線と交差して成るマルチゲ
ート構造であって、前記対向基板上に形成されたブラッ
クマスクとは別に、前記複数のチャネル領域のうち画素
電極側のチャネル領域を被覆する遮光パターンを有する
ことを特徴とするアクティブマトリクス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24474699A JP2001066636A (ja) | 1999-08-31 | 1999-08-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24474699A JP2001066636A (ja) | 1999-08-31 | 1999-08-31 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001066636A true JP2001066636A (ja) | 2001-03-16 |
Family
ID=17123287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24474699A Pending JP2001066636A (ja) | 1999-08-31 | 1999-08-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001066636A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100419556C (zh) * | 2006-09-13 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示面板及其主动元件阵列基板 |
| JP2015211089A (ja) * | 2014-04-24 | 2015-11-24 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及び表示装置 |
| WO2017166431A1 (zh) * | 2016-04-01 | 2017-10-05 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法、显示装置 |
-
1999
- 1999-08-31 JP JP24474699A patent/JP2001066636A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100419556C (zh) * | 2006-09-13 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示面板及其主动元件阵列基板 |
| JP2015211089A (ja) * | 2014-04-24 | 2015-11-24 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及び表示装置 |
| US10263116B2 (en) | 2014-04-24 | 2019-04-16 | Nlt Technologies, Ltd. | Thin film transistor and display device |
| WO2017166431A1 (zh) * | 2016-04-01 | 2017-10-05 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法、显示装置 |
| US10325938B2 (en) | 2016-04-01 | 2019-06-18 | Boe Technology Group Co., Ltd. | TFT array substrate, method for manufacturing the same, and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7542103B2 (en) | Electro-optical device | |
| JP3210437B2 (ja) | 液晶表示装置 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2004151546A (ja) | アクティブマトリクス基板および表示装置 | |
| US8730442B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH09318972A (ja) | 液晶表示装置およびその作製方法 | |
| JP3420201B2 (ja) | 液晶表示装置 | |
| KR101374078B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| KR20070000546A (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| KR100235475B1 (ko) | 액정표시장치 | |
| JP2010039413A (ja) | 表示装置及びその製造方法 | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JPH11242244A (ja) | 液晶表示装置 | |
| JPH09171196A (ja) | 液晶表示装置 | |
| US9711622B2 (en) | Manufacturing method of display apparatus | |
| JP3077445B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US7777230B2 (en) | Display device | |
| JP2001142077A (ja) | 液晶表示装置 | |
| JPH08184852A (ja) | アクティブマトリクス型表示装置 | |
| JP3156179B2 (ja) | 液晶表示素子 | |
| JP2001066636A (ja) | 液晶表示装置 | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| JP2002297060A (ja) | アクティブマトリクス型表示装置 | |
| JPH04349430A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4585071B2 (ja) | アクティブマトリクス型液晶表示装置 |