CN109786396B - 阵列基板、显示屏及终端设备 - Google Patents

阵列基板、显示屏及终端设备 Download PDF

Info

Publication number
CN109786396B
CN109786396B CN201910093015.XA CN201910093015A CN109786396B CN 109786396 B CN109786396 B CN 109786396B CN 201910093015 A CN201910093015 A CN 201910093015A CN 109786396 B CN109786396 B CN 109786396B
Authority
CN
China
Prior art keywords
layer
metal
antenna
substrate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910093015.XA
Other languages
English (en)
Other versions
CN109786396A (zh
Inventor
曹华俊
马国忠
郭玉坤
鲁勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910093015.XA priority Critical patent/CN109786396B/zh
Publication of CN109786396A publication Critical patent/CN109786396A/zh
Priority to PCT/CN2020/072884 priority patent/WO2020156260A1/zh
Priority to EP20749626.6A priority patent/EP3809465B1/en
Priority to KR1020217002463A priority patent/KR102378994B1/ko
Priority to US17/158,664 priority patent/US12100715B2/en
Application granted granted Critical
Publication of CN109786396B publication Critical patent/CN109786396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/06Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061Two dimensional planar arrays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/02Constructional features of telephone sets
    • H04M1/0202Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026Details of the structure or mounting of specific components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/02Constructional features of telephone sets
    • H04M1/0202Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026Details of the structure or mounting of specific components
    • H04M1/0266Details of the structure or mounting of specific components for a display module assembly
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

本申请实施例公开一种阵列基板。该阵列基板包括衬底基板及位于衬底基板同一侧的天线及器件层,器件层包括层叠设置的多层金属叠层及多层介质叠层,其中,金属叠层与介质叠层交替设置,以形成多个薄膜晶体管,天线包括第一金属层,第一金属层包括M层金属子层,M为大于或等于2的整数;对于每一金属子层,多层金属叠层中均存在对应的一层金属叠层,每一金属子层与对应的金属叠层的材料以及厚度均是相同的。本申请实施例通过将天线集成于显示屏的阵列基板上,使天线可直接通过显示屏的上方空间进行通信,提高天线在通信时的净空空间,从而提高天线的通信质量。本申请实施例还公开一种显示屏及终端设备。

Description

阵列基板、显示屏及终端设备
技术领域
本申请实施例涉及终端技术领域,尤其涉及一种阵列基板、显示屏及终端设备。
背景技术
随着信息时代的不断发展,手机等终端设备凭借快捷、易携带等优点,已迅速成为人们联络沟通的重要通信工具。而天线作为手机中接收和发射信号的部件,在保证通信质量、实现即时通信方面起到了关键性的作用。在屏占比不断增大的背景下,天线在传统布局下易发生天线净空不足的问题,天线性能较差。
发明内容
本申请实施例提供一种阵列基板。所述阵列基板集成有天线,使得天线可直接通过终端设备的屏幕上方空间进行通信,通信时的净空空间较大,从而具有较高的通信质量。本申请实施例还提供一种显示屏及一种终端设备。
第一方面,提供一种阵列基板。所述阵列基板可以应用于终端设备的显示屏中。所述阵列基板包括衬底基板及位于所述衬底基板同一侧的天线及器件层。所述天线用于收发信号。所述器件层用于控制所述显示屏的显示画面。所述器件层与所述天线间隔设置。也即,所述器件层与所述天线之间形成间隙,该间隙能够隔离所述器件层与所述天线,以降低所述器件层对所述天线的收发信号的干扰。
在本实施例中,所述阵列基板包括所述器件层和所述天线,因此应用所述阵列基板的所述显示屏在实现基本显示功能的情况下,还同时集成有天线通信功能,故而所述显示屏的集成度高,有利于所述终端设备的小型化、轻薄化。由于所述天线集成于所述阵列基板中,因此所述天线可直接通过所述显示屏的上方空间进行通信,使得所述天线在通信时具有足够的净空空间,所述天线的通信质量较佳。
所述器件层包括层叠设置的多层金属叠层及多层介质叠层。其中,金属叠层与介质叠层交替地层叠设置,以形成多个薄膜晶体管。任意相邻的两层金属叠层之间均设置有至少一层介质叠层。位于两层金属叠层中的介质叠层能够电气隔离这两层金属叠层。金属叠层和介质叠层为图案化叠层,以使层叠后的多层金属叠层及多层介质叠层共同形成多个薄膜晶体管。多个薄膜晶体管阵列排布。
所述天线包括第一金属层。所述第一金属层包括M层金属子层,M为大于或等于2的整数。其中,所述器件层的多层金属叠层中金属叠层的数量大于或等于M。M层金属子层依次层叠于所述衬底基板上。所述M层金属子层包括所述第j金属子层和所述第j+1金属子层。第j金属子层与所述衬底基板之间的距离小于第j+1金属子层与所述衬底基板之间的距离,j为大于或等于1的整数。换言之,第j金属子层位于所述衬底基板和第j+1金属子层之间。
对于每一金属子层,所述多层金属叠层中均存在对应的一层金属叠层。也即,所述多层金属叠层中均存在与每一金属子层相对应的一层金属叠层。其中,与所述第j金属子层相对应的金属叠层与所述衬底基板之间的距离小于与所述第j+1金属子层相对应的金属叠层与所述衬底基板之间的距离。也即,与所述第j金属子层相对应的金属叠层位于所述衬底基板和与所述第j+1金属子层相对应的金属叠层之间。
每一金属子层与对应的金属叠层的材料以及厚度均是相同的。例如,所述第j金属子层和与所述第j金属子层相对应的金属叠层的材料以及厚度均是相同的。所述第j+1金属子层和与所述第j+1金属子层相对应的金属叠层的材料以及厚度均是相同的。
在本实施例中,所述天线的金属子层和所述器件层中与金属子层相对应的金属叠层的材料以及厚度均是相同的,两者的制程先后顺序也是一致的,两者是在同一道制程中同步形成的同层结构,即每一金属子层与对应的金属叠层在同一道制程中同步成型。
在本实施例中,由于所述天线的所述第一金属层中的每一金属子层均在所述器件层的制程中同步成型,也即所述天线的部分结构或全部结构与所述器件层同步制备,因此大大缩减了制备所述天线所需的独立的工艺耗时,使得所述阵列基板的整体制作时长更短、成本更低。
可选的,所述天线的金属子层可以与部分所述器件层的金属叠层同步成型。所述金属子层的层数少于所述器件层的金属叠层的层数。另一种实施方式中,所述天线的金属子层也可以与全部所述器件层的金属叠层同步成型。所述金属子层的层数与所述器件层的金属叠层的层数相同。其中,所述天线的金属子层的层数可以依据所述天线的性能所需要的厚度进行设置。
可选的,所述阵列基板还包括挡板。所述挡板位于所述器件层与所述天线之间。所述器件层与所述天线之间可以通过所述挡板实现彼此间隔。本申请不对所述挡板的具体结构做严格限定。例如,所述挡板可以部分或全部环绕所述天线设置,以隔断所述天线与所述器件层。其中,所述挡板可以采用绝缘的介质材料。例如,介质材料可以是氮化硅、氧化硅或聚丙烯酸酯等材料。所述挡板用于隔断所述天线与所述器件层,以降低所述器件层对所述天线的收发信号的干扰。
在其他实施例中,所述天线与所述器件层之间通过空气隔断。此时,所述阵列基板中无需增加额外的挡板结构,简化了所述阵列基板的工艺流程,降低了制备所述阵列基板的成本。
结合第一方面,在第一种可能的实现方式中,所述天线还包括第二金属层。所述第二金属层层叠于所述第一金属层远离所述衬底基板的一侧。也即,所述第二金属层位于所述第一金属层上方。
在本实施例中,由于所述多层金属叠层中的每一金属叠层的厚度有限,因此所述第一金属层的厚度有限。所述天线包括通过在所述第一金属层上继续层叠所述第二金属层,从而能够增加所述天线的厚度,使得所述天线的总厚度满足收发性能需求,且增大所述天线的宽带及降低所述天线的热阻。
由于所述第一金属层的加工时间与所述器件层中的金属叠层的加工时间复用,所述天线的工艺耗时只是加工所述第二金属层耗费的工艺时间,从而能够从整体上缩短所述天线的加工时长,降低制备所述天线的成本。
其中,所述第二金属层采用沉积工艺成型。在本实施例中,所述器件层中的所述多层金属叠层采用沉积工艺成型为常规方法。所述第二金属层采用与所述器件层相同的工艺,从而能够通过制备所述器件层的设备进行加工,所述天线的制备工序无需引入其他新设备,从而能够降低制备所述阵列基板的成本。
其中,所述第一金属层中的M层金属子层的材料随所述器件层的金属叠层的材料变化。M层金属子层的材料可以是相同的,也可以是不同的。所述第二金属层的材料可以与第一金属层的材料相同或不同。所述第二金属层的材料可以采用铝、银或镁。
其他实施例中,所述天线也可以不包括所述第二金属层。也即,所述天线由所述第一金属层形成。所述天线不包括所述第二金属层时,无需通过额外的工艺形成所述第二金属层,加工所述天线的工艺时间与加工所述器件层的金属叠层的工艺时间复用,从而从整体上节省了形成所述天线的工艺耗时。
结合第一方面或第一方面的第一种可能的实现方式,在第二种可能的实现方式中,所述多层金属叠层包括依次层叠在所述衬底基板上的栅极层、源漏极层及像素电极层。且所述源漏极层与所述栅极层之间设有至少一层所述介质叠层。所述像素电极层与所述源漏极层之间设有至少一层所述介质叠层。在本实施例中,所述薄膜晶体管为单栅极结构。此时,所述多层金属叠层中金属叠层的数量至少为三层。
与所述第j金属子层相对应的金属叠层为所述栅极层,与所述第j+1金属子层相对应的金属叠层为所述源漏极层或像素电极层。此时,所述第一金属层包括二层金属子层或三层金属子层。
或者,与所述第j金属子层相对应的金属叠层为所述源漏极层,与所述第j+1金属子层相对应的金属叠层为所述像素电极层。此时,所述第一金属层包括二层金属子层。
在本实施例中,所述器件层的加工是成熟工艺,所述天线的所述第一金属层利用成熟工艺同步成型,因此所述第一金属层能够具备更高的产品精度和良率。并且,本实施例所述天线在制备过程中,无需对现有成熟工艺的工序进行大改动,只需调整部分光罩结构即可在形成所述器件层的过程中同步成型所述天线,因此所述阵列基板的工艺改进难度较低,生产成本较低。
结合第一方面或第一方面的第一种可能的实现方式,在第三种可能的实现方式中,所述多层金属叠层包括依次层叠在所述衬底基板上的第一栅极层、第二栅极层、源漏极层及像素电极层,且所述第二栅极层与所述第一栅极层之间设有至少一层所述介质叠层,所述源漏极层与所述第二栅极层之间设有至少一层所述介质叠层,所述像素电极层与所述源漏极层之间设有至少一层所述介质叠层。在本实施例中,所述薄膜晶体管为双栅极结构。此时,所述多层金属叠层中金属叠层的数量至少为四层。
与所述第j金属子层相对应的金属叠层为所述第一栅极层,与所述第j+1金属子层相对应的金属叠层为所述第二栅极层、所述源漏极层或所述像素电极层。此时,所述第一金属层能够包括两层、三层或四层金属子层。
或者,与所述第j金属子层相对应的金属叠层为所述源漏极层,与所述第j+1金属子层相对应的金属叠层为所述第二栅极层或所述像素电极层。此时,所述第一金属层能够包括两层或三层金属子层。
或者,与所述第j金属子层相对应的金属叠层为所述源漏极层,与所述第j+1金属子层相对应的金属叠层为所述像素电极层。此时,所述第一金属层包括两层金属子层。
在本实施例中,所述薄膜晶体管采用双栅极结构,一方面使所述薄膜晶体管控制所述显示屏显示画面的速度更快,从而提高所述显示屏的质量。另一方面,双栅极结构增加所述多层金属叠层中金属叠层的数量,从而增加了所述第一金属层中每一金属子层的选择性,也使所述第一金属层能够在成型后获得更大的厚度。
结合第一方面或第一方面的第一种可能的实现方式,在第四种可能的实现方式中,所述阵列基板包括走线层和至少一个天线阵列。所述天线阵列包括多个所述天线。由于所述天线阵列中包括多个所述天线,使得所述天线阵列可以形成多输入多输出系统(multiple-input multiple-output,MIMO),以增加信道容量,改善通信质量。
所述走线层、所述天线阵列和所述器件层均位于所述衬底基板的同一侧,且所述天线阵列与所述走线层间隔设置。也即,所述天线阵列与所述走线层之间形成间隙。所述走线层的走线一端连接至所述器件层中的薄膜晶体管,另一端用于与其他部件进行连接,以使该部件与所述薄膜晶体管实现连接。所述走线层与所述天线阵列间隔设置,从而避免所述走线层中传输的信号干扰所述天线阵列中所述天线的收发信号。
其中,所述阵列基板包括显示区及非显示区。所述非显示区环绕所述显示区设置。所述走线层及所述天线阵列均位于所述非显示区。所述器件层位于所述显示区。
所述走线层包括出线部及连接部。所述连接部连接至所述器件层中的薄膜晶体管,所述出线部用于与其他部件进行连接。所述连接部的一端连接至所述器件层中的薄膜晶体管,所述连接部的另一端连接至所述出线部。例如,所述出线部用于与印刷电路板连接。其中,印刷电路板可以为柔性印刷电路板,使印刷电路板能够弯折后与位于所述阵列基板远离所述走线层一侧(也即位于显示屏下方)的主板连接。印刷电路板可通过绑定方式固定至所述出线部。
所述走线层的出线部位于所述器件层与所述衬底基板的第一边之间。所述天线阵列位于所述器件层与所述第一边之间。其中,所述第一边为所述衬底基板的顶边或底边。也即,所述第一边为所述衬底基板的非侧边。所述衬底基板还包括位于顶边与底边之间的两个侧边。
在本实施例中,所述走线层的出线部与所述天线阵列均位于所述器件层与所述第一边之间,使所述出线部与所述天线阵列复用所述衬底基板的侧边方向(所述衬底基板的侧边的延伸方向)上的空间,缩小所述阵列基板的非显示区的宽度,从而有利于提高所述显示屏和所述终端设备的屏占比及窄边框化。
结合第一方面的第四种可能的实现方式,在第五种可能的实现方式中,沿所述第一边的延伸方向,至少一个所述天线阵列位于所述出线部的一侧或所述出线部的两侧。其中,所述衬底基板还包括相对设置的第一侧边及第二侧边。所述第一侧边及所述第二侧边均属于所述衬底基板的侧边。所述第一侧边与所述第二侧边位于所述顶边与所述底边之间。
在本实施例中,所述天线阵列排布于所述出线部一侧或两侧的闲置空间,充分利用了所述阵列基板的闲置空间,提高了所述阵列基板的空间利用率,使所述阵列基板的集成度较高。所述天线阵列及所述出线部均位于所述第一边的延伸方向,所述天线阵列无需占用所述侧边与所述器件层之间的空间,从而能够尽量减小所述非显示区的宽度,有利于提高所述终端设备的屏占比及窄边框化。
可选的,所述天线阵列中的天线,沿所述第一边的延伸方向排列的数量大于沿所述侧边方向排列的数量。所述第一边的延伸方向定义为宽度方向,所述侧边的延伸方向定义为长度方向。所述天线阵列中的天线,沿所述宽度方向排列的所述天线的数量大于沿所述长度方向排列的所述天线的数量。
在本实施例中,一方面,由于所述宽度方向排列的所述天线的数量大于所述长度方向排列的所述天线的数量,减小了所述非显示区的宽度,有利于所述终端设备窄边框化。另一方面,当所述终端设备为手机时,用户在使用手机时一般会握住手机的侧边,所述天线大部分排布于所述宽度方向,避免所述天线的大部分信号被用户的手遮挡,提高了所述天线收发信号的性能。
结合第一方面或第一方面的第一种可能的实现方式,在第六种可能的实现方式中,所述阵列基板还包括导体层。所述导体层位于所述衬底基板远离所述天线的一侧,且所述导体层在所述衬底基板上的投影覆盖所述天线在所述衬底基板上的投影。
在本实施例中,所述天线设于所述衬底基板的上层,所述导体层设于所述衬底基板的下层,所述导体层能够形成地板,以改善所述天线的辐射性能。且所述导体层在所述衬底基板上的投影覆盖所述天线在所述衬底基板上的投影,使得所述天线中的传输的信号均能够以所述导电层为参考底,所述信号的传输质量较高。
第二方面,本申请还提供另一种阵列基板。所述阵列基板包括衬底基板及位于所述衬底基板同一侧的天线及器件层。所述器件层与所述天线间隔设置。所述器件层包括层叠设置的多层金属叠层及多层介质叠层,且金属叠层和介质叠层交替设置,以形成多个薄膜晶体管。所述天线包括层叠设置的第一金属层及第二金属层。所述第一金属层位于所述衬底基板与第二金属层之间。所述第一金属层与所述多层金属叠层中的任一层金属叠层的厚度以及材料均是相同的。
在本实施例中,所述第一金属层和所述多层金属叠层中的任一层金属叠层的厚度以及材料均是相同的,两者的制程先后顺序也是一致的,两者是在同一道制程中同步形成的同层结构,即所述第一金属层与任一层金属叠层在同一道制程中同步成型。
在本实施例中,一方面,将所述天线集成于所述阵列基板中,所述天线可直接通过所述显示屏的上方空间进行通信,使得所述天线在通信时的净空空间足够,所述天线的通信质量较佳。另一方面,所述天线包括两层金属层,所述第二金属层增加了所述天线的总厚度,使得所述天线的总厚度满足收发性能需求,且增大所述天线的宽带及降低所述天线的热阻。其中,所述第一金属层与所述器件层中所述多层金属叠层中的任一层金属叠层同步成型,缩减制备所述第一金属层所耗费的工艺时间,从而缩短制备所述天线的工艺时间。
第三方面,本申请还提供再一种阵列基板。所述阵列基板包括衬底基板及位于所述衬底基板同一侧的天线、器件层和走线层。所述天线与所述走线层间隔设置,位于所述走线层的走线与位于所述器件层的薄膜晶体管连接。所述天线包括至少两层导电层。至少一层所述导电层与所述器件层中的一层金属叠层的厚度以及材料均是相同的。
在本实施例中,由于所述天线集成于所述阵列基板中,所述显示屏上方的空间均能成为所述天线的净空,使所述天线在通信时的净空空间足够,所述天线的通信质量较佳。并且,所述天线的金属子层和所述器件层中与金属子层相对应的金属叠层的材料以及厚度均是相同的,两者在制备过程是采用同一道制程同步形成的同层结构,即所述天线的部分或全部导电层与所述器件层同步制备,缩减了制备所述天线的所述导电层的工艺耗时,使所述阵列基板的整体制备时长更短、成本更低。所述天线包括至少两层导电层,因此所述天线的总厚度较大,以满足天线收发性能需求,增大所述天线的宽带及降低所述天线的热阻。
一种可选实施例中,所述衬底基板具有显示区、走线区和天线区。所述器件层位于所述显示区。所述走线层位于所述走线区。所述走线区位于所述显示区与所述衬底基板的顶边之间。或者,所述走线区位于所述显示区与所述衬底基板的底边之间。其中,所述走线区和所述天线区位于非显示区。
在本实施例中,所述走线区位于所述显示区与所述顶边或所述底边之间,也即位于所述非显示区的所述走线区靠近所述顶边,或靠近所述底边,避免所述走线区位于所述显示区与所述衬底基板的侧边之间,以尽量缩小所述非显示区的宽度,从而有利于所述终端设备的窄边框化。
所述天线位于所述天线区。所述衬底基板包括相对设置的第一侧边及第二侧边。所述第一侧边及所述第二侧边均属于所述衬底基板的侧边。所述第一侧边与所述第二侧边位于所述顶边与所述底边之间。所述天线区位于所述走线区与所述衬底基板的任意一个侧边之间。或者,所述天线区位于所述走线区与所述衬底基板的每一个侧边之间。
在本实施例中,所述天线区位于所述走线区与任意一个侧边之间,或者所述天线区位于所述走线区与每一个侧边之间,也即,所述天线区排布于所述走线区的一侧,或者所述天线区排布于所述走线区的两侧,使所述天线区与所述走线区在侧边方向上的空间复用,缩小所述非显示区的宽度,有利于所述终端设备的窄边框化。
第四方面,本申请还提供一种显示屏。所述显示屏包括对盒基板、显示层及如上所述阵列基板。所述对盒基板与所述阵列基板相对设置。所述显示层位于所述对盒基板与所述阵列基板之间。
在本实施例中,由于所述显示屏包括将所述天线集成于衬底基板上的所述阵列基板,使得所述显示屏不仅具有显示功能,同时集成有所述天线的通信功能,提高了所述显示屏的集成度。所述天线可直接通过所述显示屏的上方空间进行通信,使得所述天线在通信时具有足够的净空空间,所述天线的通信质量较佳。
结合第四方面,在第一种可能实现的实施例中,所述显示屏包括绝缘层。所述绝缘层位于所述对盒基板与所述天线之间。
在本实施例中,所述绝缘层不仅隔离所述对盒基板与所述天线,所述绝缘层也将其他金属元件与所述天线进行隔离,避免其他金属元件干扰所述天线的收发信号。另一方面,所述绝缘层也起到隔离水汽和氧气的作用,以保护所述天线,提高所述天线的质量。
结合第四方面或第四方面的第一种可能实现的实施例,在第二种可能实现的实施例中,所述显示屏还包括封装框。所述封装框连接在所述衬底基板与所述对盒基板之间。所述封装框围设在所述器件层周边。所述显示层位于所述封装框内侧,且所述天线位于所述封装框的外侧。
在本实施例中,所述封装框一方面起到支持所述对盒基板的作用。另一方面,所述封装框起到隔离外界水汽和氧气的作用,避免水汽和氧气损坏所述器件层,从而提高所述显示屏的显示质量。
一种可选实施例中,所述器件层与所述天线之间设有所述封装框。所述封装框增加了所述器件层与所述天线之间的隔离度,更有利于降低所述器件层对所述天线的收发信号的干扰。
其中,本实施例所述封装框与前述实施例中的挡板可以为两个不同的部件,两者相互独立。或者,也可以将前述实施例中的所述挡板集成在所述封装框中。
第五方面,本申请还提供一种终端设备。所述终端设备包括壳体及如上所述显示屏。所述显示屏安装于所述壳体。
在本实施例中,所述终端设备的所述显示屏集成具有通信功能的所述天线,所述天线无需额外占用所述终端设备的空间,有利于所述终端设备的小型化及轻薄化。所述天线集成于所述显示屏的所述阵列基板中,所述天线可直接通过所述显示屏上方的空间进行通信,所述天线在通信时的净空空间足够,从而提高所述终端设备的通信质量。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案,下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是本申请实施例提供的终端设备的结构示意图;
图2是图1所示终端设备的屏组件的结构示意图;
图3是图2所示屏组件的显示屏在第一实施例中的结构示意图;
图4是图3所示阵列基板在第一实施方式中的结构示意图;
图5是图4所示结构的放大示意图;
图6是图3所示阵列基板在第二实施方式中的结构示意图;
图7是图3所示阵列基板在第三实施方式中的结构示意图;
图8是图3所示阵列基板在第四实施方式中的结构示意图;
图9是图3所示阵列基板在第五实施方式中的结构示意图;
图10是图3所示阵列基板在一种实现方式中的结构示意图;
图11是图3所示阵列基板在另一种实现方式中的结构示意图;
图12是图3所示阵列基板在再一种实现方式中的结构示意图;
图13是图3所示阵列基板在再一种实现方式中的结构示意图;
图14是图3所示阵列基板在再一种实现方式中的结构示意图;
图15是图3所示阵列基板在再一种实现方式中的结构示意图;
图16是图3所示阵列基板在再一种实现方式中的结构示意图;
图17是图3所示阵列基板在再一种实现方式中的结构示意图;
图18是图3所示阵列基板在再一种实现方式中的结构示意图;
图19是图2所示屏组件的显示屏在第二实施例中的结构示意图;
图20是图2所示屏组件的显示屏在第三实施例中的结构示意图;
图21是图2所示屏组件的显示屏在第四实施例中的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
请结合参阅图1及图2,图1是本申请实施例中提供的终端设备的结构示意图;图2是图1所示终端设备的屏组件的结构示意图。本申请实施例提供一种终端设备100。终端设备100可以是手机、平板电脑、电子阅读器、笔记本电脑、车载设备、可穿戴设备等设备。在本申请的实施例中,以终端设备100是手机为例进行描写。
终端设备100包括屏组件10和壳体20。屏组件10安装于壳体20。屏组件10包括显示屏1、触控层2及盖板玻璃3。触控层2位于显示屏1与盖板玻璃3之间。盖板玻璃3及触控层2均位于显示屏1的发光侧。显示屏1用于显示画面。触控层2用于感应触头的触控操作。触头可以是用户手指、触控笔等。在本申请实施例中,触控层2位于显示屏1与盖板玻璃3之间,能够减小触控层2与触头之间的距离,从而提升触摸感应性能。在其他实施例中,触控层2也能够集成于显示屏1中,例如,显示屏1可以为嵌入式(in-cell)触摸显示屏,使的屏组件10更加轻薄。本申请实施例不对触控层2的具体位置作严格限定。
在本申请实施例中,屏组件10包括触控层2,此时屏组件10为触摸屏。例如,当终端设备100为手机、平板电脑或车载设备时,屏组件10为包括触控层2的触摸屏。在其他实施例中,终端设备100或屏组件10无需触控功能时,屏组件10也能够不包括触控层2。例如,当终端设备100为笔记本电脑时,屏组件10能够不包括触控层。在本申请实施例中,以屏组件10为触摸屏为例来进行描写。
触控层2与显示屏1之间设有光学胶层4。光学胶层4连接触控层2与显示屏1。光学胶层4一般采用透明光学胶(optically clear adhesive,OCA)材料。用户在使用终端设备100时,盖板玻璃3面向用户。盖板玻璃3具有防冲击、耐刮花、耐油污、防指纹、增强透光率等功能。盖板玻璃3一方面起到保护触控层2的作用,另一方面可印刷不同颜色、图案、标志物,起到装饰及美化屏组件10的作用。
其中,显示屏1可以是任何具有显示功能的产品或部件。显示屏1可包括以下多种面板中的任意一种,例如:发光二极管(light emitting diode,LED)面板、液晶显示面板(liquid crystal display,LCD)、有机发光二极管(organic light-emitting diode,OLED)面板、量子点发光二极管(quantum dot light emitting diodes,QLED)面板或微尺寸发光二极管(micro light-emitting diode,uLED)面板。
作为本申请的一个实施例,显示屏1包括对盒基板11、显示层12及阵列基板13。对盒基板11与阵列基板13相对设置。显示层12位于对盒基板11与阵列基板13之间。显示层12用于显示画面。在本申请提供的第一实施例中,以显示屏1的显示面板为有机发光二极管面板为例进行描写。此时,显示层12为有机层。
可选的,阵列基板13包括显示区和非显示区。非显示区环绕显示区设置。阵列基板13的显示区对应于显示屏1的显示区域。阵列基板13的非显示区对应于显示屏1的非显示区域。显示层12位于阵列基板13的显示区上方。阵列基板13的非显示区设有天线131。天线131用于收发信号。也即,显示屏1包括内置的天线131。内置于显示屏1的天线131可用作网络信号收发天线,以提高用户使用终端设备100的上网体验。内置于显示屏1的天线131还可用作通话天线,以提高终端设备100的通话质量。
其中,对盒基板11可以是对显示层12进行封装的上层盖板。对盒基板11在阵列基板13上的投影覆盖显示层12在阵列基板13上的投影。在本实施例中,对盒基板11在阵列基板13上的投影覆盖天线131在阵列基板13上的投影。对盒基板11能够起到保护显示层12及天线131的作用。天线131与触控层2错开排布。也即触控层2在阵列基板13上的投影与天线131在阵列基板13上的投影不重叠。天线131与触控层2错开排布,能够避免触控层2遮挡天线131的信号辐射路径,从而提高天线131的性能。
进一步地,显示屏1包括绝缘层14。绝缘层14位于对盒基板11与天线131之间。在本实施例中,以绝缘层14覆盖天线131为例进行描写。绝缘层14能够采用氮化硅或有机材料。其中有机材料包括但不仅限于聚丙烯酸酯材料。
在本实施例中,绝缘层14不仅隔离对盒基板11与天线131,绝缘层14也将其他金属元件与天线131进行隔离,避免其他金属元件干扰天线131的收发信号。另一方面,绝缘层14也起到隔离水汽和氧气的作用,以保护天线131,提高天线131的质量。
请一并参阅图2及图3,图3是图2所示屏组件10的显示屏1在第一实施例中的结构示意图。进一步地,阵列基板13包括衬底基板132及位于衬底基板132同一侧的天线131及器件层133。显示层12位于器件层133与对盒基板11之间。器件层133用于控制显示屏1的显示画面。其中,器件层133能够包括多个薄膜晶体管(thin-film transistor,TFT)。
在本实施例中,阵列基板13包括器件层133和天线131,因此应用阵列基板13的显示屏1在实现基本显示功能的情况下,还同时集成有天线131通信功能,故而显示屏1的集成度高,有利于终端设备100的小型化、轻薄化。由于天线131集成于阵列基板13中,因此天线131可直接通过显示屏1的上方空间进行通信,使得天线131在通信时具有足够的净空空间,天线131的通信质量较佳。
进一步地,器件层133与天线131间隔设置。也即,器件层133与天线131之间形成间隙,该间隙能够隔离器件层133与天线131,以降低器件层133对天线131的收发信号的干扰。
器件层133与天线131之间间隔一定的距离,才能实现隔离器件层133与天线131的目的。例如,器件层133与天线131之间的间隔大于或等于0.5毫米(mm)。此时,器件层133与天线131之间有足够的间隙,该间隙降低器件层133对天线131的收发信号的干扰的质量。
进一步地,阵列基板13还包括挡板。挡板15位于器件层133与天线131之间。器件层133与天线131之间可以通过挡板15实现彼此间隔。本实施例不对挡板15的具体结构做严格限定。例如,挡板15可以部分或全部环绕天线131设置,以隔断天线131与器件层133。其中,挡板15可以采用绝缘的介质材料。例如,介质材料可以是氮化硅、氧化硅或聚丙烯酸酯等材料。挡板15用于隔断天线131与器件层133,以降低器件层133对天线131的收发信号的干扰。
其他实施方式中,天线131与器件层133之间通过空气隔断。此时,阵列基板13无需增加额外的挡板结构,简化了阵列基板13的工艺流程,降低了制备阵列基板13的成本。
进一步地,显示屏1还包括封装框16。封装框16连接在衬底基板132与对盒基板11之间。封装框16围设在器件层133周边。显示层12位于封装框16内侧,且天线131位于封装框16的外侧。
在本实施例中,封装框16一方面能够起到支撑对盒基板11的作用。另一方面,封装框16起到隔离外界水汽和氧气的作用,避免水汽和氧气损坏器件层133,从而提高显示屏1的显示质量。与此同时封装框16围设在器件层133周边,使器件层133隔离天线131,降低器件层133对天线131的收发信号的干扰。显示层12位于封装框16内侧,天线131位于封装框16外侧,封装框16也能够起到隔绝天线131与显示层12的作用,从而降低显示层12对天线131的收发信号的干扰。
进一步地,器件层133与天线131之间也能够设有封装框16。封装框16增加了器件层133与天线131之间的隔离度,更有利于降低器件层133对天线131的收发信号的干扰。在本申请实施例中封装框16与挡板15可以为两个不同的部件,也可以将挡板15集成在封装框16中。在本申请第一实施例中,以挡板15集成于封装框16中为例进行描写。
进一步地,天线131远离衬底基板132的一侧与衬底基板132之间的距离小于对盒基板11靠近衬底基板132的一侧与衬底基板132之间的距离。也即天线131位于对盒基板11的下方。此时,显示屏1可以为柔性显示屏,也可以为刚性显示屏。在其他实施例中,当显示屏1为柔性屏时,天线131远离衬底基板132的一侧与衬底基板132之间的距离能够大于对盒基板11靠近衬底基板132的一侧与衬底基板132之间的距离,且天线131远离衬底基板132的一侧与衬底基板132之间的距离小于盖板玻璃3靠近衬底基板132的一侧与衬底基板132之间的距离。此时,屏组件10能够形成异形屏。
进一步地,显示屏1还包括封装件17。封装件17位于衬底基板132远离器件层133的一侧。封装件17与对盒基板11共同围设天线131,防止灰尘或其他异物进入天线131而干扰天线131的收发性能。
可选的,阵列基板13包括缓冲层18。缓冲层18位于衬底基板132与器件层133之间。缓冲层18能够增加器件层133与衬底基板132之间的附着力,避免器件层133从衬底基板132上脱落,从而提高阵列基板13的质量。如图3所示,天线131与衬底基板132之间也设有缓冲层18。缓冲层18也能够增加天线131与衬底基板132之间的附着力,增加了天线131与衬底基板132之间的稳定性,从而提高阵列基板13的质量。
进一步地,阵列基板13还包括导体层19。导体层19位于衬底基板132远离天线131的一侧,且导体层19在衬底基板132上的投影覆盖天线131在衬底基板132上的投影。其中,衬底基板132包括相背设置的第一面1321及第二面1322。天线131贴合于第一面1321。导体层19贴合于第二面1322。导体层19的厚度可以在1微米(um)至100微米之间。例如,导体层19的厚度可以为10微米。其中“A至B”的区间范围包括端点“A”和“B”。
在本实施例中,天线131设于衬底基板132的上层,导体层19设于衬底基板132的下放,导体层19能够形成地板,以改善天线131的辐射性能。且导体层19在衬底基板132上的投影覆盖天线131在衬底基板132上的投影,使得天线131中的传输的信号均能够以导电层19为参考底,提高信号的传输质量。
进一步地,请一并参阅图4及图5,图4是图3所示阵列基板13在第一实施方式中的结构示意图;图5是图4所示结构的放大示意图。具体地,图4为图3中阵列基板13在第一实施方式中的俯视图。
阵列基板13包括走线层134和至少一个天线阵列135。天线阵列135包括多个天线131。由于天线阵列135中包括多个天线131,使得天线阵列135可以形成多输入多输出系统(multiple-input multiple-output,MIMO),增加信道容量,从而改善天线131的通信质量。
走线层134、天线阵列135和器件层133均位于衬底基板132的同一侧,且天线阵列135与走线层134间隔设置。也即,天线阵列135与走线层134之间形成间隙。走线层134的走线一端连接至器件层133中的薄膜晶体管,另一端用于与其他部件进行连接,以使该部件与薄膜晶体管实现连接。走线层134与天线阵列135间隔设置,从而避免走线层134中传输的信号干扰天线阵列135中天线131的收发信号。
进一步地,走线层134包括出线部1342及连接部1341。连接部1341连接至器件层133中的薄膜晶体管,出线部1342用于与其他部件进行连接。连接部1341的一端连接至器件层133中的薄膜晶体管,连接部1341的另一端连接至出线部1342。例如,出线部1342用于与印刷电路板连接。其中,印刷电路板为柔性印刷电路板,使印刷电路板能够弯折后与位于阵列基板13远离走线层134一侧(也即位于显示屏1下方)的主板连接。印刷电路板可通过绑定方式固定至出线部1342。
出线部1342位于器件层133与衬底基板132的第一边之间。第一边为衬底基板132的顶边136或底边137。也即,第一边为衬底基板132的非侧边。如图3所示,在本申请第一实施方式中,以出线部1342位于器件层133与顶边136之间为例进行描写。也即,天线阵列135相对器件层133靠近顶边136。在其他实施例中,天线阵列135能够位于器件层133与底边137之间;或者,部分天线阵列135位于器件层133与顶边136之间,部分天线阵列135位于器件层133与底边137之间。
其中,衬底基板132还包括位于顶边136和底边137之间的两个侧边(138、139)。具体的,衬底基板132还包括相对设置的第一侧边138及第二侧边139。第一侧边138与第二侧边139位于顶边136与底边137之间。第一侧边138及第二侧边139均属于衬底基板132的侧边。由于阵列基板13包括沿X方向的扫描线,及沿Y方向的信号线。扫描线沿向衬底基板132的侧边出线,信号线向衬底基板132的第一边出线。连接部1341包括靠近衬底基板132的侧边的连接部及靠近衬底基板132的第一边的连接部。靠近衬底基板132的侧边的连接部连接扫描线,靠近衬底基板132的第一边的连接部连接信号线。
在本实施例中,扫描线从侧边出线后汇集到第一边的连接部。也即,部分连接部1341位于衬底基板132的侧边与器件层133之间,部分连接部1341位于衬底基板132的第一边与器件层133之间,且出线部1342位于衬底基板132的第一边与器件层133之间。换言之,走线层134围绕器件层133的周边。相应地,走线层134及天线阵列135均位于非显示区。器件层133位于显示区。非显示区围绕显示区。
在本实施方式中,出线部1342与天线阵列135均位于器件层133与顶边136之间,使出线部1342与天线阵列135复用衬底基板132的侧边方向(衬底基板132的侧边的延伸方向)上的空间,缩小阵列基板13的非显示区的宽度,有利于提高显示屏1和终端设备100的屏占比及窄边框化。
进一步地,沿衬底基板132的第一边的延伸方向,至少一个天线阵列135位于出线部1342的一侧或出线部1342的两侧。其中,衬底基板132的第一边的延伸方向,即为顶边136的延伸方向,或者,底边137的延伸方向。如图3所示,X方向为衬底基板132的第一边的延伸方向,Y方向为衬底基板132的侧边的延伸方向。
具体地,天线阵列135排布于出线部1342与任意一个衬底基板132的侧边之间。也即,天线阵列135排布于出线部1342与第一侧边138之间,或者,天线阵列135排布于出线部1342与第二侧边139之间。或者,天线阵列135排布于出线部1342与衬底基板132的两个侧边中每一个衬底基板132的侧边之间。也即,天线阵列135排布于出线部1342与第一侧边138之间,以及出线部1342与第二侧边139之间。如图5所示,在本实施方式中,以天线阵列135部分排布于出线部1342与第一侧边138之间,以及出线部1342与第二侧边139之间为例进行描写。且出线部1342的两侧分别排布有一个天线阵列135。
在本实施方式中,天线阵列135排布于出线部1342两侧的闲置空间,充分利用了阵列基板13的闲置空间,提高了阵列基板13的空间利用率,使阵列基板13的集成度较高。并且天线阵列135及出线部1342位于靠近顶边136的一侧,使得非显示区集成于靠近顶边136的一侧,避免天线阵列135排布于侧边与器件层133之间,减小非显示区的宽度,从而有利于提高终端设备100的屏占比及窄边框化。
进一步地,天线阵列135中的天线131,沿衬底基板132的第一边的延伸方向排列的数量大于沿衬底基板132的侧边方向排列的数量。衬底基板132的第一边的延伸方向定义为衬底基板132的宽度方向,衬底基板132的侧边的延伸方向定义为衬底基板132的长度方向。也即,X方向为衬底基板132的宽度方向,Y方向为衬底基板132的长度方向。天线阵列135中的天线131,沿衬底基板132的宽度方向排列的天线131的数量大于沿衬底基板132的长度方向排列的天线131的数量。如图4所示,一个天线阵列135中,沿衬底基板132的宽度方向排列的天线131的数量为4个,沿衬底基板132的长度方向排列的天线131的数量为1个。
进一步地,在一种可选的实施方式中,位于出线部1342一侧的天线阵列135沿X方向的长度在18毫米至22毫米之间,在图5中以D1标示。例如,D1为20毫米。天线阵列135中的每两个天线131之间设有一定的间距,以保证每个天线131的通信质量。在一种可选的实施方式中,天线阵列135中相邻两个天线131之间的间距在3毫米至5毫米之间,在图5中以D2标示。例如,D2为4毫米。
在本实施方式中,一方面,由于宽度方向排列的天线131的数量大于长度方向排列的天线131的数量,减小了非显示区沿长度方向的区域,有利于终端设备100窄边框化。另一方面,当终端设备100为手机时。用户在使用手机时一般会握住手机的侧边,天线131大部分排布于宽度方向,避免天线131的大部分信号被用户的手遮挡,提高了天线131收发信号的性能。
进一步地,请参阅图6,图6是图3所示阵列基板13在第二实施方式中的结构示意图。本实施方式中与第一实施方式相同的大部分技术方案内容不再赘述。第二实施方式与第一实施方式的区别是:
天线阵列135排布于出线部1342的一侧。出线部1342另一侧的闲置空间能够用于排布于安装摄像头所需的透光区110。具体地,在本实施方式中,天线阵列135只排布于出线部1342与第一侧边138之间。出线部1342与第二侧边139之间的区域开设有透光区110。在其他实施方式中,天线阵列135也能够只排布于出线部1342与第二侧边139之间,出线部1342与第一侧边138之间的区域开设透光区110。
在本实施方式中,阵列基板13的出线部1342的一侧能够用于排布摄像头所需的透光区110,使得终端设备100的摄像头排布的位置为常规位置,符合用户使用摄像头的习惯,从而增加用户使用终端设备100的体验。
进一步地,请参阅图7,图7是图3所示阵列基板13在第三实施方式中的结构示意图。本实施方式中与前述实施方式相同的大部分技术方案内容不再赘述。第三实施方式与前述实施方式的区别是:
在本实施例中,天线阵列135沿宽度方向及沿长度方向均至少设有两个天线131。天线阵列135中多个天线131能够形成多输入多输出系统,增加信道容量,从而改善天线131的通信质量。
进一步地,请参阅图8,图8是图3所示阵列基板13在第四实施方式中的结构示意图。本实施方式中与前述实施方式相同的大部分技术方案内容不再赘述。第四实施方式与前述实施方式的区别是:
沿衬底基板132的宽度方向排列的天线131的数量小于沿衬底基板132的长度方向排列的天线131的数量。在此实施方式中,天线阵列135沿衬底基板132的宽度方向排列的数量较小。也即,天线阵列135占用出线部1342一侧的空间较小。相应地,出线部1342一侧有更多的空间排布其他部件。
进一步地,请参阅图9,图9是图3所示阵列基板13在第五实施方式中的结构示意图。本实施方式中与前述实施方式相同的大部分技术方案内容不再赘述。第五实施方式与前述实施方式的区别是:
一部分天线阵列135排布于顶边136与器件层133之间,另一部分天线阵列135排布于底边137与器件层133之间。如图9所示,天线阵列135排布于阵列基板13的四个边角。
在本实施方式中,一方面,阵列基板13靠近顶边136的一侧与靠近底边137的一侧均设有天线阵列135,能够扩大天线阵列135的辐射范围,从而提高了天线131的通信质量。另一方面,天线阵列135对称排布于阵列基板13上,能够使非显示区对称,从而使显示屏1外观具有对称美。
进一步,请参阅图10,图10是图3所示阵列基板13在一种实现方式中的结构示意图。具体地,本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
器件层133包括层叠设置的多层金属叠层1330及多层介质叠层1331。其中,金属叠层1330与介质叠层1331交替地层叠设置,以形成多个薄膜晶体管。任意相邻的两层金属叠层1330之间均设置有至少一层介质叠层1331。位于两层金属叠层中的介质叠层1331能够电气隔离这两层金属叠层。金属叠层1330和介质叠层1331为图案化叠层,以使层叠后的多层金属叠层1330及多层介质叠层1331共同形成多个薄膜晶体管。多个薄膜晶体管阵列排布。薄膜晶体管在制作过程是在衬底基板132上层叠由多层金属叠层1330及多层介质叠层1331组成的电子回路。
天线131包括第一金属层1311。第一金属层1311包括M层金属子层,M为大于或等于2的整数。其中,器件层133的多层金属叠层1330中金属叠层的数量大于或等于M。也即,器件层133中金属叠层的数量大于或等于天线131的第一金属层1311中金属子层的数量。M层金属子层依次层叠于衬底基板132上。
由于M为大于或等于2的整数,因此第一金属层1311包括至少两层金属子层。其中,M层金属子层包括第j金属子层和第j+1金属子层。第j金属子层和第j+1金属子层为第一金属层1311中的相邻的两层金属子层。M层金属子层还能够包括第j-i金属子层和第j+k金属子层。其中,i和j-i均为大于或等于1的整数;k为大于或等于2的整数,且j+k为小于或等于M的整数。
第j金属子层与衬底基板132之间的距离小于第j+1金属子层与衬底基板132之间的距离,j为大于或等于1的整数。换言之,第j金属子层位于衬底基板132和第j+1金属子层之间。也即,第j+1金属子层位于第j金属子层的上一层金属子层。
对于每一金属子层,多层金属叠层1330中均存在对应的一层金属叠层。也即,多层金属叠层1330中均存在与每一金属子层相对应的一层金属叠层。其中,与第j金属子层相对应的金属叠层与衬底基板132之间的距离小于与第j+1金属子层相对应的金属叠层与衬底基板132之间的距离。也即,与第j金属子层相对应的金属叠层位于衬底基板132和与第j+1金属子层相对应的金属叠层之间。换言之,与第j+1金属子层相对应的金属叠层位于与第j金属子层相对应的金属叠层的上方。
阵列基板13在工艺制程中,采用沉积工艺。器件层133中的多层金属叠层1330自下而上的成型。也即,多层金属叠层1330中的形成的金属叠层与衬底基板132之间的距离逐渐增大。例如,多层金属叠层1330中最靠近阵列基板13的一层金属叠层最先形成,多层金属叠层1330中离阵列基板13最远的一层金属叠层最后形成。因此,与第j金属子层相对应的金属叠层与衬底基板132之间的距离小于与第j+1金属子层相对应的金属叠层与衬底基板132之间的距离。
进一步地,每一金属子层与对应的金属叠层的材料以及厚度均是相同的。例如,第j金属子层和与第j金属子层相对应的金属叠层的材料以及厚度均是相同的。第j+1金属子层和与第j+1金属子层相对应的金属叠层的材料以及厚度均是相同的。或者,第j+i金属子层和与第j+i金属子层相对应的金属叠层的材料以及厚度均是相同的。其中,i为大于1的整数,且j+i为小于或等于M的整数。
在本申请实施例中,天线131的金属子层和器件层133中与金属子层相对应的金属叠层的材料以及厚度均是相同的,两者的制程先后顺序也是一致的,两者是在同一道制程中同步形成的同层结构,即每一金属子层与对应的金属叠层在同一道制程中同步成型。由于天线131的第一金属层1311中的每一金属子层均在器件层133的制程中同步成型,也即天线131的部分结构或全部结构与器件层133同步制备,因此大大缩减了制备天线131所需的独立的工艺耗时,使得阵列基板13的整体制作时长更短、成本更低。
M为大于或等于2的整数,也即,在本申请实施例中,第一金属层1311中存在至少两层金属子层与对应的金属叠层的材料以及厚度均是相同的。天线131的第一金属层1311具有一定的厚度,多层金属叠层1330中的一层金属叠层无法达到第一金属层1311的厚度,因此天线131中至少两层金属子层在多层金属叠层1330的制程中同步成型。
其中,天线131的金属子层的层数可以依据天线131的性能所需要的厚度进行设置。具体地,当天线131的金属子层与部分器件层133的金属叠层同步成型,金属子层的层数少于器件层133的金属叠层的层数。例如,当器件层133中包括三层金属叠层时,第一金属层1311可以包括两层金属子层。当天线131的金属子层与全部器件层133的金属叠层同步成型。金属子层的层数与器件层133的金属叠层的层数相同。例如,当器件层133中包括三层金属叠层时,第一金属层1311也包括三层金属子层。
进一步地,天线131还包括第二金属层1312。第二金属层1312层叠于第一金属层1311远离衬底基板132的一侧。也即,第一金属层1311位于第二金属层1312与衬底基板132之间。换言之,第二金属层1312层叠于第一金属层1311上。
在本申请实施方式中,由于多层金属叠层1330中的每一金属叠层的厚度有限,因此第一金属层1311的厚度有限。天线131通过第一金属层1311上继续层叠第二金属层1312,从而能够增加天线131的总厚度,使得天线131的总厚度满足收发性能需求,且增大天线131的宽带及降低天线131的热阻。
由于第一金属层1311的加工时间与器件层133中的金属叠层的加工时间复用,天线131的工艺耗时只是加工第二金属层1312时耗费的工艺时间,从而能够从整体上缩短天线131的加工时长,降低制备天线131的成本。
进一步地,第一金属层1311中的M层金属子层的材料随器件层133的金属叠层的材料变化。M层金属子层的材料可以是相同的,也可以是不同的。第二金属层1312的材料可以与第一金属层1311的材料相同或不同。第二金属层1312的材料可以采用铜(Cu)、铝(Al)、银(Ag)或镁(Mg)。例如,器件层133的栅极层采用铜材料形成,器件层133的源漏层也采用铜材料形成,第一金属层1311中的两层金属子层与栅极层及源漏层相对应,此时,第一金属层1311的两层金属子层的材料是相同的。若第二金属层1312采用铜材料,则第二金属层1312的材料与第一金属层1311的材料相同。当器件层133的栅极层采用铜材料形成,而器件层133的源漏层采用铬材料形成,第一金属层1311中的两层金属子层与栅极层及源漏层相对应,此时,第一金属层1311的两层金属子层的材料是不相同的,第二金属层1312的材料与第一金属层1311的材料不完全相同。
进一步地,第二金属层1312也能够采用沉积工艺成型。沉积工艺包括工艺兼容的物理气相沉积(physical vapor deposition,PVD)或化学气相沉积(chemical vapordeposition,CVD)。其中,器件层133中的多层金属叠层1330采用沉积工艺成型为常规方法。
在本实施例中,第二金属层1312采用与器件层133相同的工艺,从而能够通过制备器件层133的设备进行加工,天线131的制备工序无需引入其他新设备,从而能够降低制备阵列基板13的成本。
其中,第二金属层1312的厚度根据天线131性能所需总厚度与M层金属子层的厚度之间的差值设计。不同的终端设备100对天线131的性能要求不一样,因此天线131的总厚度不一样。天线131在工艺制备中,第一金属层1311制成后再制备第二金属层1312。因此,在第一金属层1311的厚度确定的情况下,天线131的总厚度取决于第二金属层1312的厚度,从而第二金属层1312的厚度需根据天线131性能所需的总厚度与M层金属子层的厚度之间的差值设计。例如,当天线131的总厚度大于或等于1.5微米时,才满足天线131的宽带需求,第一金属层1311的厚度为1微米时,第二金属层1312的厚度需要大于或等于0.5微米。
如图10所示,在此实现方式中,多层金属叠层1330包括依次层叠在衬底基板132上的栅极层1332、源漏极层1333及像素电极层1334。且源漏极层1333与栅极层1332之间设有至少一层介质叠层1331。像素电极层1334与源漏极层1333之间设有至少一层介质叠层1331。也即,多层金属叠层1330中金属叠层包括栅极层1332、源漏极层1333及像素电极层1334。
在本实现方式中,薄膜晶体管为单栅极结构。且薄膜晶体管为顶栅结构。也即,栅极层1332位于半导体层1335的上层。半导体层1335位于栅极层1332及衬底基板132之间。栅极层1332位于源漏极1333与半导体层1335之间。
与第j金属子层相对应的金属叠层为栅极层1332,与第j+1金属子层相对应的金属叠层为源漏极层1333或像素电极层1334。此时,第一金属层1311包括两层金属子层或三层金属子层。
或者,与第j金属子层相对应的金属叠层为源漏极层1333,与第j+1金属子层相对应的金属叠层为像素电极层1334。此时,第一金属层1311包括二层金属子层。
如图10所示,第一金属层1311包括三层金属子层。第一金属层1311包括依次层叠于衬底基板132上的第一金属子层、第二金属子层及第三金属子层。与第一金属子层相对应的金属叠层为栅极层1332时,与第二金属子层相对应的金属叠层为源漏极层1333,与第三金属子层相对应的金属叠层为像素电极层1334。
当j等于1时,与第一层金属子层相对应的金属叠层为栅极层1332,与第二金属子层相对应的金属叠层为源漏极层1333。当j等于2时,与第二金属子层相对应的金属叠层为源漏极层1333,与第三金属子层相对应的金属叠层为像素电极层1334。
在本实施例中,器件层133中的薄膜晶体管的加工是成熟工艺。天线131的第一金属层1311利用成熟工艺同步成型,提高天线131制备的精度。天线131在制备过程中,无需对现有成熟工艺的工序进行大改动,只需调整光罩结构即可同步成型天线131,降低对成熟工艺的改进难度,从而降低阵列基板13的成本。
在其他实现方式中,第一金属层1311也能够包括二层金属子层。也即,M等于2,且j等于1。具体地,第一金属层1311包括依次层叠于衬底基板132上的第一金属子层及第二金属子层,存在有以下三种情况:与第一金属子层相对应的金属叠层为栅极层1332时,与第二金属子层相对应的金属叠层为源漏极层1333;与第一金属子层相对应的金属叠层为栅极层1332时,与第二金属子层相对应的金属叠层为像素电极层1334;或者,与第一金属子层相对应的金属叠层为源漏极层1333时,与第二金属子层相对应的金属叠层为像素电极层1334。
请参阅图11,图11是图3所示阵列基板13在另一种实现方式中的结构示意图。本实现方式所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
第一金属层1311包括二层金属子层。与第一金属子层相对应的金属叠层为源漏极层1333时,与第二金属子层相对应的金属叠层为像素电极层1334。
请参阅图12,图12是图3所示阵列基板13在再一种实现方式中的结构示意图。本实现方式所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
在本实现方式中,薄膜晶体管为底栅结构。也即栅极层1332位于半导体层1335的下层。如图12所示,半导体层1335位于栅极层1332及源漏极层1333之间。
进一步地,请参阅图13,图13是图3所示阵列基板13在再一种实现方式中的结构示意图。本实现方式所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
在本实现方式中,天线131不包括第二金属层1312。也即,天线131的金属仅由第一金属层1311形成。
在此实现方式中,天线131不包括第二金属层1312,无需额外的工艺形成第二金属层1312,加工天线131中金属层的工艺时间与器件层133中的金属叠层复用,从而从整体上节省形成天线131中金属的工艺耗时。
请参阅图14,图14是图3所示阵列基板13在再一种实现方式中的结构示意图。本实现方式所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
在此实现方式中,多层金属叠层1330包括依次层叠在衬底基板132上的第一栅极层1336、第二栅极层1337、源漏极层1333及像素电极层1334。也即,多层金属叠层1330中金属叠层包括第一栅极层1336、第二栅极层1337、源漏极层1333及像素电极层1334。此时,多层金属叠层1330中金属叠层的数量至少为四层。
且第二栅极层1337与第一栅极层1336之间设有至少一层介质叠层1331,源漏极层1333与第二栅极层1337之间设有至少一层介质叠层1331,像素电极层1334与源漏极层1333之间设有至少一层介质叠层1331。在本实施例中,薄膜晶体管为双栅极结构。半导体层1335位于第一栅极层1336与第二栅极层1337之间。
与第j金属子层相对应的金属叠层为第一栅极层1336,与第j+1金属子层相对应的金属叠层为第二栅极层1337、源漏极层1333或像素电极层1334。此时,第一金属层1311能够包括两层、三层或四层金属子层。
或者,与第j金属子层相对应的金属叠层为第二栅极层1337,与第j+1金属子层相对应的金属叠层为源漏极层1333或像素电极层1334。此时,第一金属层1311能够包括两层或三层金属子层。
或者,与第j金属子层相对应的金属叠层为源漏极层1333,与第j+1金属子层相对应的金属叠层为像素电极层1334。此时,第一金属层1311包括两层金属子层。
如图10所示,第一金属层1311包括四层金属叠层。第一金属层1311包括依次层叠于衬底基板132的第一金属子层、第二金属子层、第三金属子层及第四金属子层。与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为第二栅极层1337,与第三金属子层相对应的金属叠层为源漏极层1333,与第四金属子层相对应的金属叠层为像素电极层1334。此时,器件层133中的多层金属叠层1330与第一金属层1311中的每一金属子层一一对应的情况。M等于4,j能够等于1、2或3。
在此实现方式中,第一金属层1311包括器件层133中的四层金属叠层,使第一金属层1311的厚度较大,从而第二金属层1312的厚度相对较小,能够缩短单独制备第二金属层1312耗费的工艺时长,从而进一步地节省制备天线131中金属的工艺时间,大大缩短制备阵列基板13的工艺时长。
在本实现方式中,薄膜晶体管采用双栅极结构,一方面能够使薄膜晶体管控制显示屏1显示画面的速度更快,从而提高显示屏1的质量。另一方面,双栅极结构增加多层金属叠层1330中金属叠层的数量,从而增加了第一金属层1311中每一金属子层的选择性,也使第一金属层1311能够在成型后获得更大的厚度。
在其他实现方式中,当第一金属层1311包括二层金属子层时,也即M等于2。第一金属层1311包括依次层叠于衬底基板132上的第一金属子层及第二金属子层,存在以下六种情况:与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为第二栅极层1337;与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为源漏极层1333;与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为像素电极层1334;与第一金属子层相对应的金属叠层为第二栅极层1337时,与第二金属子层相对应的金属叠层为源漏极层1333;与第一金属子层相对应的金属叠层为第二栅极层1337时,与第二金属子层相对应的金属叠层为像素电极层1334;或者,与第一金属子层相对应的金属叠层为源漏极层1333时,与第二金属子层相对应的金属叠层为像素电极层1334。
当第一金属层1311包括三层金属子层时,也即M等于3,也即,第一金属层1311包括依次层叠于衬底基板132上的第一金属子层、第二金属子层及第三金属子层,存在以下四种情况:与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为第二栅极层1337,与第三金属子层相对应的金属叠层为源漏极层1333;与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为源漏极层1333,与第三金属子层相对应的金属叠层为像素电极层1334;与第一金属子层相对应的金属叠层为第一栅极层1336时,与第二金属子层相对应的金属叠层为第二栅极层1337,与第三金属子层相对应的金属叠层为像素电极层1334;或者,与第一金属子层相对应的金属叠层为第二栅极层1337时,与第二金属子层相对应的金属叠层为源漏极层1333,与第三金属子层相对应的金属叠层为像素电极层1334。
具体地,请一并参阅图15至图16,图15是图3所示阵列基板13在再一种实现方式中的结构示意图;图16是图3所示阵列基板13在再一种实现方式中的结构示意图。图15及图16所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
如图15所示,在本实现方式中,第一金属层1311包括依次层叠于衬底基板132的第一金属子层、第二金属子层及第三金属子层。与第一金属子层相对应的金属叠层为第二栅极层1337时,与第二金属子层相对应的金属叠层为源漏极层1333,与第三金属子层相对应的金属叠层为像素电极层1334。
如图16所示,在本实现方式中第一金属层1311包括依次层叠于衬底基板132的第一金属子层及第二金属子层。与第一金属子层相对应的金属叠层为源漏极层1333时,与第二金属子层相对应的金属叠层为像素电极层1334。
进一步地,请参阅图17,图17是图3所示阵列基板13在再一种实现方式中的结构示意图。本实现方式所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
在本实现方式中,天线131不包括第二金属层1312。也即,天线131的金属由第一金属层1311形成。在此实现方式中,天线131不包括第二金属层1312,无需额外的工艺形成第二金属层1312,加工天线131中金属层的工艺时间与器件层133中的金属叠层复用,从而从整体上节省形成天线131中金属的工艺耗时。
进一步地,请参阅图18,图18是图3所示阵列基板13在再一种实现方式中的结构示意图。本实现方式所示阵列基板13与前述阵列基板13相同的大部分技术方案不再赘述。本实现方式所示阵列基板13的结构能够与图4至图9中任意一种阵列基板13的结构相结合。
在本实现方式中,第一金属层1311和多层金属叠层1330中的任一层金属叠层的厚度以及材料均是相同的。也即,在本实现方式中,第一金属层1311仅与多层金属叠层1330中的任一层金属叠层在同一道制程中同步成型。
在本实现方式中,一方面,将天线131集成于阵列基板13中,天线131可直接通过显示屏1的上方空间进行通信,天线131在通信时的净空空间足够,使天线131的通信质量较佳。另一方面,天线131包括两层金属层,其中第一金属层1311与器件层133中多层金属叠层1330中的任一层金属叠层同步成型,缩减制备第一金属层1311所耗费的工艺时间,从而缩短制备天线131的工艺时间。第二金属层1312增加了天线131的厚度,从而增大天线131的宽带及降低天线131的热阻。
请参与图19,图19是图2所示屏组件10的显示屏1在第二实施例中的结构示意图。本实施例中与第一实施例相同的大部分技术方案内容不再赘述。第二实施例与第一实施例的区别是:
对盒基板11与天线131错位排布。也即,对盒基板11在衬底基板132上的投影与天线131在衬底基板132上的投影不重叠。封装件17围设在天线131的周边。如图18所示,封装件17位于天线131远离器件层133的一侧,以及位于天线131远离衬底基板132的一侧。
在此实施例中,封装件17围设天线131,避免灰层或其他异物进入天线131影响天线131的性能。对盒基板11与天线131错位排布,避免对盒基板11阻挡天线131的辐射信号,提高天线131的通信质量。
请参与图20,图20是图2所示屏组件10的显示屏1在第三实施例中的结构示意图。本实施例中与前述实施例相同的大部分技术方案内容不再赘述。第三实施例与前述实施例的区别是:
在本实施例中,显示层12包括多个阵列的发光二极管121。在此实施例中,显示屏1为微尺寸发光二极管面板。
在本实施例中,显示屏具备高亮度、高效率低功耗、超高分辨率与色彩饱和度、使用寿命较长等特性。
请参与图21,图21是图2所示屏组件10的显示屏1在第四实施例中的结构示意图。本实施例中与前述实施例相同的大部分技术方案内容不再赘述。
对盒基板11包括基板11和彩色滤光层112。彩色虑光层5位于基板11与显示层12之间。彩色滤光层112利用红、绿、蓝三原色混合产生各种各样的颜色,实现显示屏1的彩色显示。彩色滤光层112层具有滤光功能,一般应具有耐热性、色彩饱和度高与穿透性好的特点。
在本实施例中,显示屏1为液晶显示面板。相应地,显示层12为液晶层。
请一并参阅图4至图18。本实施例还提供另一种阵列基板13,阵列基板13包括衬底基板132及位于衬底基板132同一侧的天线131、器件层133和走线层134。天线131与走线层134间隔设置,位于走线层134的走线与位于器件层133的薄膜晶体管连接。天线131包括至少两层导电层。至少一层导电层与器件层133中的一层金属叠层的厚度以及材料均是相同的。至少一层导电层包括第一金属层1311中任一层金属子层。其中,至少两层导电层能够全部为第一金属层1311中对应的金属子层。至少两层导电层也能够部分为第一金属层1311中对应的金属子层。在一种实施方式中,导电层的数量为三层,其中三层导电层能够为第一金属层1311中对应的三层金属子层。在其他实施方式中,导电层的数量为三层,其中两层导电层能够为第一金属层1311中对应的两层金属子层,另一层导电层为第二金属层1312。
在本实施例中,由于天线131集成于阵列基板13中,显示屏1上方的空间均能成为天线131的净空,使天线131在通信时的净空空间足够,天线131的通信质量较佳。并且,天线131的金属子层和器件层133中与金属子层相对应的金属叠层的材料以及厚度均是相同的,两者在制备过程是采用同一道制程同步形成的同层结构,即天线131的部分或全部导电层与器件层133同步制备,缩减了制备天线131的导电层的工艺耗时,使阵列基板13的整体制备时长更短、成本更低。天线131包括至少两层导电层,因此天线131的总厚度较大,以满足天线131收发性能需求,增大天线131的宽带及降低天线131的热阻。
进一步地,衬底基板132具有显示区、走线区和天线区。器件层133位于显示区。走线层134位于走线区。走线区位于显示区与衬底基板132的顶边136之间。或者,走线区位于显示区与衬底基板132的底边137之间。其中,走线区和天线区位于非显示区。
在本实施例中,走线区位于显示区与顶边136或底边137之间,也即位于非显示区的走线区靠近顶边136,或靠近底边137,缩小显示区的宽度,从而有利于提高显示屏1和终端设备100的屏占比及窄边框化。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板,其特征在于,包括衬底基板及位于所述衬底基板同一侧的天线及器件层,所述器件层与所述天线间隔设置,所述器件层包括层叠设置的多层金属叠层及多层介质叠层,其中,金属叠层与介质叠层交替设置,以形成多个薄膜晶体管;
所述天线包括第一金属层,所述第一金属层包括M层金属子层,M为大于或等于2的整数,第j金属子层与所述衬底基板之间的距离小于第j+1金属子层与所述衬底基板之间的距离,j为大于或等于1的整数;
对于每一金属子层,所述多层金属叠层中均存在对应的一层金属叠层,其中,与所述第j金属子层相对应的金属叠层与所述衬底基板之间的距离小于与所述第j+1金属子层相对应的金属叠层与所述衬底基板之间的距离,每一金属子层与对应的金属叠层的材料以及厚度均是相同的,且每一金属子层与对应的金属叠层在同一道制程中同步成型;
所述阵列基板包括至少一个天线阵列,所述天线阵列包括多个所述天线,多个所述天线中相邻两个所述天线之间的间距在3毫米至5毫米范围内。
2.根据权利要求1所述的阵列基板,其特征在于,所述天线还包括第二金属层,所述第二金属层层叠于所述第一金属层远离所述衬底基板的一侧。
3.根据权利要求1或2所述的阵列基板,其特征在于,所述多层金属叠层包括依次层叠在所述衬底基板上的栅极层、源漏极层及像素电极层,且所述源漏极层与所述栅极层之间设有至少一层所述介质叠层,所述像素电极层与所述源漏极层之间设有至少一层所述介质叠层;
与所述第j金属子层相对应的金属叠层为所述栅极层,与所述第j+1金属子层相对应的金属叠层为所述源漏极层或像素电极层;或者,
与所述第j金属子层相对应的金属叠层为所述源漏极层,与所述第j+1金属子层相对应的金属叠层为所述像素电极层。
4.根据权利要求1或2所述的阵列基板,其特征在于,所述多层金属叠层包括依次层叠在所述衬底基板上的第一栅极层、第二栅极层、源漏极层及像素电极层,且所述第二栅极层与所述第一栅极层之间设有至少一层所述介质叠层,所述源漏极层与所述第二栅极层之间设有至少一层所述介质叠层,所述像素电极层与所述源漏极层之间设有至少一层所述介质叠层;
与所述第j金属子层相对应的金属叠层为所述第一栅极层,与所述第j+1金属子层相对应的金属叠层为所述第二栅极层、所述源漏极层或所述像素电极层;或者,
与所述第j金属子层相对应的金属叠层为所述第二栅极层,与所述第j+1金属子层相对应的金属叠层为所述源漏极层或所述像素电极层;或者,
与所述第j金属子层相对应的金属叠层为所述源漏极层,与所述第j+1金属子层相对应的金属叠层为所述像素电极层。
5.根据权利要求1或2中任一项所述的阵列基板,其特征在于,所述阵列基板还包括走线层所述走线层、所述天线阵列和所述器件层均位于所述衬底基板的同一侧,且所述天线阵列与所述走线层间隔设置;
所述走线层的出线部位于所述器件层与所述衬底基板的第一边之间,所述第一边为顶边或底边,所述天线阵列位于所述器件层与所述第一边之间。
6.根据权利要求5所述的阵列基板,其特征在于,沿所述第一边的延伸方向,至少一个所述天线阵列位于所述出线部的一侧或所述出线部的两侧。
7.根据权利要求1或2所述的阵列基板,其特征在于,所述阵列基板还包括导体层,所述导体层位于所述衬底基板远离所述天线的一侧,且所述导体层在所述衬底基板上的投影覆盖所述天线在所述衬底基板上的投影。
8.一种阵列基板,其特征在于,包括衬底基板及位于所述衬底基板同一侧的天线及器件层,所述器件层与所述天线间隔设置,所述器件层包括层叠设置的多层金属叠层及多层介质叠层,且金属叠层和介质叠层交替设置,以形成多个薄膜晶体管;所述天线包括层叠设置的第一金属层及第二金属层,所述第一金属层位于所述衬底基板与第二金属层之间,所述第一金属层与所述多层金属叠层中的任一层金属叠层的厚度以及材料均是相同的,且所述第一金属层与所述多层金属叠层中的任一层金属叠层在同一道制程中同步成型;
所述阵列基板包括至少一个天线阵列,所述天线阵列包括多个所述天线,多个所述天线中相邻两个所述天线之间的间距在3毫米至5毫米范围内。
9.一种阵列基板,其特征在于,包括衬底基板及位于所述衬底基板同一侧的天线、器件层和走线层,所述天线与所述器件层间隔设置,所述天线与所述走线层间隔设置,位于所述走线层的走线与位于所述器件层的薄膜晶体管连接;
所述天线包括至少两层导电层,至少一层所述导电层与所述器件层中的一层金属叠层的厚度以及材料均是相同的,且至少一层所述导电层与所述器件层中的一层金属叠层在同一道制程中同步成型;
所述阵列基板包括至少一个天线阵列,所述天线阵列包括多个所述天线,多个所述天线中相邻两个所述天线之间的间距在3毫米至5毫米范围内。
10.一种显示屏,其特征在于,所述显示屏包括对盒基板、显示层及如权利要求1-9任一项所述的阵列基板,所述对盒基板与所述阵列基板相对设置,所述显示层位于所述对盒基板与所述阵列基板之间。
11.根据权利要求10所述的显示屏,其特征在于,所述显示屏包括绝缘层,所述绝缘层位于所述对盒基板与所述天线之间。
12.根据权利要求10或11所述的显示屏,其特征在于,所述显示屏还包括封装框,所述封装框连接在所述衬底基板与所述对盒基板之间,所述封装框围设在所述器件层周边,所述显示层位于所述封装框内侧,且所述天线位于所述封装框的外侧。
13.一种终端设备,其特征在于,包括壳体及如权利要求10至12中任一项所述的显示屏,所述显示屏安装于所述壳体。
CN201910093015.XA 2019-01-30 2019-01-30 阵列基板、显示屏及终端设备 Active CN109786396B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910093015.XA CN109786396B (zh) 2019-01-30 2019-01-30 阵列基板、显示屏及终端设备
PCT/CN2020/072884 WO2020156260A1 (zh) 2019-01-30 2020-01-17 阵列基板、显示屏及终端设备
EP20749626.6A EP3809465B1 (en) 2019-01-30 2020-01-17 Array substrate, display screen, and terminal device
KR1020217002463A KR102378994B1 (ko) 2019-01-30 2020-01-17 어레이 기판, 디스플레이 및 단말 장치
US17/158,664 US12100715B2 (en) 2019-01-30 2021-01-26 Array substrate, display, and terminal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910093015.XA CN109786396B (zh) 2019-01-30 2019-01-30 阵列基板、显示屏及终端设备

Publications (2)

Publication Number Publication Date
CN109786396A CN109786396A (zh) 2019-05-21
CN109786396B true CN109786396B (zh) 2021-04-09

Family

ID=66502927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910093015.XA Active CN109786396B (zh) 2019-01-30 2019-01-30 阵列基板、显示屏及终端设备

Country Status (5)

Country Link
US (1) US12100715B2 (zh)
EP (1) EP3809465B1 (zh)
KR (1) KR102378994B1 (zh)
CN (1) CN109786396B (zh)
WO (1) WO2020156260A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786396B (zh) 2019-01-30 2021-04-09 华为技术有限公司 阵列基板、显示屏及终端设备
CN112562503A (zh) * 2019-09-26 2021-03-26 昆山国显光电有限公司 显示面板及显示终端
CN110740200B (zh) * 2019-09-27 2021-02-26 华为技术有限公司 显示屏及电子设备
CN110993626B (zh) * 2019-12-20 2022-09-30 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和可穿戴设备
CN113066815B (zh) * 2020-01-02 2022-10-21 昆山国显光电有限公司 显示模组及其制作方法、显示终端
CN111370452B (zh) * 2020-03-17 2023-04-18 京东方科技集团股份有限公司 显示背板及其制作方法
CN111474607A (zh) * 2020-04-21 2020-07-31 Tcl华星光电技术有限公司 一种用于降低反射率的涂层、显示面板及显示装置
CN111900186B (zh) * 2020-06-17 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111812877B (zh) * 2020-08-13 2023-07-21 京东方科技集团股份有限公司 显示面板及显示装置
CN112350065B (zh) * 2020-10-30 2024-06-14 昆山国显光电有限公司 显示面板、显示装置和显示面板的制作方法
CN112462561B (zh) * 2020-12-22 2024-04-26 北京小米移动软件有限公司 电致变色模组及其制备方法、电子设备
CN117616330A (zh) * 2022-05-27 2024-02-27 京东方科技集团股份有限公司 阵列基板、显示面板和用于制造阵列基板的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308266B (zh) * 2008-07-11 2010-06-02 昆山龙腾光电有限公司 液晶显示面板、液晶显示装置和电子设备
WO2011022101A2 (en) * 2009-05-22 2011-02-24 Arizona Board Of Regents, For And On Behalf Of Arizona State University Flexible antennas and related apparatuses and methods
CN102479995A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 天线结构及触控显示面板
US20140080411A1 (en) * 2012-09-14 2014-03-20 Anand S. Konanur Integration of a near field communication coil antenna behind a screen display for near field coupling
CN102931199A (zh) * 2012-11-02 2013-02-13 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
CN107067969A (zh) * 2017-04-20 2017-08-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN106950748A (zh) * 2017-05-12 2017-07-14 京东方科技集团股份有限公司 显示装置、彩膜基板、移动终端及其驱动方法
JP2019134032A (ja) * 2018-01-30 2019-08-08 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
CN109786396B (zh) * 2019-01-30 2021-04-09 华为技术有限公司 阵列基板、显示屏及终端设备

Also Published As

Publication number Publication date
US20210151474A1 (en) 2021-05-20
KR102378994B1 (ko) 2022-03-24
EP3809465A1 (en) 2021-04-21
EP3809465B1 (en) 2024-08-21
KR20210024104A (ko) 2021-03-04
EP3809465A4 (en) 2021-09-29
CN109786396A (zh) 2019-05-21
US12100715B2 (en) 2024-09-24
WO2020156260A1 (zh) 2020-08-06

Similar Documents

Publication Publication Date Title
CN109786396B (zh) 阵列基板、显示屏及终端设备
CN109031824B (zh) 阵列基板、显示屏及电子设备
CN107203296B (zh) 一种显示面板及其制造方法、显示装置
CN113424323A (zh) 显示基板、显示面板及拼接屏
KR20150138030A (ko) 터치 패널
US10141525B2 (en) Light-emitting device, module, and electronic device
CN111625121A (zh) 显示面板及显示装置
WO2021218428A1 (zh) 显示面板及其制作方法、显示装置
US20240319808A1 (en) Display substrate and display device
US11355730B2 (en) Light emitting panel and display device
US20240292672A1 (en) Display panel and display device
CN112269488B (zh) 触控基板及其制备方法、显示装置
EP3089000B1 (en) Fpc of capacitive touch screen and method for mounting fpc
CN114725176A (zh) 显示面板及其制作方法、以及显示装置
CN113314571A (zh) 电子设备、显示面板及其制作方法
CN113193026A (zh) 电子设备、显示面板、显示基板及其制作方法
US9461006B2 (en) Integrated circuit protection layer used in a capacitive capacity
CN112447819A (zh) 显示装置
CN111952340B (zh) 柔性显示面板及制作方法、电子设备
CN112230803B (zh) 触控基板及其制备方法、显示装置
EP4239620A1 (en) Display base plate and display device
CN113078170B (zh) 显示面板及显示装置
CN115000320B (zh) 显示面板及其制作方法、电子设备
CN118742113A (zh) 显示面板及其制备方法、阵列基板、显示装置
CN117279444A (zh) 一种触控显示面板和触控显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant