KR20210024104A - 어레이 기판, 디스플레이 및 단말 장치 - Google Patents

어레이 기판, 디스플레이 및 단말 장치 Download PDF

Info

Publication number
KR20210024104A
KR20210024104A KR1020217002463A KR20217002463A KR20210024104A KR 20210024104 A KR20210024104 A KR 20210024104A KR 1020217002463 A KR1020217002463 A KR 1020217002463A KR 20217002463 A KR20217002463 A KR 20217002463A KR 20210024104 A KR20210024104 A KR 20210024104A
Authority
KR
South Korea
Prior art keywords
layer
metal
antenna
electrode layer
substrate
Prior art date
Application number
KR1020217002463A
Other languages
English (en)
Other versions
KR102378994B1 (ko
Inventor
후아준 카오
구오종 마
위쿤 구오
용 루
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20210024104A publication Critical patent/KR20210024104A/ko
Application granted granted Critical
Publication of KR102378994B1 publication Critical patent/KR102378994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3225—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 출원의 실시예는 어레이 기판을 개시한다. 어레이 기판은 하부 기판 및 상기 하부 기판의 동일한 면에 위치하는 안테나 및 컴포넌트 층을 포함한다. 상기 컴포넌트 층은 적층되는 복수의 금속 라미네이트 및 복수의 유전체 라미네이트를 포함한다. 금속 라미네이트 및 유전체 라미네이트는 교대로 적층되어 복수의 박막 트랜지스터를 형성한다. 안테나는 제1 금속층을 포함한다. 제1 금속층은 M 개의 금속 하위층을 포함하고, M은 2보다 크거나 같은 정수이다. 각각의 금속 하위층은 복수의 금속 라미네이트 중 하나에 대응한다. 각각의 금속 하위층의 재료 및 두께는 모두 대응하는 금속 라미네이트의 재료 및 두께와 같다. 본 출원의 실시예에서, 안테나는 디스플레이 스크린의 어레이 기판에 통합되므로, 안테나는 디스플레이 스크린보다 높은 공간을 사용하여 직접적으로 통신을 수행할 수 있고, 이에 의해 통신 동안 안테나의 여유 공간이 증가하고 안테나의 통신 품질이 향상된다. 본 출원의 실시예는 디스플레이 스크린 및 안테나 장치를 추가로 개시한다.

Description

어레이 기판, 디스플레이 및 단말 장치
본 출원은 중국특허청에 2019년 1월 30일 출원되고 발명의 명칭이 "어레이 기판, 디스플레이 및 단말 장치"인 중국특허출원 No. 201910093015X에 대한 우선권을 주장하는 바이며, 상기 문헌은 본 명세서에 그 전문이 참조로 포함된다.
본 출원의 실시예는 단말 기술 분야에 관한 것이며, 특히 어레이 기판, 디스플레이 및 단말 장치에 관한 것이다.
정보화 시대의 지속적인 발전에 따라 이동 전화와 같은 단말 장치는 편리함과 휴대성 등의 장점으로 인해 사람들 간의 커뮤니케이션을 위한 중요한 커뮤니케이션 도구가 급속도로 되었다. 이동 전화에서 신호를 송수신하기 위한 구성 요소인 안테나는 통신 품질을 보장하고 인스턴트 메시징을 구현하는 데 중요한 역할을 한다. 스크린 대 본체 비율(screen-to-body ratio)이 증가함에 따라 안테나는 기존 레이아웃에서 안테나 여유 공간이 부족한 문제가 발생하기 쉽고 안테나 성능이 상대적으로 열악하다.
본 출원의 실시예는 어레이 기판을 제공한다. 어레이 기판은 안테나와 일체화되어 단말 장치의 스크린 위의 공간을 이용하여 안테나가 직접 통신을 수행할 수 있다. 통신 중 여유 공간이 상대적으로 크기 때문에 통신 품질이 상대적으로 높다. 본 출원의 실시예는 디스플레이 및 단말 장치를 더 제공한다.
제1 관점에 따르면, 어레이 기판이 제공된다. 어레이 기판은 단말 장치의 디스플레이에 적용될 수 있다. 어레이 기판은 하부 기판, 및 하부 기판의 동일한 면에 위치하는 안테나 및 컴포넌트 층을 포함한다. 안테나는 신호를 수신하고 전송하도록 구성된다. 컴포넌트 층은 디스플레이의 표시된 픽처를 제어하도록 구성된다. 컴포넌트 층과 안테나는 간격을 두고 배치된다. 구체적으로, 컴포넌트 층과 안테나 사이에 갭이 형성되고, 갭은 안테나의 신호 수신 및 전송에 대한 컴포넌트 층의 간섭을 줄이기 위해 컴포넌트 층을 안테나로부터 분리할 수 있다.
이 실시예에서, 어레이 기판은 컴포넌트 층 및 안테나를 포함한다. 따라서 어레이 기판을 사용하는 디스플레이는 기본적인 디스플레이 기능을 구현하면서 안테나 통신 기능과 더욱 통합된다. 따라서 디스플레이의 집적도가 높아 단말 장치의 소형화, 경량화, 박형화에 유리하다. 안테나가 어레이 기판에 통합되어 있기 때문에 안테나가 디스플레이 위의 공간을 이용하여 직접 통신을 수행할 수 있으므로 안테나는 통신 중에 충분한 여유 공간을 가지며 안테나의 통신 품질이 상대적으로 바람직하다.
컴포넌트 층은 적층되는 복수의 금속 라미네이트 및 복수의 유전체 라미네이트를 포함한다. 금속 라미네이트와 유전체 라미네이트는 교대로 적층되어 복수의 박막 트랜지스터를 형성한다. 적어도 하나의 유전체 라미네이트가 임의의 2 개의 인접한 금속 라미네이트 사이에 배치된다. 두 금속 라미네이트 사이에 위치하는 유전체 라미네이트는 두 금속 라미네이트를 서로 전기적으로 분리할 수 있다. 금속 라미네이트 및 유전체 라미네이트는 패턴화된 라미네이트이므로, 복수의 금속 라미네이트 및 복수의 유전체 라미네이트가 함께 적층되어 복수의 박막 트랜지스터를 형성한다. 복수의 박막 트랜지스터는 어레이로 배열된다.
안테나는 제1 금속층을 포함한다. 제1 금속층은 M 개의 금속 하위층을 포함하며, 여기서 M은 2보다 크거나 같은 정수이다. 컴포넌트 층의 복수의 금속 라미네이트의 금속 라미네이트 수량은 M보다 크거나 같다. M 개의 금속 하위층은 하부 기판 상에 순차적으로 적층된다. M 개의 금속 하위층은 j 번째 금속 하위층 및 (j+1) 번째 금속 하위층을 포함한다. j 번째 금속 하위층과 하부 기판 사이의 거리는 (j+1) 번째 금속 하위층과 하부 기판 사이의 거리보다 작으며, 여기서 j는 1보다 크거나 같은 정수이다. 다시 말해, j 번째 금속 하위층은 하부 기판과 (j+1) 번째 금속 하위층 사이에 위치한다.
각각의 금속 하위층은 복수의 금속 라미네이트 중 하나에 대응한다. 다시 말해, 복수의 금속 라미네이트는 각각의 금속 하위층에 대응하는 금속 라미네이트를 갖는다. j 번째 금속 하위층에 대응하는 금속 라미네이트와 하부 기판 사이의 거리는 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트와 하부 기판 사이의 거리보다 작다. 다시 말해, j 번째 금속 하위층에 대응하는 금속 라미네이트는 하부 기판과 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트 사이에 위치한다.
각각의 금속 하위층의 재료 및 두께는 모두 대응하는 금속 라미네이트의 재료 및 두께와 동일하다. 예를 들어, j 번째 금속 하위층의 재료 및 두께는 모두 j 번째 금속 하위층에 대응하는 금속 라미네이트의 재료 및 두께와 동일하고, (j+1) 번째 금속 하위층의 재료 및 두께는 모두 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트의 재료 및 두께와 동일하다.
이 실시예에서, 안테나의 금속 하위층의 재료 및 두께는 모두 금속 하위층에 대응하는 컴포넌트 층 상의 금속 라미네이트의 재료 및 두께와 동일하다. 금속 하위층과 금속 라미네이트는 또한 동일한 공정 순서를 가지며, 동일한 공정에서 동시에 형성되는 동일한 층 구조체이며, 즉, 각각의 금속 하위층과 대응하는 금속 라미네이트는 동일한 공정에서 동시에 형성된다.
이 실시예에서, 안테나의 제1 금속층의 각각의 금속 하위층은 컴포넌트 층의 공정에서 동시에 형성되며, 즉, 안테나와 컴포넌트 층의 일부 또는 전체 구조체가 동시에 생성된다. 따라서 안테나 제조에 필요한 독립적인 기술에 소요되는 시간이 크게 줄어들고 어레이 기판의 전체 제조 시간이 단축되고 비용이 절감된다.
선택적으로, 안테나의 금속 하위층과 컴포넌트 층의 일부 금속 라미네이트는 동시에 형성될 수 있다. 금속 하위층의 수량은 컴포넌트 층의 금속 라미네이트의 수량보다 적다. 다른 구현에서, 대안으로, 안테나의 금속 하위층 및 컴포넌트 층의 모든 금속 라미네이트가 동시에 형성될 수 있다. 금속 하위층의 수량은 컴포넌트 층의 금속 라미네이트의 수량과 동일하다. 안테나의 금속 하위층의 수량은 안테나의 성능에 필요한 두께에 따라 설정될 수 있다.
선택적으로, 어레이 기판은 배플 플레이트(baffle plate)를 더 포함한다. 배플 플레이트는 컴포넌트 층과 안테나 사이에 있다. 컴포넌트 층과 안테나는 배플 플레이트에 의해 서로 이격될 수 있다. 배플 플레이트의 특정 구조는 본 출원에서 엄격하게 제한되지 않는다. 예를 들어, 배플 플레이트는 컴포넌트 층으로부터 안테나를 이격시키기 위해 안테나 주위에 부분적으로 또는 완전히 배치될 수 있다. 배플 플레이트는 절연된 유전체 재료로 만들어질 수 있다. 예를 들어, 유전체 재료는 실리콘 질화물, 실리콘 산화물 또는 폴리아크릴레이트와 같은 재료일 수 있다. 배플 플레이트는 안테나의 신호 수신 및 전송에 대한 컴포넌트 층의 간섭을 줄이기 위해 컴포넌트 층으로부터 안테나를 이격하도록 구성된다.
다른 실시예에서, 안테나 및 컴포넌트 층은 공기에 의해 이격된다. 이 경우, 어레이 기판에 추가적인 배플 플레이트 구조를 추가할 필요가 없으므로 어레이 기판의 기술 절차가 단순화되고 어레이 기판 제조 비용이 절감된다.
제1 관점을 참조하여, 가능한 제1 구현에서, 안테나는 제2 금속층을 더 포함한다. 제2 금속층은 하부 기판으로부터 떨어진 제1 금속층의 측면에 적층되며, 즉, 제2 금속층은 제1 금속층 위에 위치한다.
본 실시예에서, 복수의 금속 라미네이트 각각의 두께가 제한되기 때문에, 제1 금속층의 두께가 제한된다. 제2 금속층은 제1 금속층 상에 계속 적층되어 안테나의 두께를 증가시킬 수 있다. 이러한 방식으로 안테나의 전체 두께가 수신 및 전송 성능 요구 사항을 충족하고 안테나의 대역폭이 증가하고 안테나의 열 저항이 감소한다.
제1 금속층의 처리 시간과 컴포넌트 층의 금속 라미네이트의 처리 시간이 동기하기 때문에 안테나 기술에 소요되는 시간은 제2 금속층을 처리하는 기술에 소요되는 시간일 뿐이다. 따라서, 안테나의 전체적인 처리 시간을 줄일 수 있고 안테나 제조 비용을 줄일 수 있다.
제2 금속층은 증착 기술을 사용하여 형성된다. 이 실시예에서, 증착 기술을 사용하여 컴포넌트 층 상에 복수의 금속 라미네이트를 형성하는 것은 통상적인 방법이다. 제2 금속층은 컴포넌트 층의 기술과 동일한 기술을 제2 금속층에 사용하므로, 컴포넌트 층을 생성하는 장치를 이용하여 제2 금속층을 처리할 수 있다. 또 다른 새로운 장치를 안테나 제조 공정에 도입할 필요가 없으므로 어레이 기판 제조 비용을 줄일 수 있다.
제1 금속층 상의 M 개의 금속 하위층의 재료는 컴포넌트 층의 금속 라미네이트의 재료와 함께 변화한다. M 개의 금속 하위층의 재료는 동일하거나 상이할 수 있다. 제2 금속층의 재료는 제1 금속층의 재료와 동일하거나 상이할 수 있다. 제2 금속층의 재료는 알루미늄, 은 또는 마그네슘일 수 있다.
다른 실시예에서, 안테나는 대안으로 제2 금속층을 포함하지 않을 수 있으며, 즉, 안테나는 제1 금속층을 포함한다. 안테나가 제2 금속층을 포함하지 않는 경우, 제2 금속층을 형성하는 데 추가의 기술을 사용할 필요가 없으며, 안테나 처리 기술에 소요되는 시간과 컴포넌트 층의 금속 라미테이트 처리 기술에 소요되는 시간 동기식이므로 안테나 형성 기술에 소요되는 전체 시간을 줄인다.
제1 관점 또는 제1 관점의 제1 가능한 구현을 참조하여, 제2 가능한 구현에서, 복수의 금속 라미네이트는 하부 기판에 순차적으로 적층되는 게이트 전극층, 소스/드레인 전극층, 및 픽셀 전극층을 포함한다. 소스/드레인 전극층과 게이트 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치된다. 픽셀 전극층과 소스/드레인 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치된다. 이 실시예에서, 박막 트랜지스터는 단일 게이트 구조이다. 이 경우, 복수의 금속 라미네이트는 적어도 3 개의 금속 라미네이트이다.
j 번째 금속 하위층에 대응하는 금속 라미네이트는 게이트 전극층이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층 또는 픽셀 전극층이다. 이 경우, 제1 금속층은 2 개의 금속 하위층 또는 3 개의 금속 하위층을 포함한다.
대안으로, j 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층이다. 이 경우, 제1 금속층은 2 개의 금속 하위층을 포함한다.
이 실시예에서, 컴포넌트 층은 성숙 기술을 사용하여 처리되고, 안테나의 제1 금속 층은 성숙 기술을 사용하여 동시에 형성된다. 따라서, 제1 금속 층은 더 높은 제품 정밀도와 더 높은 수율을 가질 수 있다. 또한, 본 실시예에서는 기존의 성숙 기술의 공정을 안테나의 제조 공정에서 크게 변경할 필요가 없으며, 컴포넌트 층을 형성하는 공정에서 마스크 구조의 일부만을 조정하여 안테나를 동시에 형성할 수 있다. 따라서, 어레이 기판의 기술 개선의 어려움이 상대적으로 낮고 제조 비용이 상대적으로 낮다.
제1 관점 또는 제1 관점의 가능한 제1 구현을 참조하면, 제3 가능한 구현에서, 복수의 금속 라미네이트는 하부 기판 상에 순차적으로 적층되는 제1 게이트 전극층, 제2 게이트 전극층, 소스/드레인 전극층, 및 픽셀 전극층을 포함한다. 적어도 하나의 유전체 라미네이트가 제2 게이트 전극층과 제1 게이트 전극층 사이에 배치된다. 적어도 하나의 유전체 라미네이트가 소스/드레인 전극층과 제2 게이트 전극층 사이에 배치된다. 픽셀 전극층과 소스/드레인 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치된다. 이 실시예에서, 박막 트랜지스터는 듀얼 게이트 구조이다. 이 경우, 복수의 금속 라미네이트는 적어도 4 개의 금속 라미네이트이다.
j 번째 금속 하위층에 대응하는 금속 라미네이트는 제1 게이트 전극층이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 제2 게이트 전극층, 소스/드레인 전극층, 또는 픽셀 전극층이다. 이 경우, 제1 금속층은 2 개의 금속 하위층, 3 개의 금속 하위층 또는 4 개의 금속 하위층을 포함할 수 있다.
또는, j 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 제2 게이트 전극층 또는 픽셀 전극층이다. 이 경우, 제1 금속층은 2 개의 금속 하위층 또는 3 개의 금속 하위층을 포함할 수 있다.
또는, j 번째 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트가 픽셀 전극층이다. 이 경우, 제1 금속층은 2 개의 금속 하위층을 포함한다.
본 실시예에서, 듀얼 게이트 구조(dual-gate structure)가 박막 트랜지스터로 사용된다. 한편, 박막 트랜지스터는 디스플레이를 제어하여 픽처를 더 빠르게 표시하며, 이에 의해 디스플레이의 품질을 향상시킨다. 다른 한편, 듀얼 게이트 구조는 복수의 금속 라미네이트의 금속 라미네이트 수량을 증가시켜 제1 금속층 상의 각각의 금속 하위층의 옵션을 증가시키고 제1 금속층이 형성된 후 제1 금속층이 더 두꺼워질 수 있도록 한다.
제1 관점 또는 제1 관점의 제1 가능한 구현을 참조하여, 제4 가능한 구현에서, 어레이 기판은 케이블 층 및 적어도 하나의 안테나 어레이를 포함한다. 안테나 어레이는 복수의 안테나를 포함한다. 안테나 어레이는 복수의 안테나를 포함하기 때문에, 안테나 어레이는 다중 입력 다중 출력(multiple-input multiple-output, MIMO) 시스템을 구성하여 채널 용량을 증가시키고 통신 품질을 향상시킬 수 있다.
케이블 층, 안테나 어레이 및 컴포넌트 층은 모두 하부 기판의 동일한 면에 위치하고, 안테나 어레이와 케이블 층은 간격을 두고 배치되며, 즉, 안테나 어레이와 케이블 층 사이에 갭이 형성된다. 케이블 층의 케이블의 일단은 컴포넌트 층의 박막 트랜지스터에 연결되고, 케이블의 타단은 다른 컴포넌트와 연결되도록 구성되므로, 컴포넌트는 박막 트랜지스터에 연결된다. 케이블 층과 안테나 어레이는 간격을 두고 배치되므로, 케이블 층을 통해 전송되는 신호가 안테나 어레이에서 안테나의 신호 수신 및 송신을 방해하는 것을 방지한다.
어레이 기판은 디스플레이 영역과 비 디스플레이 영역을 포함한다. 비 디스플레이 영역은 디스플레이 영역 주변에 배치된다. 케이블 층과 안테나 어레이는 모두 비 디스플레이 영역에 있다. 컴포넌트 층은 디스플레이 영역에 있다.
케이블 층은 케이블 출구부와 연결부를 포함한다. 연결부는 컴포넌트 층의 박막 트랜지스터에 연결되고, 케이블 출구부는 다른 컴포넌트에 연결되도록 구성된다. 연결부의 일단은 컴포넌트 층 상의 박막 트랜지스터에 연결되고, 연결부의 타단은 케이블 출구부에 연결된다. 예를 들어, 케이블 출구부는 인쇄 회로 기판에 연결되도록 구성된다. 인쇄 회로 기판은 연성 인쇄 회로 기판일 수 있으므로, 인쇄 회로 기판은 구부러진 다음 케이블 층으로부터 떨어진(즉, 디스플레이 아래에 위치하는) 어레이 기판의 측면에 위치하는 메인 보드에 연결될 수 있다. 인쇄 회로 기판은 바인딩 방식으로 케이블 출구부에 고정될 수 있다.
케이블 층의 케이블 출구부는 컴포넌트 층과 하부 기판의 제1 에지 사이에 위치한다. 안테나 어레이는 컴포넌트 층과 제1 에지 사이에 있다. 제1 에지는 하부 기판의 상단 에지 또는 하단 에지이다. 즉, 제1 에지는 하부 기판의 측면 에지가 아니다. 하부 기판은 상단 에지와 하단 에지 사이에 위치하는 2 개의 측면 에지를 더 포함한다.
이 실시예에서, 케이블 층의 케이블 출구부와 안테나 어레이는 모두 컴포넌트 층과 제1 에지 사이에 위치한다. 이러한 방식으로, 케이블 출구부와 안테나 어레이는 하부 기판의 측면 에지 방향(하부 기판의 측면 에지의 연장 방향)으로 공간을 공유하며, 어레이 기판의 비 디스플레이 영역의 폭이 감소하며, 스크린 대 본체 비율을 높이고 디스플레이와 단말 장치의 프레임을 좁히는 데 도움이 된다.
제1 관점의 제4 가능한 구현을 참조하여, 제5 가능한 구현에서, 제1 에지의 연장 방향을 따라, 적어도 하나의 안테나 어레이는 케이블 출구부의 일측 또는 케이블 출구부의 양측에 위치한다. 하부 기판은 서로 대향하여 배치되는 제1 측면 에지 및 제2 측면 에지를 더 포함한다. 제1 측면 에지 및 제2 측면 에지는 모두 하부 기판의 측면 에지이다. 제1 측면 에지와 제2 측면 에지는 상단 에지와 하단 에지 사이에 있다.
이 실시예에서, 안테나 어레이는 케이블 출구부의 일측 또는 양측의 유휴 공간에 배치되므로, 어레이 기판의 유휴 공간을 충분히 활용하고 어레이 기판의 공간 활용도를 향상시키고 어레이 기판의 집적도가 상대적으로 높다. 안테나 어레이와 케이블 출구부는 모두 제1 에지의 연장 방향에 위치하고 있으며 안테나 어레이는 측면 에지와 컴포넌트 층 사이의 공간을 차지할 필요가 없으므로 비 디스플레이 영역의 폭이 가능한 한 감소될 수 있으므로 스크린 대 본체 비율을 개선하고 단말 장치의 프레임을 좁히는 데 도움이 된다.
선택적으로, 안테나 어레이에서, 제1 에지의 연장 방향을 따라 배열된 안테나의 수량은 측면 에지의 연장 방향을 따라 배열된 안테나의 수량보다 더 많다. 제1 에지의 확장 방향은 폭 방향으로 정의되고 측면 에지의 확장 방향은 길이 방향으로 정의된다. 안테나 어레이에서 폭 방향을 따라 배열된 안테나의 수량은 길이 방향을 따라 배열된 안테나의 수량보다 많다.
한편, 본 실시예에서는 폭 방향으로 배열된 안테나의 수량이 길이 방향으로 배열된 안테나의 수량보다 많기 때문에 비 디스플레이 영역의 폭을 줄이고 단말 장치의 프레임을 좁히는 데 도움이 된다. 다른 한편, 단말 장치가 이동 전화인 경우, 사용자는 일반적으로 이동 전화를 사용할 때 이동 전화의 측면 에지를 잡고 있으며, 안테나의 대부분이 폭 방향으로 배열되어 있으므로, 안테나의 대부분의 신호가 사용자의 손에 의해 차단되는 것을 방지하여 안테나의 신호 수신 및 전송 성능을 향상시킨다.
제1 관점 또는 제1 관점의 제1 가능한 구현을 참조하여, 제6 가능한 구현에서, 어레이 기판은 전도층을 더 포함한다. 전도층은 안테나에서 멀리 떨어진 하부 기판의 측면에 위치하며, 하부 기판 상의 전도층의 투영은 하부 기판 상의 안테나의 투영을 덮는다.
이 실시예에서, 안테나는 하부 기판의 상부 층에 배치되고, 전도층은 하부 기판의 하부 층에 배치되고, 전도층은 바닥을 형성할 수 있으므로 안테나의 방사 성능을 향상시킨다. 또한, 하부 기판에 대한 전도층의 투영은 하부 기판에 대한 안테나의 투영을 덮으므로 안테나에 의해 전송되는 모든 신호가 전도층을 기준 접지로 사용할 수 있으며 신호의 전송 품질은 상대적으로 높다.
제2 측면에 따르면, 본 출원은 또 다른 어레이 기판을 추가로 제공한다. 어레이 기판은 하부 기판, 및 하부 기판의 동일한 면에 위치하는 안테나 및 컴포넌트 층을 포함한다. 컴포넌트 층과 안테나는 간격을 두고 배치된다. 컴포넌트 층은 적층된 복수의 금속 라미네이트와 복수의 유전체 라미네이트를 포함하고, 금속 라미네이트와 유전체 라미네이트는 교대로 배치되어 복수의 박막 트랜지스터를 형성한다. 안테나는 적층되는 제1 금속층 및 제2 금속층을 포함한다. 제1 금속층은 하부 기판과 제2 금속층 사이에 위치한다. 제1 금속층의 두께 및 재료는 모두 복수의 금속 라미네이트 중 어느 하나의 두께 및 재료와 동일하다.
본 실시예에서, 제1 금속층의 두께 및 재료는 복수의 금속 라미네이트 중 어느 하나의 두께 및 재료와 동일하다. 제1 금속층과 복수의 금속 라미네이트 중 어느 하나 역시 동일한 공정 순서를 가지며, 동일한 공정에서 동시에 형성되는 동일한 층 구조이며, 즉, 제1 금속층과 임의의 금속 라미네이트가 동일한 공정에서 동시에 형성된다.
본 실시예에서, 한편으로는 안테나가 어레이 기판에 통합되고, 안테나는 디스플레이 위의 공간을 이용하여 직접적으로 통신을 수행할 수 있으므로 통신 중에 안테나의 여유 공간이 충분하며, 안테나의 통신 품질은 상대적으로 바람직하다. 다른 한편, 안테나는 두 개의 금속층을 포함하며, 제2 금속층에 의해 안테나의 총 두께가 증가하므로, 안테나의 총 두께는 수신 및 전송 성능 요구 사항을 충족하고 안테나의 대역폭은 증가하고 안테나의 열 저항이 감소한다. 제1 금속층과 컴포넌트 층 상의 복수의 금속 라미네이트 중 어느 하나를 동시에 형성하여, 제1 금속층을 제조하는 기술에 소요되는 시간을 단축함으로써 안테나 제조 기술에 소요되는 시간을 단축할 수 있다.
제3 측면에 따르면, 본 출원은 또 다른 어레이 기판을 추가로 제공한다. 어레이 기판은 하부 기판, 및 하부 기판의 동일한 면에 위치하는 안테나, 컴포넌트 층 및 케이블 층을 포함한다. 안테나와 케이블 층은 간격을 두고 배치되고, 케이블 층의 케이블은 컴포넌트 층의 박막 트랜지스터에 연결된다. 안테나는 적어도 두 개의 전도층을 포함한다. 적어도 하나의 전도층의 두께 및 재료는 컴포넌트 층의 금속 라미네이트와 동일하다.
이 실시예에서, 안테나가 어레이 기판에 통합되어 있기 때문에, 디스플레이 위의 모든 공간은 안테나의 여유 공간이 될 수 있으며, 따라서 통신 중에 안테나의 여유 공간이 충분하고 안테나의 통신 품질은 상대적으로 바람직하다. 또한, 안테나의 금속 하위층의 재료 및 두께는 모두 컴포넌트 층 상에 있고 금속 하위층에 대응하는 금속 라미네이트의 재료 및 두께와 동일하다. 제조 과정에서 금속 하위층과 금속 라미네이트는 동일한 공정을 사용하여 동시에 형성되는 동일한 층 구조이며, 즉, 안테나와 컴포넌트 층의 일부 또는 모든 전도층이 동시에 생성된다. 이러한 방식으로, 안테나의 전도층을 생성하는 기술에 소요되는 시간이 감소되어 어레이 기판의 전체 제조 시간이 단축되고 비용이 절감된다. 안테나는 2 개 이상의 전도층을 포함한다. 따라서 안테나의 전체 두께가 상대적으로 크므로, 안테나의 수신 및 전송 성능 요구 사항을 충족하고 안테나의 대역폭을 늘리고 안테나의 열 저항을 줄인다.
선택적 실시예에서, 하부 기판은 디스플레이 영역, 케이블 영역 및 안테나 영역을 포함한다. 컴포넌트 층은 디스플레이 영역에 위치한다. 케이블 층은 케이블 영역에 위치한다. 케이블 영역은 디스플레이 영역과 하부 기판의 상단 에지 사이에 위치한다. 대안으로, 케이블 영역은 디스플레이 영역과 하부 기판의 하단 에지 사이에 위치한다. 케이블 영역과 안테나 영역은 비 디스플레이 영역에 위치한다.
이 실시예에서, 케이블 영역은 디스플레이 영역과 상단 에지 또는 하단 에지 사이에 위치하며, 즉, 비 디스플레이 영역에 위치한 케이블 영역은 상단 에지에 가깝거나 하단 에지에 가깝다. 케이블 영역이 디스플레이 영역과 하부 기판의 측면 에지 사이에 위치하는 것을 방지하고, 비 디스플레이 영역의 폭을 가능한 한 줄임으로써 단말 장치의 프레임을 좁히는 데 도움을 준다.
안테나는 안테나 영역에 위치한다. 하부 기판은 서로 대향하여 배치되는 제1 측면 에지 및 제2 측면 에지를 포함한다. 제1 측면 에지 및 제2 측면 에지는 모두 하부 기판의 측면 에지이다. 제1 측면 에지와 제2 측면 에지는 상단 에지와 하단 에지 사이에 있다. 안테나 영역은 케이블 영역과 하부 기판의 측면 에지 사이에 있다. 대안으로, 안테나 영역은 케이블 영역과 하부 기판의 각각의 측면 에지 사이에 위치한다.
이 실시예에서, 안테나 영역은 케이블 영역과 임의의 측면 에지 사이에 위치하거나, 안테나 영역은 케이블 영역과 각각의 측면 에지 사이에 위치하며, 즉, 안테나 영역은 케이블의 일측에 배치되거나, 또는 안테나 영역은 케이블 영역의 양측에 배치된다. 이러한 방식으로 안테나 영역과 케이블 영역은 측면 에지 방향으로 공간을 공유하여 비 디스플레이 영역의 폭을 줄여 단말 장치의 프레임을 좁히는 데 도움이 된다.
제4 관점에 따르면, 본 출원은 디스플레이를 더 제공한다. 디스플레이는 전술한 정렬된 기판, 디스플레이 층 및 어레이 기판을 포함한다. 정렬된 기판은 어레이 기판의 반대편에 배치된다. 디스플레이 층은 정렬된 기판과 어레이 기판 사이에 위치한다.
이 실시예에서, 디스플레이는 안테나가 하부 기판에 통합된 어레이 기판을 포함하기 때문에, 디스플레이는 디스플레이 기능을 가질 뿐만 아니라 안테나의 통신 기능도 통합하여 디스플레이의 통합 정도를 향상시킨다. 안테나는 디스플레이 위의 공간을 이용하여 직접적으로 통신을 수행할 수 있으므로 통신 중에 안테나의 여유 공간이 충분하고 안테나의 통신 품질이 상대적으로 바람직하다.
제4 관점을 참조하여, 가능한 제1 구현에서, 디스플레이는 절연층을 포함한다. 절연층은 정렬된 기판과 안테나 사이에 있다.
이 실시예에서, 절연층은 안테나로부터 정렬된 기판을 분리할 뿐만 아니라 안테나의 신호 수신 및 전송 시 다른 금속 요소의 간섭을 피하기 위해 안테나로부터 다른 금속 요소를 분리한다. 또한, 절연 층은 수증기와 산소를 격리하는 기능을 수행하여 안테나를 보호하고 안테나의 품질을 향상시킨다.
제4 측면 또는 제4 측면의 제1 가능한 구현을 참조하여, 제2 가능한 구현에서, 디스플레이는 패키징 프레임을 더 포함한다. 패키징 프레임은 하부 기판과 정렬된 기판 사이에 연결된다. 패키징 프레임은 컴포넌트 층 주위에 배치된다. 디스플레이 층은 패키징 프레임의 내측에 있고 안테나는 패키징 프레임의 외측에 있다.
이 실시예에서, 한편으로, 패키징 프레임은 정렬된 기판을 지지하는 기능을 수행한다. 한편, 패키징 프레임은 외부 수증기와 산소를 격리하는 기능을 수행하여 수증기와 산소가 컴포넌트 층을 손상시키는 것을 방지하여 디스플레이의 디스플레이 품질을 향상시킨다.
선택적 실시예에서, 패키징 프레임은 컴포넌트 층과 안테나 사이에 배치된다. 패키징 프레임은 컴포넌트 층과 안테나 간의 격리를 강화하고 안테나의 신호 수신 및 전송에 대한 컴포넌트 층의 간섭을 줄이는 데 더 도움이 된다.
본 실시예의 패키징 프레임과 전술한 실시예의 배플 플레이트는 서로 다른 2 개의 구성 요소일 수 있고 서로 독립적이다. 대안으로, 전술한 실시예의 배플 플레이트는 패키징 프레임에 통합될 수 있다.
제5 관점에 따르면, 본 출원은 단말 장치를 더 제공한다. 단말 장치는 위에서 설명한 하우징과 디스플레이를 포함한다. 디스플레이는 하우징에 장착된다.
본 실시예에서, 단말 장치의 디스플레이는 통신 기능을 가지는 안테나와 일체화되고, 안테나가 단말 장치의 추가 공간을 차지할 필요가 없으므로 단말 장치의 소형화, 경량화 및 박형화가 용이하다. 안테나는 디스플레이의 어레이 기판에 통합되어 있으며, 안테나는 디스플레이 위의 공간을 이용하여 직접적으로 통신을 수행할 수 있으며, 통신 중에 안테나의 여유 공간이 충분하여 단말 장치의 통신 품질이 향상된다.
본 출원의 실시예 또는 배경의 기술적 솔루션을 보다 명확하게 설명하기 위해, 이하에서는 본 출원의 실시예 또는 배경을 설명하는 데 필요한 첨부 도면을 간략하게 설명한다.
도 1은 본 출원의 실시예에 따른 단말 장치의 개략적인 구조도이다.
도 2는 도 1에 도시된 단말 장치의 스크린 컴포넌트의 개략적인 구조도이다. 1;
도 3은 제1 실시예에 따른 도 2에 도시된 스크린 컴포넌트의 디스플레이의 개략적인 구조도이다.
도 4는 제1 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 5는 도 4에 도시된 구조의 확대 개략도이다.
도 6은 제2 구현에서도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 7은 제3 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 8은 제4 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 9는 제5 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 10은 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 11은 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 12는 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 13은 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 14는 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 15는 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 16은 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 17은 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 18은 또 다른 구현에서 도 3에 도시된 어레이 기판의 개략적인 구조도이다.
도 19는 제2 실시예에 따라 도 2에 도시된 스크린 컴포넌트의 디스플레이의 개략적인 구조도이다.
도 20은 제3 실시예에 따라 도 2에 도시된 스크린 컴포넌트의 디스플레이의 개략적인 구조도이다.
도 21은 제4 실시예에 따 도 2에 도시된 스크린 컴포넌트의 디스플레이의 개략적인 구조도이다.
이하에 본 출원의 실시예에 첨부된 도면을 참조하여 본 출원의 실시예를 설명한다.
도 1은 본 출원의 실시예에 따른 단말 장치의 개략적인 구조도이다. 도 2는 도 1에 도시된 단말 장치의 스크린 컴포넌트의 개략적인 구조도이다. 본 출원의 일 실시예는 단말 장치(100)를 제공한다. 단말 장치(100)는 이동 전화, 태블릿 컴퓨터, 전자 리더, 노트북 컴퓨터, 차량 탑재 장치 또는 웨어러블 장치와 같은 장치일 수 있다. 본 출원의 이 실시예에서, 단말 장치(100)가 이동 전화인 예가 설명을 위해 사용된다.
단말 장치(100)는 스크린 컴포넌트(10) 및 하우징(20)을 포함한다. 스크린 컴포넌트(10)는 하우징(20)에 장착된다. 스크린 컴포넌트(10)는 디스플레이(1), 터치 층(2) 및 커버 글래스(3)를 포함한다. 터치 층(2)은 디스플레이(1)와 커버 글래스(3) 사이에 위치한다. 커버 글래스(3)와 터치 층(2)은 디스플레이(1)의 발광 측에 위치한다. 디스플레이(1)는 픽처를 표시하도록 구성된다. 터치 층(2)은 접촉의 터치 동작을 감지하도록 구성된다. 접촉은 사용자의 손가락, 스타일러스 등일 수 있다. 본 출원의 이 실시예에서, 터치 층(2)은 디스플레이(1)와 커버 글래스(3) 사이에 위치하여 터치 층(2)과 접촉 사이의 거리가 감소될 수 있어 터치 감지 성능을 향상시킬 수 있다. 다른 실시예에서, 터치 층(2)은 대안으로 디스플레이(1)에 통합될 수 있다. 예를 들어, 디스플레이(1)는 스크린 컴포넌트(10)가 더 가볍고 얇도록 인-셀(in-cell) 터치 디스플레이일 수 있다. 터치 층(2)의 특정 위치는 본 출원의 이 실시예에서 엄격하게 제한되지 않는다.
본 출원의 이 실시예에서, 스크린 컴포넌트(10)는 터치 층(2)을 포함한다. 이 경우, 스크린 컴포넌트(10)는 터치스크린이다. 예를 들어, 단말 장치(100)가 이동 전화, 태블릿 컴퓨터 또는 차량 내 장치인 경우, 스크린 컴포넌트(10)는 터치 층(2)을 포함하는 터치스크린이다. 다른 실시예에서, 단말 장치(100) 또는 스크린 컴포넌트(10)가 터치 기능을 필요로 하지 않으면, 스크린 컴포넌트(10)는 대안으로 터치 층(2)을 포함하지 않을 수 있다. 예를 들어, 단말 장치(100)가 노트북 컴퓨터인 경우, 스크린 컴포넌트(10)는 터치 층을 포함하지 않을 수 있다. 본 출원의 이 실시예에서, 스크린 컴포넌트(10)가 터치스크린인 예가 설명을 위해 사용된다.
광학 접착제 층(4)은 터치 층(2)과 디스플레이(1) 사이에 배치된다. 광학 접착제 층(4)은 터치 층(2) 및 디스플레이(1)에 연결된다. 광학 접착제 층(4)은 일반적으로 광학적으로 투명한 접착(optically clear adhesive, OCA) 재료로 만들어진다. 사용자가 단말 장치(100)를 사용할 때, 커버 글래스(3)는 사용자를 향한다. 커버 글래스(3)는 충격 방지, 스크래치 방지, 기름 얼룩 방지, 지문 방지, 투과율 향상과 같은 기능을 갖는다. 커버 글래스(3)는 한편으로는 터치 층(2)을 보호하고, 다른 한편으로는 서로 다른 색상, 패턴 및 사인을 인쇄하여 스크린 컴포넌트(10)를 장식하고 아름답게 할 수 있다.
디스플레이(1)는 디스플레이 기능을 갖는 임의의 제품 또는 구성 요소일 수 있다. 디스플레이(1)는 다음과 같은 복수의 패널, 예를 들어, 발광 다이오드(light emitting diode, LED) 패널, 액정 디스플레이(liquid crystal display, LCD) 패널, 유기 발광 다이오드(organic light-emitting diode, OLED) 패널, 양자점 발광 다이오드(quantum dot light emitting diode, QLED) 패널 또는 마이크로 발광 다이오드(micro light-emitting diode, uLED) 패널 중 어느 하나를 포함할 수 있다.
본 출원의 일 실시예에서, 디스플레이(1)는 정렬된 기판(11), 디스플레이 층(12) 및 어레이 기판(13)을 포함한다. 정렬된 기판(11)과 어레이 기판(13)은 서로 대향하여 배치된다. 디스플레이 층(12)은 정렬된 기판(11)과 어레이 기판(13) 사이에 위치한다. 디스플레이 층(12)은 픽처를 표시하도록 구성된다. 본 출원에서 제공되는 제1 실시예에서, 디스플레이(1)의 디스플레이 패널이 유기 발광 다이오드 패널인 예가 설명을 위해 사용된다. 이 경우 디스플레이 층(12)은 유기층이다.
선택적으로, 어레이 기판(13)은 디스플레이 영역 및 비 디스플레이 영역을 포함한다. 비 디스플레이 영역은 디스플레이 영역 주변에 배치된다. 어레이 기판(13)의 디스플레이 영역은 디스플레이(1)의 디스플레이 영역에 대응한다. 어레이 기판(13)의 비 디스플레이 영역은 디스플레이(1)의 비 디스플레이 영역에 대응한다. 디스플레이 층(12)은 디스플레이 영역 위에 위치한다. 어레이 기판(13)의 비 디스플레이 영역에는 안테나(131)가 배치된다. 안테나(131)는 신호를 송수신하도록 구성된다. 즉, 디스플레이(1)는 내장 안테나(131)를 포함한다. 디스플레이(1)에 내장된 안테나(131)는 사용자가 단말 장치(100)를 사용할 때 인터넷 접속 경험을 향상시키기 위해 네트워크 신호 송수신 안테나로 사용될 수 있다. 디스플레이(1)에 내장된 안테나(131)는 통화 안테나로도 사용될 수 있어 단말 장치(100)의 통화 품질을 향상시킬 수 있다.
정렬된 기판(11)은 디스플레이 층(12)을 패키징하는 상층 커버 플레이트(upper-layer cover plate)일 수 있다. 어레이 기판(13) 상의 정렬된 기판(11)의 투영은 어레이 기판(13) 상의 디스플레이 층(12)의 투영을 덮는다. 이 실시예에서, 어레이 기판(13) 상의 정렬된 기판(11)의 투영은 어레이 기판(13) 상의 안테나(131)의 투영을 덮는다. 정렬된 기판(11)은 디스플레이 층(12) 및 안테나(131)를 보호하는 기능을 수행할 수 있다. 안테나(131) 및 터치 층(2)은 엇갈리게 배열된다. 즉, 어레이 기판(13) 상의 터치 층(2)의 투영은 어레이 기판(13) 상의 안테나(131)의 투영과 중첩되지 않는다. 안테나(131)와 터치 층(2)은 엇갈리게 배열되어, 터치 층(2)이 안테나(131)의 신호 방사 경로를 차단하는 것을 방지하며, 이에 의해 안테나(131)의 성능을 향상시킨다.
또한, 디스플레이(1)는 절연 층(14)을 포함한다. 절연 층(14)은 정렬된 기판(11)과 안테나(131) 사이에 위치한다. 본 실시예에서는 절연 층(14)이 안테나(131)를 덮는 예를 사용하여 설명한다. 절연 층(14)으로 실리콘 질화물 또는 유기물이 사용될 수 있다. 유기물은 폴리아크릴레이트 물질을 포함하나 이에 한정되지 않는다.
이 실시예에서, 절연 층(14)은 안테나(131)로부터 정렬된 기판(11)을 분리할 뿐만 아니라 안테나의 신호 수신 및 전송에 대한 다른 금속 요소의 간섭을 피하기 위해 안테나(131)로부터 다른 금속 요소를 분리한다. 또한, 절연 층(14)은 안테나(131)를 보호하고 안테나(131)의 품질을 향상시키기 위해 수증기와 산소를 격리하는 기능도 수행한다.
도 2 및 도 3을 모두 참조한다. 도 3은 제1 실시예에 따라 도 2에 도시된 스크린 컴포넌트(10)의 디스플레이(1)의 개략적인 구조도이다. 또한, 어레이 기판(13)은 하부 기판(132), 및 하부 기판(132)의 동일한 면에 위치하는 안테나(131) 및 컴포넌트 층(133)을 포함한다. 디스플레이 층(12)은 컴포넌트 층(133)과 정렬된 기판(11) 사이에 위치한다. 컴포넌트 층(133)은 디스플레이(1)의 표시된 픽처를 제어하도록 구성된다. 컴포넌트 층(133)은 복수의 박막 트랜지스터(thin film transistor, TFT)를 포함할 수 있다.
본 실시예에서 어레이 기판(13)은 컴포넌트 층(133) 및 안테나(131)를 포함한다. 따라서, 어레이 기판(13)을 사용하는 디스플레이(1)는 기본적인 디스플레이 기능을 수행하면서 안테나(131)의 통신 기능과 더 통합된다. 따라서 디스플레이(1)는 집적도가 높고 단말 장치(100)의 소형화, 경량화, 박형화에 도움이 된다. 안테나(131)가 어레이 기판(13)에 일체화되어 있기 때문에 안테나(131)는 디스플레이(1) 위의 공간을 이용하여 직접적으로 통신을 수행할 수 있으므로, 안테나(131)는 통신 중에 충분한 여유 공간을 가지며, 안테나(131)의 통신 품질은 상대적으로 바람직하다.
또한, 컴포넌트 층(133)과 안테나(131)는 간격을 두고 배치된다. 구체적으로, 컴포넌트 층(133)과 안테나(131) 사이에 갭이 형성되고, 이 갭은 안테나(131)의 신호 수신 및 송신에 대한 컴포넌트 층(133)의 간섭을 줄이기 위해 컴포넌트 층(133)과 안테나(131)를 분리시킬 수 있다.
컴포넌트 층(133)과 안테나(131) 사이에는 컴포넌트 층(133)을 안테나(131)로부터 격리시키기 위해 특정 거리가 존재한다. 예를 들어, 컴포넌트 층(133)과 안테나(131) 사이의 간격은 0.5 밀리미터(mm)보다 크거나 같다. 이 경우, 컴포넌트 층(133)과 안테나(131) 사이에 충분한 간격이 있고, 이 간격은 안테나(131)의 신호 수신 및 송신에 대한 컴포넌트 층(133)의 간섭을 감소시킨다.
또한, 어레이 기판(13)은 배플 플레이트를 더 포함한다. 컴포넌트 층(133)과 안테나(131) 사이에는 배플 플레이트(15)가 위치한다. 컴포넌트 층(133)과 안테나(131)는 배플 플레이트(15)를 이용하여 이격될 수 있다. 배플 플레이트(15)의 구체적인 구조는 이 실시예에서 엄격하게 제한되지 않는다. 예를 들어, 배플 플레이트(15)는 안테나(131) 주변에 부분적으로 또는 완전히 배치되어 컴포넌트 층(133)으로부터 안테나(131)를 이격시킬 수 있다. 배플 플레이트(15)는 절연된 유전체 재료로 만들어질 수 있다. 예를 들어, 유전체 재료는 실리콘 질화물, 실리콘 산화물 또는 폴리아크릴레이트와 같은 재료일 수 있다. 배플 플레이트(15)는 안테나(131)의 신호 수신 및 송신에 대한 컴포넌트 층(133)의 간섭을 감소시키기 위해 컴포넌트 층(133)으로부터 안테나(131)를 이격시키도록 구성된다.
다른 구현에서, 안테나(131) 및 컴포넌트 층(133)은 공기에 의해 이격된다. 이 경우, 어레이 기판(13)에 추가적인 배플 플레이트 구조를 추가할 필요가 없으므로, 어레이 기판(13)의 기술 절차를 단순화하고 어레이 기판(13)의 제조 비용을 절감한다.
또한, 디스플레이(1)는 패키징 프레임(16)을 더 포함한다. 패키징 프레임(16)은 하부 기판(132)과 정렬된 기판(11) 사이에 연결된다. 패키징 프레임(16)은 컴포넌트 층(133) 주위에 배치된다. 디스플레이 층(12)은 패키징 프레임(16)의 내측에 위치하고, 안테나(131)는 패키징 프레임(16)의 외측에 위치한다.
본 실시예에서, 한편으로 패키징 프레임(16)은 정렬된 기판(11)을 지지하는 기능을 수행할 수 있다. 다른 한편, 패키징 프레임(16)은 수증기 및 산소가 컴포넌트 층(133)을 손상시키는 것을 방지하기 위해 외부 수증기와 산소를 격리하는 기능을 수행하며, 이에 의해 디스플레이(1)의 디스플레이 품질을 향상시킨다. 동시에, 패키징 프레임(16)이 컴포넌트 층(133) 주위에 배치되어 컴포넌트 층(133)이 안테나(131)로부터 분리되며, 이에 의해 안테나(131)의 신호 수신 및 송신에 대한 컴포넌트 층(133)의 간섭을 감소시킨다. 디스플레이 층(12)은 패키징 프레임(16)의 내측에 위치하고 안테나(131)는 패키징 프레임(16)의 외측에 위치한다. 프레임(16)은 또한 안테나(131)의 신호 수신 및 송신에 대한 디스플레이 층(12)의 간섭을 감소시키기 위해 안테나(131)를 디스플레이 층(12)으로부터 격리시킬 수 있다.
또한, 패키징 프레임(16)은 컴포넌트 층(133)과 안테나(131) 사이에 배치될 수도 있다. 패키징 프레임(16)은 컴포넌트 층(133)과 안테나(131) 사이의 격리를 강화하고 안테나(131)의 신호 수신 및 송신에 대해 컴포넌트 층(133)의 간섭 감소에 더 도움이 된다. 본 출원의 이 실시예에서, 패키징 프레임(16) 및 배플 플레이트(15)는 두 개의 상이한 구성 요소일 수 있거나 배플 플레이트(15)가 패키징 프레임(16)에 통합될 수 있다. 본 출원의 제1 실시예에서, 배플 플레이트(15)가 패키징 프레임(16)에 통합된 예가 설명을 위해 사용된다.
또한, 하부 기판(132)으로부터 떨어져 있는 안테나(131)의 측면과 하부 기판(132) 사이의 거리는 하부 기판(132)에 가까운 정렬된 기판(11)의 측면과 하부 기판(132) 사이의 거리보다 작다. 즉, 안테나(131)는 정렬된 기판(11) 아래에 위치한다. 이 경우, 디스플레이(1)는 연성 디스플레이일 수 있거나 강성 디스플레이일 수 있다. 다른 실시예에서, 디스플레이(1)가 연성 디스플레이일 때, 하부 기판(132)으로부터 멀리 떨어진 안테나(131)의 측면과 하부 기판(132) 사이의 거리는 하부 기판(132)에 가까운 정렬된 기판(11)의 측면과 하부 기판(132) 사이의 거리보다 클 수 있다. 또한 하부 기판(132)으로부터 떨어진 안테나(131)의 측면과 하부 기판(132) 사이의 거리는 하부 기판(132)에 가까운 커버 글래스(3)의 측면과 하부 기판(132) 사이의 거리보다 작다. 이 경우, 스크린 컴포넌트(10)는 이상한 형태의 스크린(odd-form screen)을 형성할 수 있다.
또한, 디스플레이(1)는 패키징 부재(17)를 더 포함한다. 패키징 부재(17)는 하부 기판(132)의 컴포넌트 층(133)으로부터 떨어진 측면에 위치한다. 패키징 부재(17)와 정렬된 기판(11)은 합동으로 안테나(131)를 에워싸므로, 먼지나 기타 이물질이 안테나(131)에 들어가 안테나(131)의 수신 및 전송 성능을 방해하는 것을 방지한다.
선택적으로, 어레이 기판(13)은 버퍼 층(18)을 포함한다. 버퍼 층(18)은 하부 기판(132)과 컴포넌트 층(133) 사이에 위치한다. 버퍼 층(18)은 컴포넌트 층(133)과 하부 기판(132) 사이의 접착을 강화하여, 컴포넌트 층(133)이 하부 기판(132)으로부터 떨어지는 것을 방지하며, 이에 의해 어레이 기판(13)의 품질을 개선한다. 도 3에 도시된 바와 같이, 버퍼층(18)은 또한 안테나(131)와 하부 기판(132) 사이에 배치된다. 버퍼층(18)은 또한 안테나(131)와 하부 기판(132) 사이의 접착을 강화하고 안테나(131) 및 하부 기판(132)의 안정성을 향상시켜, 어레이 기판(13)의 품질을 향상시킬 수 있다.
또한, 어레이 기판(13)은 전도층(19)을 더 포함한다. 전도층(19)은 안테나(131)로부터 멀리 떨어진 하부 기판(132)의 측면에 위치하며, 하부 기판(132) 상의 전도층(19)의 투영은 하부 기판(132) 상의 안테나(131)의 투영을 덮는다. 하부 기판(132)은 서로 대향 배치되는 제1 표면(1321) 및 제2 표면(1322)을 포함한다. 안테나(131)는 제1 표면(1321)에 부착된다. 전도층(19)은 제2 표면(1322)에 부착된다. 전도층(19)의 두께는 1 마이크로미터(um) 내지 100 마이크로미터 범위일 수 있다. 예를 들어, 전도층(19)의 두께는 10 마이크로미터일 수 있다. "A 내지 B" 범위에는 끝 점 "A" 및 "B"가 포함된다.
이 실시예에서, 안테나(131)는 하부 기판(132)의 상부 층에 배치되고, 전도층(19)은 하부 기판(132) 아래에 배치되고, 전도층(19)은 층의 방사 성능을 향상시키기 위해 바닥을 형성할 수 있다. 또한, 하부 기판(132) 상의 전도층(19)의 투영은 하부 기판(132) 상의 안테나(131)의 투영을 덮으므로, 안테나(131)에 의해 전송되는 모든 신호는 전도층(19)을 기준 접지로 사용할 수 있으며, 따라서 신호 전송 품질이 향상된다.
또한, 도 4 및 도 5를 모두 참조한다. 도 4는 제1 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 도 5는 도 1에 도시된 구조의 확대 개략도이다. 구체적으로, 도 4는 제1 구현에서 도 1의 어레이 기판(13)의 평면도이다.
어레이 기판(13)은 케이블 층(134)과 적어도 하나의 안테나 어레이(135)를 포함한다. 안테나 어레이(135)는 복수의 안테나(131)를 포함한다. 안테나 어레이(135)는 복수의 안테나(131)를 포함하기 때문에 안테나 어레이(135)는 다중 입력 다중 출력(multiple-input multiple-output, MIMO) 시스템을 형성하여 채널 용량을 증가시키며, 이에 의해 안테나(131)의 통신 품질을 향상시킨다.
케이블 층(134), 안테나 어레이(135) 및 컴포넌트 층(133)은 모두 하부 기판(132)의 동일한 면에 위치하며, 안테나 어레이(135)와 케이블 층(134)은 간격을 두고 배치되며, 안테나 어레이(135)와 케이블 층(134) 사이에는 갭이 형성된다. 케이블 층(134) 상의 케이블의 일단은 컴포넌트 층(133) 상의 박막 트랜지스터에 연결되고, 케이블의 타단은 다른 컴포넌트에 연결되므로, 컴포넌트는 박막 트랜지스터에 연결된다. 케이블 층(134)과 안테나 어레이(135)는 간격을 두고 배치되어 케이블 층(134)에서 전송되는 신호가 안테나 어레이(135)에서 안테나(131)의 신호 송수신을 방해하는 것을 방지한다.
또한, 케이블 층(134)은 케이블 출구부(1342) 및 연결부(1341)를 포함한다. 연결부(1341)는 컴포넌트 층(133) 상의 박막 트랜지스터에 연결되고, 케이블 출구부(1342)는 다른 컴포넌트에 연결되도록 구성된다. 연결부(1341)의 일단은 컴포넌트 층(133) 상의 박막 트랜지스터에 연결되고, 연결부(1341)의 타단은 케이블 출구부(1342)에 연결된다. 예를 들어, 케이블 출구부(1342)는 인쇄 회로 기판에 연결되도록 구성된다. 인쇄 회로 기판은 연성 인쇄 회로 기판이므로, 인쇄 회로 기판은 구부러진 다음 케이블 층(134)으로부터 떨어진(즉, 디스플레이(1) 아래에 위치) 어레이 기판(13)의 측면 상에 위치하는 메인 기판에 연결될 수 있다. 인쇄 회로 기판은 바인딩 방식으로 케이블 출구부(1342)에 고정될 수 있다.
케이블 출구부(1342)는 컴포넌트 층(133)과 하부 기판(132)의 제1 에지 사이에 위치한다. 제1 에지는 하부 기판(132)의 상단 에지(136) 또는 하단 에지(137)이고, 즉, 제1 에지는 하부 기판(132)의 측면 에지가 아니다. 도 3에 도시된 바와 같이, 본 출원의 제1 구현에서, 케이블 출구부(1342)가 컴포넌트 층(133)과 상단 에지(136) 사이에 위치하는 예가 설명을 위해 사용되며, 즉, 안테나 어레이(135)가 상단 에지(136)에 가깝다. 다른 실시예에서, 안테나 어레이(135)는 컴포넌트 층(133)과 하단 에지(137) 사이에 위치할 수 있다. 대안으로, 안테나 어레이(135)의 일부는 컴포넌트 층(133)과 상단 에지(136) 사이에 위치한다. 안테나 어레이(135)의 일부는 컴포넌트 층(133)과 바닥 에지(137) 사이에 위치한다.
하부 기판(132)은 상단 에지(136)와 하단 에지(137) 사이에 위치하는 2 개의 측면 에지(138 및 139)를 더 포함한다. 구체적으로, 하부 기판(132)은 서로 대항하는 제1 측면 에지(138) 및 제2 측면 에지(139)를 더 포함한다. 제1 측면 에지(138) 및 제2 측면 에지(139)는 상단 에지(136)와 하단 에지(137) 사이에 위치한다. 제1 측면 에지(138) 및 제2 측면 에지(139)는 모두 하부 기판(132)의 측면 에지이다. 어레이 기판(13)은 X 방향의 스캐닝 라인과 Y 방향의 신호 라인을 포함한다. 스캐닝 라인은 하부 기판(132)의 측면 에지를 따라 인출되고, 신호 라인은 하부 기판(132)의 제1 에지를 따라 유도된다. 연결부(1341)는 하부 기판(132)의 측면 에지에 가까운 연결부 및 하부 기판(132)의 제1 에지에 가까운 연결부(132)를 포함한다. 하부 기판(132)의 측면 에지에 가까운 연결부는 스캐닝 라인에 연결되고, 하부 기판(132)의 제1 에지에 가까운 연결부는 신호 라인에 연결된다.
이 실시예에서, 스캐닝 라인은 측면 에지로부터 인출된 다음 제1 에지의 연결부에 수렴한다. 구체적으로, 연결부(1341)의 일부는 하부 기판(132)의 측면 에지와 컴포넌트 층(133) 사이에 위치하고, 연결부(1341)의 일부는 하부 기판(132)의 제1 에지와 구성 요소 사이에 위치한다. 또한, 케이블 출구부(1342)는 하부 기판(132)의 제1 에지와 컴포넌트 층(133) 사이에 위치한다. 다시 말해, 케이블 층(134)은 컴포넌트 층(133)의 주변을 둘러싼다. 케이블 층(134) 및 안테나 어레이(135)는 모두 비 디스플레이 영역에 위치한다. 컴포넌트 층(133)은 디스플레이 영역에 위치한다. 비 디스플레이 영역은 디스플레이 영역을 둘러싸고 있다.
이 구현에서, 케이블 출구부(1342)와 안테나 어레이(135)는 모두 컴포넌트 층(133)과 상단 에지(136) 사이에 위치한다. 이러한 방식으로, 케이블 출구부(1342)와 안테나 어레이(135)는 하부 기판(132)의 측면 에지 방향(하부 기판(132)의 측면 에지의 연장 방향)에서 공간을 공유하며, 어레이 기판(13)의 비 디스플레이 영역의 폭이 감소되어 스크린 대 본체 비율을 증가시키고 디스플레이(1) 및 단말 장치(100)의 프레임을 좁히는 데 도움을 준다.
또한, 하부 기판(132)의 제1 에지의 연장 방향을 따라, 적어도 하나의 안테나 어레이(135)는 케이블 출구부(1342)의 일측 또는 케이블 출구부(1342)의 양측에 위치한다. 하부 기판(132)의 제1 에지의 방향은 상단 에지(136)의 연장 방향 또는 하단 에지(137)의 연장 방향이다. 도 3에 도시된 바와 같이, X 방향은 하부 기판(132)의 제1 에지의 연장 방향이고, Y 방향은 하부 기판(132)의 측면 에지의 연장 방향이다.
구체적으로, 안테나 어레이(135)는 케이블 출구부(1342)와 하부 기판(132)의 임의의 측면 에지 사이에 배치된다. 구체적으로, 안테나 어레이(135)는 케이블 출구부(1342)와 제1 측면 에지(138) 사이에 배열되거나 또는 안테나 어레이(135)는 케이블 출구부(1342)와 제2 측면 에지(139) 사이에 배열된다. 대안으로, 안테나 어레이(135)는 케이블 출구부(1342)와 하부 기판(132)의 2 개의 측면 에지 각각 사이에 배열된다. 구체적으로, 안테나 어레이(135)는 케이블 출구부(1342)와 제1 측면 에지(138) 사이 및 케이블 출구부(1342)와 제2 측면 에지(139) 사이에 배열된다. 도 5에 도시된 바와 같이, 이 구현에서, 안테나 어레이(135)가 케이블 출구부(1342)와 제1 측면 에지(138) 사이 및 케이블 출구부(1342)와 제2 측면 에지(139) 사이에 부분적으로 배열된 예가 설명을 위해 사용된다. 또한, 하나의 안테나 어레이(135)가 케이블 출구부(1342)의 양측 각각에 배열된다.
이 구현에서, 안테나 어레이(135)는 케이블 출구부(1342)의 양측의 유휴 공간에 배치되어 어레이 기판(13)의 유휴 공간을 충분히 활용하고, 어레이 기판(13)의 공간 활용이 개선되고, 어레이 기판(13)의 집적도가 상대적으로 높다. 또한, 안테나 어레이(135) 및 케이블 출구부(1342)는 상단 에지(136)에 가까운 측면에 위치하여 비 디스플레이 영역이 상단 에지(136)에 가까운 측면에 통합된다. 이것은 안테나 어레이(135)가 측면 에지와 컴포넌트 층(133) 사이에 배치되는 것을 방지하고, 비 디스플레이 영역의 폭을 감소시킴으로써 단말 장치(100)의 스크린 대 본체 비율을 높이고 프레임을 좁히는 데 도움이 된다.
또한, 안테나 어레이(135)에서, 하부 기판(132)의 제1 에지의 연장 방향을 따라 배치된 안테나(131)의 수량은 하부 기판(132)의 측면 에지 방향을 따라 배치된 안테나(131)의 수량보다 많다. 하부 기판(132)의 제1 에지의 연장 방향은 하부 기판(132)의 폭 방향으로 정의되고, 하부 기판(132)의 측면 에지의 연장 방향은 하부 기판(132)의 길이 방향으로 정의된다. 즉, X 방향은 하부 기판(132)의 폭 방향이고, Y 방향은 하부 기판(132)의 길이 방향이다. 안테나 어레이(135)에서, 하부 기판(132)의 폭 방향을 따라 배열된 안테나(131)의 수량은 하부 기판(132)의 길이 방향을 따라 배열된 안테나(131)의 수량보다 크다. 도 4에 도시된 바와 같이, 하나의 안테나 어레이(135)에서, 네 개의 안테나(131)가 하부 기판(132)의 폭 방향을 따라 배열되고, 하나의 안테나(131)가 하부 기판(132)의 길이 방향을 따라 배열된다.
또한, 선택적 구현에서, 케이블 출구부(1342)의 일측에 위치하는 안테나 어레이(135)의 길이는 X 방향을 따라 18 밀리미터 내지 22 밀리미터이고, 도 5에서 D1로 표시된다. 예를 들어 D1은 20 밀리미터이다. 각각의 안테나(131)의 통신 품질을 보장하기 위해 안테나 어레이(135)의 모든 2 개의 안테나(131) 사이에 특정 간격이 존재한다. 선택적 구현에서, 안테나 어레이(135)의 2 개의 인접한 안테나(131) 사이의 간격은 3 밀리미터와 5 밀리미터 사이이고, 도 5에서 D2로 표시된다. 예를 들어 D2는 4 밀리미터이다.
한편, 이 구현에서는 폭 방향으로 배열된 안테나(131)의 수량이 길이 방향으로 배열된 안테나(131)의 수량보다 많기 때문에 길이 방향에 따른 비 디스플레이 영역의 면적이 감소하며, 이에 의해 단말 장치(100)의 프레임을 좁히는 데 도움을 준다. 다른 한편, 단말 장치(100)가 이동 전화인 경우, 사용자는 일반적으로 이동 전화를 사용할 때 이동 전화의 측면 에지를 잡고 대부분의 안테나(131)가 폭 방향으로 배치되어 있으므로 안테나(131)의 대부분의 신호가 사용자의 손에 의해 차단되는 것을 방지하며, 이에 의해 안테나(131)의 신호 송수신 성능을 향상시킬 수 있다.
또한, 도 6은 제2 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 이 구현에서 제1 구현과 동일한 대부분의 기술 솔루션 내용은 다시 자세히 설명하지 않는다. 제2 구현과 제1 구현의 차이점은 다음과 같다:
안테나 어레이(135)는 케이블 출구부(1342)의 일측에 배치된다. 케이블 출구부(1342)의 타측의 유휴 공간은 카메라 설치에 필요한 투명 영역(110)을 배치하는데 사용될 수 있다. 구체적으로, 이 구현에서, 안테나 어레이(135)는 케이블 출구부(1342)와 제1 측면 에지(138) 사이에만 배열되고, 투명 영역(110)은 케이블 출구부(1342)와 제2 측면 에지(139) 사이의 영역에 제공된다. 다른 구현에서, 안테나 어레이(135)는 대안으로 케이블 출구부(1342)와 제2 측면 에지(139) 사이에만 배열될 수 있고, 투명 영역(110)은 케이블 출구부(1342)와 제1 측면 에지(138) 사이의 영역에 제공된다.
이 구현에서, 어레이 기판(13)의 케이블 출구부(1342)의 일측은 카메라가 요구하는 투명 영역(110)을 배치하는 데 사용될 수 있으며, 따라서 단말 장치(100)의 카메라의 배치 위치가 규칙적이고, 사용자의 카메라 사용 습관에 부합하여 사용자의 단말 장치(100) 사용 경험을 향상시킬 수 있다.
또한, 도 7은 제3 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 구현과 동일한 이 구현에서 대부분의 기술 솔루션의 내용은 다시 자세히 설명하지 않는다. 제3 구현과 이전 구현의 차이점은 다음과 같다:
이 실시예에서, 안테나 어레이(135)에는 폭 방향 및 길이 방향 모두에서 적어도 2 개의 안테나(131)가 제공된다. 안테나 어레이(135) 내의 복수의 안테나(131)는 다중 입력 다중 출력 시스템을 형성하여 채널 용량을 증가시켜 안테나(131)의 통신 품질을 향상시킬 수 있다.
또한, 도 8은 제4 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 구현과 동일한 이 구현에서 대부분의 기술 솔루션의 내용은 다시 자세히 설명하지 않는다. 제4 구현과 전술한 구현의 차이점은 다음과 같다:
하부 기판(132)의 폭 방향을 따라 배열된 안테나(131)의 수량은 하부 기판(132)의 길이 방향을 따라 배열된 안테나(131)의 수량보다 적다. 이 구현에서, 안테나 어레이(135)에서, 하부 기판(132)의 폭 방향을 따라 배열된 안테나(131)는 상대적으로 작다. 즉, 안테나 어레이(135)는 케이블 출구부(1342)의 측면에서 상대적으로 작은 공간을 차지한다. 이에 따라, 케이블 출구부(1342) 측면에 다른 구성 요소를 배치하기 위한 공간이 더 많다.
또한, 도 9는 제5 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 구현과 동일한 이 구현에서 대부분의 기술 솔루션의 내용은 다시 자세히 설명하지 않는다. 제5 구현과 전술한 구현의 차이점은 다음과 같다:
안테나 어레이(135)의 일부는 상단 에지(136)와 컴포넌트 층(133) 사이에 배치되고, 안테나 어레이(135)의 다른 일부는 하단 에지(137)와 컴포넌트 층(133) 사이에 배치된다. 도 9에 도시된 바와 같이, 안테나 어레이(135)는 어레이 기판(13)의 네 모서리에 배치된다.
이 구현에서, 한편으로, 안테나 어레이(135)는 어레이 기판(13)의 상단 에지(136)에 가까운 측면 및 어레이 기판(13)의 하단 에지(137)에 가까운 측면 모두에 배치되며, 따라서 안테나 어레이(135)의 방사 범위를 넓혀 안테나(131)의 통신 품질을 향상시킬 수 있다. 다른 한편, 안테나 어레이(135)는 어레이 기판(13)에 대칭으로 배치되어 있으므로 비 디스플레이 영역은 대칭적일 수 있고 디스플레이(1)의 외관은 심미적으로 대칭적이다.
또한, 도 10은 제3 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 구체적으로, 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
컴포넌트 층(133)은 적층된 복수의 금속 라미네이트(1330) 및 복수의 유전체 라미네이트(1331)를 포함한다. 금속 라미네이트(1330)와 유전체 라미네이트(1331)는 교대로 적층되어 복수의 박막 트랜지스터를 형성한다. 적어도 하나의 유전체 라미네이트(1331)는 임의의 2 개의 인접한 금속 라미네이트(1330) 사이에 배치된다. 두 개의 금속 라미네이트 사이에 위치하는 유전체 라미네이트(1331)는 2 개의 금속 라미네이트를 서로로부터 전기적으로 격리시킬 수 있다. 금속 라미네이트(1330) 및 유전체 라미네이트(1331)는 패터닝된 라미네이트로서, 복수의 금속 라미네이트(1330)와 복수의 유전체 라미네이트(1331)가 함께 적층되어 복수의 박막 트랜지스터를 형성한다. 복수의 박막 트랜지스터는 어레이로 배열된다. 박막 트랜지스터의 제조 공정에서, 복수의 금속 라미네이트(1330) 및 복수의 유전체 라미네이트(1331)에 의해 형성된 전자 루프가 하부 기판(132) 상에 적층된다.
안테나(131)는 제1 금속층(1311)을 포함한다. 제1 금속층(1311)은 M 개의 금속 하위층을 포함하며, 여기서 M은 2보다 크거나 같은 정수이다. 컴포넌트 층(133) 상의 복수의 금속 라미네이트(1330)의 금속 라미네이트 수량은 M보다 크거나 같다. 다시 말해, 컴포넌트 층(133) 상의 금속 라미네이트의 수량은 안테나(131)의 제1 금속층(1311) 상의 금속 하위층의 수량보다 크거나 같다. M 개의 금속 하위층은 하부 기판(132) 상에 순차적으로 적층된다.
M은 2보다 크거나 같은 정수이기 때문에, 제1 금속층(1311)은 적어도 2 개의 금속 하위층을 포함한다. M 개의 금속 하위층은 j 번째 금속 하위층 및 (j+1) 번째 금속 하위층을 포함한다. j 번째 금속 하위층과 (j+1) 번째 금속 하위층은 제1 금속층(1311) 상의 두 개의 인접한 금속 하위층이다. M 개의 금속 하위층은 (j-i) 번째 금속 하위층 및 (j+k) 번째 금속 하위층을 더 포함할 수 있다. i와 j-i는 모두 1보다 크거나 같은 정수이고, k는 2보다 크거나 같은 정수이고, j+k는 M보다 작거나 같은 정수이다.
j 번째 금속 하위층과 하부 기판(132) 사이의 거리는 (j+1) 번째 금속 하위층과 하부 기판(132) 사이의 거리보다 작으며, 여기서 j는 1보다 크거나 같은 정수이다. 다시 말해, j 번째 금속 하위층은 하부 기판(132)과 (j+1) 번째 금속 하위층 사이에 위치한다. 즉, (j+1) 번째 금속 하위층은 j 번째 금속 하위층 위의 금속 하위층이다.
각각의 금속 하위층은 복수의 금속 라미네이트(1330) 중 하나에 대응한다. 다시 말해, 복수의 금속 라미네이트(1330)는 각각의 금속 하위층에 대응하는 금속 라미네이트를 갖는다. j 번째 금속 하위층에 대응하는 금속 라미네이트와 하부 기판(132) 사이의 거리는 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트와 하부 기판(132) 사이의 거리보다 작다. 즉, j 번째 금속 하위층에 대응하는 금속 라미네이트는 하부 기판(132)과 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트 사이에 위치한다. 다시 말해, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 j 번째 금속 하위층에 대응하는 금속 라미네이트 위에 위치한다.
기술 공정에서 어레이 기판(13)에 증착 기술이 사용된다. 컴포넌트 층(133) 상의 복수의 금속 라미네이트(1330)는 아래에서 위로 형성된다. 다시 말해, 아래에서 위로 복수의 금속 라미네이트(1330)에 형성된 금속 라미네이트와 하부 기판(132) 사이의 거리는 오름차순이다. 예를 들어, 어레이 기판(13)에 가장 가까운 복수의 금속 라미네이트(1330)의 금속 라미네이트가 먼저 형성되고, 어레이 기판(13)에서 가장 멀리 있는 복수의 금속 라미네이트(1330)의 금속 라미네이트가 마지막으로 형성된다. 따라서, j 번째 금속 하위층에 대응하는 금속 라미네이트와 하부 기판(132) 사이의 거리는 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트와 하부 기판(132) 사이의 거리보다 작다.
또한, 각각의 금속 하위층의 재료 및 두께는 모두 대응하는 금속 라미네이트의 재료 및 두께와 동일하다. 예를 들어, j 번째 금속 하위층의 재료 및 두께는 j 번째 금속 하위층에 대응하는 금속 라미네이트의 재료 및 두께와 동일하다. (j+1) 번째 금속 하위층의 재료 및 두께는 모두 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트의 것과 동일하다. 대안으로, (j+i) 번째 금속 하위층의 재료 및 두께는 (j+i) 번째 금속 하위층에 대응하는 금속 라미네이트의 것과 동일하다. i는 1보다 큰 정수이고 j+i는 M보다 작거나 같은 정수이다.
본 출원의 이 실시예에서, 안테나(131)의 금속 하위층의 재료 및 두께는 모두 금속 하위층에 대응하는 컴포넌트 층(133) 상의 금속 라미네이트의 재료 및 두께와 동일하다. 금속 하위층과 금속 라미네이트는 또한 동일한 공정 순서를 가지며, 동일한 공정에서 동시에 형성되는 동일한 층 구조이고, 즉, 각각의 금속 하위층과 대응하는 금속 라미네이트가 동일한 공정에서 동시에 형성된다. 안테나(131)의 제1 금속층(1311) 상의 각각의 금속 하위층은 컴포넌트 층(133)의 공정에서 동시에 형성되기 때문에, 즉 안테나(131)와 컴포넌트 층(133)의 일부 또는 전체 구조가 동시에 생성되기 때문에, 안테나(131)를 제조하는 데 필요한 독립적인 기술에 소용되는 시간이 크게 감소되고, 어레이 기판(13)의 전체 제조 시간이 단축되고 비용이 낮다.
M은 2보다 크거나 같은 정수이다. 구체적으로, 본 출원의 이 실시예에서, 제1 금속층(1311) 상의 적어도 2 개의 금속 하위층의 재료 및 두께는 모두 대응하는 금속 라미네이트의 재료 및 두께와 동일하다. 안테나(131)의 제1 금속층(1311)은 특정 두께를 가지며, 복수의 금속 라미네이트(1330) 중 하나는 제1 금속층(1311)의 두께에 도달할 수 없다. 따라서 안테나(131)의 적어도 2 개의 금속 하위층이 복수의 금속 라미네이트(1330)의 공정에서 동시에 형성된다.
안테나(131)의 금속 하위층의 수량은 안테나(131)의 성능에 필요한 두께에 따라 설정될 수 있다. 구체적으로, 안테나(131)의 금속 하위층과 컴포넌트 층(133)의 일부 금속 라미네이트가 동시에 형성되는 경우, 금속 하위층의 수량은 컴포넌트 층(133)의 금속 라미네이트의 수량보다 작다. 예를 들어, 컴포넌트 층(133)이 3 개의 금속 라미네이트를 포함하는 경우, 제1 금속층(1311)은 2 개의 금속 하위층을 포함할 수 있다. 안테나(131)의 금속 하위층과 컴포넌트 층(133)의 모든 금속 라미네이트가 동시에 형성될 때, 금속 하위층의 수량은 컴포넌트 층(133)의 금속 라미네이트의 수량과 동일하다. 예를 들어, 컴포넌트 층(133)은 3 개의 금속 라미네이트를 포함하고, 제1 금속층(1311)은 또한 3 개의 금속 하위층을 포함한다.
또한, 안테나(131)는 제2 금속층(1312)을 더 포함한다. 제2 금속층(1312)은 하부 기판(132)으로부터 떨어진 제1 금속층(1311)의 측면에 적층된다. 즉, 제1 금속 층(1311)은 제2 금속층(1312)과 하부 기판(132) 사이에 위치한다. 다시 말해, 제2 금속층(1312)은 제1 금속층(1311) 상에 적층된다.
본 출원의 구현에서, 복수의 금속 라미네이트(1330) 각각의 두께가 제한되기 때문에, 제1 금속층(1311)의 두께가 제한된다. 안테나(131)에서, 제2 금속층(1312)은 제1 금속층(1311) 상에 계속 적층되어 안테나(131)의 전체 두께를 증가시킬 수 있다. 이 방식에서, 안테나(131)의 총 두께는 수신 및 전송 성능 요건을 충족하고, 안테나(131)의 대역폭은 증가하고 안테나(131)의 열 저항은 감소된다.
제1 금속층(1311)의 가공 시간과 컴포넌트 층(133) 상의 금속 라미네이트의 가공 시간이 동기하기 때문에 안테나(131)의 기술에 소비되는 시간은 제2 금속을 가공하는 기술에 소비되는 시간일 뿐이다. 따라서, 안테나(131)의 전체적인 처리 시간이 감소될 수 있고, 안테나(131)의 제조 비용이 감소될 수 있다.
또한, 제1 금속층(1311) 상의 M 개의 금속 하위층의 재료는 컴포넌트 층(133)의 금속 라미네이트의 재료와 함께 변화한다. M 개의 금속 하위층의 재료는 동일하거나 상이할 수 있다. 제2 금속층(1312)의 재료는 제1 금속층(1311)의 재료와 동일하거나 상이할 수 있다. 제2 금속층(1312)의 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 또는 마그네슘(Mg)일 수 있다. 예를 들어, 컴포넌트 층(133)의 게이트 전극층은 구리 재료로 구성되고, 컴포넌트 층(133)의 소스/드레인 전극층도 구리 재료로 구성된다. 제1 금속층(1311) 상의 2 개의 금속 하위층은 게이트 전극층 및 소스/드레인 전극층에 대응한다. 이 경우, 제1 금속층(1311) 상의 두 금속 하위층의 재료는 동일하다. 제2 금속층(1312)이 구리 재료로 제조되는 경우, 제2 금속층(1312)의 재료는 제1 금속층(1311)의 재료와 동일하다. 컴포넌트 층(133)의 게이트 전극층이 구리 재료로 제조되는 경우 컴포넌트 층(133)의 소스/드레인 전극층은 크롬 물질로 이루어지며, 제1 금속층(1311) 상의 2 개의 금속 하위층은 게이트 전극층 및 소스/드레인 전극층에 대응한다. 이 경우, 제1 금속층(1311) 상의 두 금속 하위층의 재료는 다르며, 제2 금속층(1312)의 재료는 제1 금속층(1311)의 재료와 완전히 동일하지 않다.
또한, 증착 기술을 이용하여 제2 금속층(1312)을 형성할 수도 있다. 증착 기술에는 기술적으로 호환되는 물리적 기상 증착(physical vapor deposition, PVD) 또는 화학적 기상 증착(chemical vapor deposition, CVD)이 포함된다. 증착 기술을 이용하여 컴포넌트 층(133) 상에 복수의 금속 라미네이트(1330)를 형성하는 것은 종래의 방법이다.
본 실시예에서, 제2 금속층(1312)에 대해 컴포넌트 층(133)과 동일한 기술이 사용되므로, 컴포넌트 층(133)을 제조하기 위한 장치를 사용하여 제2 금속층(1312)을 처리할 수 있다. 안테나(131)의 제조 공정에서 다른 새로운 장치를 도입할 필요가 없으므로 어레이 기판(13)의 제조 비용을 절감할 수 있다.
제2 금속층(1312)의 두께는 안테나(131)의 성능에 필요한 총 두께와 M 개의 금속 하위층의 두께의 차이를 고려하여 설계된다. 상이한 단말 장치(100)는 안테나(131)에 대해 상이한 성능 요건을 갖는다. 따라서, 안테나(131)의 총 두께는 다양하다. 안테나(131)를 제조하는 기술에서, 제2 금속층(1312)은 제1 금속층(1311)이 생성된 후에 생성된다. 따라서, 제1 금속층(1311)의 두께를 결정할 때, 안테나(131)의 총 두께는 제2 금속층(1312)의 두께에 따라 달라진다. 따라서 제2 금속층(1312)의 두께는 안테나(131)의 성능에 필요한 총 두께와 M 개의 금속 하위층의 두께 사이의 차이를 고려하여 설계되어야 한다. 예를 들어, 안테나(131)의 광대역 요건은 안테나(131)의 총 두께가 1.5 마이크로미터 이상일 때만 충족된다. 제1 금속층(1311)의 두께가 1 마이크로미터인 경우, 제2 금속층(1312)의 두께는 0.5 마이크로미터 이상이어야 한다.
도 10에 도시된 바와 같이, 이 구현에서, 복수의 금속 라미네이트(1330)는 하부 기판(132) 상에 순차적으로 적층된 게이트 전극층(1332), 소스/드레인 전극층(1333) 및 픽셀 전극층(1334)을 포함한다. 또한, 적어도 하나의 유전체 라미네이트(1331)는 소스/드레인 전극층(1333)과 게이트 전극층(1332) 사이에 배치된다. 적어도 하나의 유전체 라미네이트(1331)는 픽셀 전극층(1334)과 소스/드레인 전극층(1333) 사이에 배치된다. 즉, 복수의 금속 라미네이트(1330)의 금속 라미네이트는 게이트 전극층(1332), 소스/드레인 전극층(1333) 및 픽셀 전극층(1334)을 포함한다.
이 구현에서 박막 트랜지스터는 단일 게이트 구조이다. 또한 박막 트랜지스터는 탑 게이트 구조(top-gate structure)이다. 즉, 게이트 전극층(1332)은 반도체 층(1335) 위의 층에 위치한다. 반도체 층(1335)은 게이트 전극층(1332)과 하부 기판(132) 사이에 위치한다. 게이트 전극층(1332)은 소스/드레인 전극(1333)과 반도체 층(1335) 사이에 위치한다.
j 번째 금속 하위층에 대응하는 금속 라미네이트는 게이트 전극층(1332)이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333) 또는 픽셀 전극층(1334)이다. 이 경우, 제1 금속층(1311)은 2 개의 금속 하위층 또는 3 개의 금속 하위층을 포함한다.
대안으로, j 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다. 제1 금속층(1311)은 2 개의 금속 하위층을 포함한다.
도 10에 도시된 바와 같이, 제1 금속층(1311)은 3 개의 금속 하위층을 포함한다. 제1 금속층(1311)은 하부 기판(132) 상에 순차적으로 적층된 제1 금속 하위층, 제2 금속 하위층 및 제3 금속 하위층을 포함한다. 제1 금속 하위층에 대응하는 금속 라미네이트가 게이트 전극층(1332)인 경우, 금속 제2 금속 하위층에 대응하는 라미네이트는 소스/드레인 전극층(1333)이고, 제3 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
j가 1인 경우, 제1 금속 하위층에 대응하는 금속 라미네이트는 게이트 전극층(1332)이고, 제2 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이다. j가 2인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이고, 제3 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
이 실시예에서, 컴포넌트 층(133) 상의 박막 트랜지스터는 성숙 기술을 사용하여 처리된다. 안테나(131)의 제1 금속층(1311)은 안테나(131)의 제조 정밀도를 향상시키기 위해 성숙 기술을 사용하여 동기식으로 형성된다. 안테나(131)의 제조 공정에서 기존 성숙 기술의 공정을 크게 변경할 필요가 없으며 마스크 구조를 조정하는 것만으로 안테나(131)를 동시에 형성할 수 있어 성숙 기술 개선의 어려움을 줄이고 어레이 기판(13)의 비용을 절감할 수 있다.
다른 구현에서, 제1 금속층(1311)은 또한 2 개의 금속 하위층을 포함할 수 있고, 즉, M은 2이고 j는 1이다. 구체적으로, 제1 금속층(1311)은 하부 기판(132)에 순차적으로 적층되는 제1 금속 하위층 및 제2 금속 하위층을 포함한다. 다음과 같은 세 가지 경우가 있다: 제1 금속 하위층에 대응하는 금속 라미네이트가 게이트 전극층(1332)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층 1333이거나; 제1 금속 하위층에 대응하는 금속 라미네이트가 게이트 전극층(1332)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이거나; 또는 제1 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층(1333)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
도 11은 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 이 구현에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명되지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
제1 금속층(1311)은 2 개의 금속 하위층을 포함한다. 제1 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층(1333)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트가 픽셀 전극층(1334)이다.
도 12는 또 다른 구현에서 도 13에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 이 구현에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명되지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
이 구현에서 박막 트랜지스터는 하단 게이트 구조이다. 즉, 게이트 전극층(1332)은 반도체 층(1335) 아래의 층에 위치한다. 도 12에 도시된 바와 같이, 반도체 층(1335)은 게이트 전극층(1332)과 소스/드레인 전극층(1333) 사이에 위치한다.
또한, 도 13은 또 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 이 구현에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명되지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
이 구현에서, 안테나(131)는 제2 금속층(1312)을 포함하지 않는다. 즉, 안테나(131)의 금속층은 제1 금속층(1311)만을 포함한다.
이 구현에서, 안테나(131)는 제2 금속층(1312)을 포함하지 않으며, 제2 금속층(1312)을 형성하기 위한 추가적인 기술이 필요하지 않다. 안테나(131)에서 금속층을 처리하는 기술에 소요되는 시간과 컴포넌트 층(133) 상의 금속 라미네이트를 처리하는 기술에 소요되는 시간은 동기식이어서 안테나(131)의 금속층을 형성하는 기술에 소비되는 전체 시간을 감소시킨다.
도 14는 또 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 이 구현에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명되지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
이 구현에서, 복수의 금속 라미네이트(1330)는 하부 기판 상에 순차적으로 적층된 제1 게이트 전극층(1336), 제2 게이트 전극층(1337), 소스/드레인 전극층(1333) 및 픽셀 전극층(1334)을 포함한다. 다시 말해, 복수의 금속 라미네이트(1330)의 금속 라미네이트는 제1 게이트 전극층(1336), 제2 게이트 전극층(1337), 소스/드레인 전극층(1333) 및 픽셀 전극층(1334)을 포함한다. 복수의 금속 라미네이트(1330)는 적어도 4 개의 금속 라미네이트이다.
또한, 적어도 하나의 유전체 라미네이트(1331)가 제2 게이트 전극층(1337)과 제1 게이트 전극층(1336) 사이에 배치되고, 적어도 하나의 유전체 라미네이트(1331)가 소스/드레인 전극층(1333)과 제2 게이트 전극층(1337) 사이에 배치되고, 픽셀 전극층(1334)과 소스/드레인 전극층(1333) 사이에 적어도 하나의 유전체 라미네이트(1331)가 배치된다. 이 실시예에서, 박막 트랜지스터는 듀얼 게이트 구조이다. 반도체 층(1335)은 제1 게이트 전극층(1336)과 제2 게이트 전극층(1337) 사이에 위치한다.
j 번째 금속 하위층에 대응하는 금속 라미네이트는 제1 게이트 전극층(1336)이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 제2 게이트 전극층(1337), 또는 소스/드레인 전극층(1333)이다. 이 경우, 제1 금속층(1311)은 2 개의 금속 하위층, 3 개의 금속 하위층 또는 4 개의 금속 하위층을 포함할 수 있다.
또는, j 번째 금속 하위층에 대응하는 금속 라미네이트는 제2 게이트 전극층(1337)이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333) 또는 픽셀 전극층이다. 이 경우, 제1 금속층(1311)은 2 개의 금속 하위층 또는 3 개의 금속 하위층을 포함할 수 있다.
대안으로, j 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이고, (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다. 제1 금속층(1311)은 2 개의 금속 하위층을 포함한다.
도 10에 도시된 바와 같이, 제1 금속층(1311)은 4 개의 금속 라미네이트를 포함한다. 제1 금속층(1311)은 하부 기판(132) 상에 순차적으로 적층된 제1 금속 하위층, 제2 금속 하위층, 제3 금속 하위층 및 제4 금속 하위층을 포함한다. 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트인 경우 전극층(1336)일 때, 제2 금속 하위층에 대응하는 금속 라미네이트는 제2 게이트 전극층(1337)이고, 제3 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이고, 제4 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다. 이 경우, 컴포넌트 층(133) 상의 복수의 금속 라미네이트(1330)는 제1 금속층(1311) 상의 모든 금속 하위층과 일대일 대응한다. M은 4이고, j는 1, 2 또는 3과 같을 수 있다.
이 구현에서, 제1 금속층(1311)은 컴포넌트 층(133) 상에 4 개의 금속 하위층을 포함하여 제1 금속층(1311)의 두께가 상대적으로 크다. 따라서, 제2 금속층(1312)의 두께가 상대적으로 작고, 제2 금속층(1312)을 별도로 제조하는 기술에 소요되는 시간을 줄일 수 있다. 이러한 방식으로, 안테나(131)의 금속층을 제조하는 기술에 소비되는 시간이 더욱 감소되고, 어레이 기판(13)을 제조하는 기술에 소비되는 시간이 크게 감소된다.
이 구현에서, 듀얼 게이트 구조가 박막 트랜지스터로 사용된다. 한편, 박막 트랜지스터는 디스플레이(1)를 제어하여 픽처를 더 빠르게 표시함으로써 디스플레이(1)의 품질을 향상시킬 수 있다. 다른 한편, 듀얼 게이트 구조는 복수의 금속 라미네이트(1330)의 금속 라미네이트 수량을 증가시키고, 이에 의해 제1 금속층(1311) 상의 각각의 금속 하위층의 옵션을 증가시키고 제1 금속층(1311)이 형성된 후에 제1 금속층(1311)이 더 크게 될 수 있게 한다.
다른 구현에서, 제1 금속층(1311)이 2 개의 금속 하위층을 포함하는 경우, 즉 M이 2인 경우, 제1 금속층(1311)은 하부 기판(132) 상에 순차적으로 적층되는 제1 금속 하위층 및 제2 금속 하위층을 포함한다. 다음의 6 가지 경우가 있다: 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트 전극층(1336)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트가 제2 게이트 전극층(1337)이고; 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트 전극층(1336)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이거나; 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트 전극층(1336)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이거나; 제1 금속 하위층에 대응하는 금속 라미네이트가 제2 게이트 전극층(1337)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이거나; 제1 금속 하위층에 대응하는 금속 라미네이트가 제2 게이트 전극층(1337)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이거나; 또는 제1 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층(1333)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
제1 금속층(1311)이 3 개의 금속 하위층을 포함하는 경우, 즉 M이 3인 경우, 제1 금속층(1311)은 하부 기판(132) 상에 순차적으로 적층된 제1 금속 하위층, 제2 금속 하위층 및 제3 금속 하위층을 포함한다. 다음과 같은 4 가지 경우가 있다: 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트 전극층(1336)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트가 제2 게이트 전극층(1337)이고, 제3 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층(1333)이거나; 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트 전극층(1336)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층(1333)이고, 제3 금속 하위층에 대응하는 금속 라미네이트가 픽셀 전극 층(1334)이거나; 제1 금속 하위층에 대응하는 금속 라미네이트가 제1 게이트 전극층(1336)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트가 제2 게이트 전극층(1337)이고, 제3 금속 하위층에 대응하는 금속 라미네이트가 픽셀 전극층(1334)이거나, 또는 제1 금속 하위층에 대응하는 금속 라미네이트가 제2 게이트 전극층(1337)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이고, 제3 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
구체적으로, 도 15 및 도 16을 참조한다. 도 15는 또 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 도 16은 또 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 도 15 및 도 16에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명하지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
도 15에 도시된 바와 같이, 이 구현에서, 제1 금속층(1311)은 하부 기판(132) 상에 순차적으로 적층되는 제1 금속 하위층, 제2 금속 하위층 및 제3 금속 하위층을 포함한다. 제1 금속 하위층에 대응하는 금속 라미네이트가 제2 금속층일 때 게이트 전극층(1337)일 때, 제2 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층(1333)이고, 제3 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
도 16에 도시된 바와 같이, 이 구현에서, 제1 금속층(1311)은 하부 기판(132) 상에 순차적으로 적층되는 제1 금속 하위층 및 제2 금속 하위층을 포함한다. 제1 금속 하위층에 대응하는 금속 라미네이트가 소스/드레인 전극층(1333)인 경우, 제2 금속 하위층에 대응하는 금속 라미네이트는 픽셀 전극층(1334)이다.
또한, 도 17은 또 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 이 구현에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명되지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
이 구현에서, 안테나(131)는 제2 금속층(1312)을 포함하지 않는다. 즉, 안테나(131)의 금속층은 제1 금속층(1311)을 포함한다. 이 구현에서 안테나(131)는 제2 금속층을 포함하지 않는다. 안테나(131)의 금속층을 처리하는 기술에 소요되는 시간과 컴포넌트 층(133)의 금속 라미네이트를 처리하는 기술에 소요되는 시간은 동기적이므로, 제2 금속층(1312)을 형성하는 데 별도의 기술이 필요하지 않다. 안테나(131)의 금속층을 형성하는 기술에 소요되는 전체 시간을 감소시킨다.
또한, 도 18은 또 다른 구현에서 도 3에 도시된 어레이 기판(13)의 개략적인 구조도이다. 전술한 어레이 기판(13)의 것과 동일한 이 구현에 도시된 어레이 기판(13)의 대부분의 기술적 솔루션은 다시 상세히 설명되지 않는다. 이 구현에 도시된 어레이 기판(13)의 구조는 도 4 내지 도 9의 임의의 어레이 기판(13)의 구조와 결합될 수 있다.
이 구현에서, 제1 금속층(1311)의 두께 및 재료는 복수의 금속 라미네이트(1330) 중 어느 하나의 두께 및 재료와 동일하다. 즉, 이 구현에서, 제1 금속층(1311) 및 복수의 금속 라미네이트(1330) 중 오직 하나만이 동일한 공정에서 동시에 형성된다.
이 구현에서, 한편으로는 안테나(131)가 어레이 기판(13)에 통합되고, 안테나(131)는 디스플레이(1) 위의 공간을 이용하여 직접적으로 통신을 수행할 수 있으며, 통신 중에 안테나(131)의 여유 공간이 충분하므로, 안테나(131)의 통신 품질이 상대적으로 바람직하다. 다른 한편, 안테나(131)는 2 개의 금속층을 포함한다. 제1 금속층(1311)과 컴포넌트 층(133) 상의 복수의 금속 라미네이트(1330) 중 어느 하나를 동시에 형성하여 제1 금속층(1311)을 제조하는 기술에 소요되는 시간을 줄이며, 이에 의해 안테나 제조 기술에 소요되는 시간을 단축한다. 제2 금속층(1312)은 안테나(131)의 두께를 증가시켜 안테나(131)의 대역폭을 증가시키고 안테나(131)의 열 저항을 감소시킨다.
도 19는 제2 실시예에 따라 도 2에 도시된 스크린 컴포넌트(10)의 디스플레이(1)의 개략적인 구조도이다. 이 실시예에서 제1 실시예와 동일한 대부분의 기술 솔루션의 내용은 다시 상세히 설명하지 않는다. 제2 실시예와 제1 실시예의 차이점은 다음과 같다:
정렬된 기판(11) 및 안테나(131)는 엇갈리게 배열된다. 즉, 하부 기판(132) 상의 정렬된 기판(11)의 투영은 하부 기판(132) 상의 안테나(131)의 투영과 중첩되지 않는다. 패키징 부재(17)는 안테나(131)의 주변을 둘러싸고 있다. 도 18에 도시된 바와 같이, 패키징 부재(17)는 컴포넌트 층(133)으로부터 떨어진 안테나(131)의 측면에 위치하고, 하부 기판(132)으로부터 떨어진 안테나(131)의 측면에 위치한다.
본 실시예에서, 패키징 부재(17)는 안테나(131)를 둘러싸고 있어 먼지 또는 기타 이물질이 안테나(131)로 유입되어 안테나(131)의 성능에 영향을 미치는 것을 방지한다. 정렬된 기판(11)과 안테나(131)는 엇갈리게 배치되어 정렬된 기판(11)이 안테나(131)의 방사 신호를 차단하는 것을 방지하고 안테나(131)의 통신 품질을 향상시킨다.
도 20은 제3 실시예에 따라 도 2에 도시된 스크린 컴포넌트(10)의 디스플레이(1)의 개략적인 구조도이다. 전술한 실시예의 것과 동일한 본 실시예의 대부분의 기술 솔루션의 내용은 다시 상세히 설명하지 않는다. 제3 실시예와 전술한 실시예의 차이점은 다음과 같다:
이 실시예에서, 디스플레이 층(12)은 복수의 어레이의 발광 다이오드(121)를 포함한다. 이 실시예에서, 디스플레이(1)는 마이크로 발광 다이오드 패널이다.
이 실시예에서, 디스플레이는 고휘도(high brightness), 고효율(high efficiency) 및 저전력 소모(low power consumption), 초 고해상도(ultra-high resolution) 및 초 고색 채도(ultra-high color saturation rate) 및 비교적 긴 서비스 수명(relatively long service life)과 같은 특징을 가진다.
도 21은 제4 실시예에 따라 도 2에 도시된 스크린 컴포넌트(10)의 디스플레이(1)의 개략적인 구조도이다. 전술한 실시예의 것과 동일한 본 실시예의 대부분의 기술 솔루션의 내용은 다시 상세히 설명하지 않는다.
정렬된 기판(11)은 베이스 보드(11) 및 컬러 광 필터 층(112)을 포함한다. 컬러 광 필터 층(5)은 베이스 보드(11)와 디스플레이 층(12) 사이에 위치한다. 컬러 광 필터 층(112)은 적색, 녹색, 및 청색을 사용하여 다양한 색상을 생성하므로, 디스플레이(1)의 컬러 디스플레이를 구현한다. 컬러 광 필터층(112)은 광 필터 기능을 가지며 일반적으로 내열성, 높은 채도율 및 바람직한 침투 특성을 가져야 한다.
본 실시예에서, 디스플레이(1)는 액정 디스플레이 패널이다. 따라서, 디스플레이 층(12)은 액정 층이다.
도 4 내지 도 18을 모두 참조하면, 실시예는 다른 어레이 기판(13)을 추가로 제공한다. 어레이 기판(13)은 하부 기판(132), 및 하부 기판(132)의 동일한 면에 위치하는 안테나(131), 컴포넌트 층(133) 및 케이블 층(134)을 포함한다. 안테나(131)와 케이블 층(134)은 간격을 두고 배치되고, 케이블 층(134) 상의 케이블은 컴포넌트 층(133) 상의 박막 트랜지스터에 연결된다. 안테나(131)는 적어도 2 개의 도전 층을 포함한다. 적어도 하나의 전도층의 두께와 재료는 모두 컴포넌트 층(133) 상의 금속 라미네이트의 것과 동일하다. 적어도 하나의 전도층은 제1 금속층(1311)의 임의의 금속 하위층을 포함한다. 적어도 두 개의 전도층 모두 층은 제1 금속층(1311) 상의 대응하는 금속 하위층일 수 있다. 대안으로, 적어도 2 개의 전도층 중 일부는 제1 금속층(1311) 상의 대응하는 금속 하위층일 수 있다. 구현에서, 3 개의 전도층이 있고 3 개의 전도층이 있다. 다른 구현에서, 3 개의 전도층이 있고, 2 개의 전도층은 제1 금속층(1311) 상의 2 개의 대응하는 금속 하위층일 수 있고, 나머지 전도층은 제2 금속층(1312)이다.
본 실시예에서는 안테나(131)가 어레이 기판(13)에 일체화되어 있기 때문에, 디스플레이(1) 위의 모든 공간이 안테나(131)의 여유 공간이 되어 통신 중에 안테나(131)의 여유 공간이 충분하고, 안테나(131)의 통신 품질은 상대적으로 바람직하다. 또한, 안테나(131)의 금속 하위층의 재료 및 두께는 모두 컴포넌트 층(133) 상에 존재하는 금속 하위층에 대응하는 금속 라미네이트의 재료 및 두께와 동일하다. 제조 과정에서 금속 하위층과 금속 라미네이트는 동일한 공정을 사용하여 동시에 형성되는 동일한 층 구조이며, 즉 안테나(131)와 컴포넌트 층(133)의 전도층의 일부 또는 전부가 동시에 생성된다. 이러한 방식으로, 안테나(131)의 전도층을 제조하는 기술에 소비되는 시간이 감소되어 어레이 기판(13)의 전체 제조 시간이 단축되고 비용이 낮아진다. 안테나(131)는 적어도 2 개의 도전 층을 포함한다. 따라서 안테나(131)의 총 두께는 상대적으로 커서 안테나(131)의 수신 및 전송 성능 요건을 충족하고, 안테나(131)의 대역폭을 증가시키고 안테나(131)의 열 저항을 감소시킨다.
또한, 하부 기판(132)은 디스플레이 영역, 케이블 영역 및 안테나 영역을 갖는다. 컴포넌트 층(133)은 디스플레이 영역에 위치한다. 케이블 층(134)은 케이블 영역에 위치한다. 케이블 영역은 디스플레이 영역과 하부 기판(132)의 상단 에지(136) 사이에 위치한다. 대안으로, 케이블 영역은 하부 기판(132)의 디스플레이 영역과 하단 에지(137) 사이에 위치한다. 케이블 영역과 안테나 영역은 비 디스플레이 영역에 위치한다.
이 실시예에서, 케이블 영역은 디스플레이 영역과 상단 에지(136) 또는 하단 에지(137) 사이에 위치하며, 즉, 비 디스플레이 영역에 위치한 케이블 영역은 상단 에지(136)에 가깝거나 하단 에지(137)에 가까우므로, 디스플레이 영역의 폭을 줄이며, 이에 의해 스크린 대 본체 비율을 높이고 디스플레이(1)와 단말 장치(100)의 프레임을 좁히는 데 도움이 된다.
전술한 설명은 본 출원의 특정 구현일 뿐이며 본 출원의 보호 범위를 제한하려는 것은 아니다. 본 출원에 개시된 기술적 범위 내에서 당업자에 의해 용이하게 파악되는 임의의 변형 또는 대체는 본 출원의 보호 범위 내에 속한다. 따라서 본 출원의 보호 범위는 청구 범위의 보호 범위에 따른다.

Claims (13)

  1. 어레이 기판으로서,
    하부 기판, 상기 하부 기판의 동일한 면에 위치하는 안테나 및 컴포넌트 층을 포함하며,
    상기 컴포넌트 층 및 상기 안테나는 간격을 두고 배치되고, 상기 컴포넌트 층은 복수의 금속 라미네이트 및 적층된 복수의 유전체 라미네이트를 포함하고, 상기 금속 라미네이트 상기 유전체 라미네이트는 교대로 배치되어 복수의 박막 트랜지스터를 형성하고;
    상기 안테나는 제1 금속층을 포함하고, 상기 제1 금속층은 M 개의 금속 하위층을 포함하고, 여기서 M은 2보다 크거나 같은 정수이고, j 번째 금속 하위층과 상기 하부 기판 사이의 거리는 (j+1) 번째 금속 하위층과 상기 하부 기판 사이의 거리보다 작으며, j는 1보다 크거나 같은 정수이고;
    각각의 금속 하위층은 상기 복수의 금속 라미네이트 중 하나에 대응하며, 여기서 상기 j 번째 금속 하위층에 대응하는 금속 라미네이트와 상기 하부 기판 사이의 거리는 상기 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트와 상기 하부 기판 사이의 거리보다 작으며, 각각의 금속 하위층의 재료 및 두께는 대응하는 금속 라미네이트의 재료 및 두께와 동일한, 어레이 기판.
  2. 제1항에 있어서,
    상기 안테나는 제2 금속층을 더 포함하고, 상기 제2 금속층은 상기 하부 기판으로부터 멀리 떨어진 상기 제1 금속층의 측면 상에 적층되는, 어레이 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 금속 라미네이트는 상기 하부 기판 상에 순차적으로 적층되는 게이트 전극층, 소스/드레인 전극층, 및 픽셀 전극층을 포함하며, 상기 소스/드레인 전극층과 상기 게이트 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치되며, 상기 픽셀 전극층과 상기 소스/드레인 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치되며;
    상기 j 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 게이트 전극층이고, 상기 (j+1) 번째 금속 하위층에 대응하는 금속 라미네이트는 소스/드레인 전극층 또는 픽셀 전극층이고; 또는
    상기 j 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 소스/드레인 전극층이고, 상기 (j+1) 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 픽셀 전극층인, 어레이 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 복수의 금속 라미네이트는 상기 하부 기판 상에 순차적으로 적층되는 제1 게이트 전극층, 제2 게이트 전극층, 소스/드레인 전극층 및 픽셀 전극층을 포함하며, 상기 제2 게이트 전극층과 상기 제1 게이트 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치되고, 상기 소스/드레인 전극층과 상기 제2 게이트 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치되고, 상기 픽셀 전극층과 상기 소스/드레인 전극층 사이에 적어도 하나의 유전체 라미네이트가 배치되며;
    상기 j 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 제1 게이트 전극층이고, 상기 (j+1) 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 제2 게이트 전극층, 상기 소스/드레인 전극층 또는 픽셀 전극층이거나;
    상기 j 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 제2 게이트 전극층이고, 상기 (j+1) 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 소스/드레인 전극층 또는 상기 픽셀 전극층이거나; 또는
    상기 j 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 소스/드레인 전극층이고, 상기 (j+1) 번째 금속 하위층에 대응하는 상기 금속 라미네이트는 상기 픽셀 전극층인, 어레이 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 어레이 기판은 케이블 층 및 복수의 안테나를 포함하는 적어도 하나의 안테나 어레이를 포함하며, 상기 케이블 층, 상기 안테나 어레이 및 상기 컴포넌트 층은 모두 상기 하부 기판의 동일한 면에 위치하며, 상기 안테나 어레이 및 상기 케이블 층은 간격을 두고 배치되며;
    상기 케이블 층의 케이블 출구부는 상기 컴포넌트 층과 상기 하부 기판의 제1 에지 사이에 위치하며, 상기 제1 에지는 상기 하부 기판의 상단 에지 또는 하단 에지이고, 상기 안테나 어레이는 상기 컴포넌트 층과 상기 제1 에지 사이에 위치하는, 어레이 기판.
  6. 제5항에 있어서,
    상기 제1 에지의 연장 방향을 따라, 상기 적어도 하나의 안테나 어레이는 상기 케이블 출구부의 일측 또는 상기 케이블 출구부의 양측에 위치하는, 어레이 기판.
  7. 제1항 또는 제2항에 있어서,
    상기 어레이 기판은 상기 안테나로부터 떨어진 상기 하부 기판의 측면에 위치하는 전도층을 더 포함하고, 상기 하부 기판 상의 상기 전도층의 투영은 상기 하부 기판 상의 상기 안테나의 투영을 덮는, 어레이 기판.
  8. 어레이 기판으로서,
    하부 기판, 및 상기 하부 기판의 동일한 면에 위치하는 안테나 및 컴포넌트 층을 포함하며, 상기 컴포넌트 층 및 상기 안테나는 간격을 두고 배치되고, 상기 컴포넌트 층은 적층되는 복수의 금속 라미네이트 및 복수의 금속 유전체 라미네이트를 포함하고, 상기 금속 라미네이트와 상기 유전체 라미네이트는 교대로 배치되어 복수의 박막 트랜지스터를 형성하고; 상기 안테나는 적층되는 제1 금속층 및 제2 금속층을 포함하며, 상기 제1 금속층은 상기 하부 기판과 상기 제2 금속층 사이에 위치하며, 상기 제1 금속층의 두께 및 재료는 모두 상기 복수의 금속 라미네이트 중 어느 하나의 두께 및 재료와 동일한, 어레이 기판.
  9. 어레이 기판으로서,
    하부 기판, 상기 하부 기판의 동일한 면에 위치하는 안테나, 컴포넌트 층 및 케이블 층을 포함하며, 상기 안테나 및 상기 컴포넌트 층은 간격을 두고 배치되고, 상기 안테나 및 상기 케이블 층은 간격을 두고 배치되고, 상기 케이블 층 상의 케이블은 상기 컴포넌트 층 상의 박막 트랜지스터에 연결되며; 그리고
    상기 안테나는 적어도 2 개의 전도층을 포함하고, 상기 전도층 중 적어도 하나의 두께 및 재료는 상기 컴포넌트 층 상의 금속 라미네이트의 두께 및 재료와 동일한, 어레이 기판.
  10. 디스플레이 스크린으로서,
    정렬된 기판, 디스플레이 층, 및 제1항 내지 제9항 중 어느 한 항에 따른 어레이 기판을 포함하며, 상기 정렬된 기판은 상기 어레이 기판의 반대편에 배치되고, 상기 디스플레이 층은 상기 정렬된 기판과 상기 어레이 기판 사이에 위치하는, 디스플레이 스크린.
  11. 제10항에 있어서,
    상기 정렬된 기판과 상기 안테나 사이에 위치하는 절연 층을 포함하는, 디스플레이 스크린.
  12. 제10항 또는 제11항에 있어서,
    상기 하부 기판과 상기 정렬된 기판 사이에 연결되고 상기 컴포넌트 층 주위에 배치되는 패키징 프레임을 더 포함하고, 상기 디스플레이 층은 상기 패키징 프레임의 내측에 위치하고 상기 안테나는 상기 패키징 프레임의 외측에 위치하는, 디스플레이 스크린.
  13. 단말 장치로서,
    하우징 및 제10항 내지 제12 항 중 어느 한 항에 따른 디스플레이 스크린을 포함하고, 상기 디스플레이는 상기 하우징에 장착되는, 단말 장치.
KR1020217002463A 2019-01-30 2020-01-17 어레이 기판, 디스플레이 및 단말 장치 KR102378994B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910093015.X 2019-01-30
CN201910093015.XA CN109786396B (zh) 2019-01-30 2019-01-30 阵列基板、显示屏及终端设备
PCT/CN2020/072884 WO2020156260A1 (zh) 2019-01-30 2020-01-17 阵列基板、显示屏及终端设备

Publications (2)

Publication Number Publication Date
KR20210024104A true KR20210024104A (ko) 2021-03-04
KR102378994B1 KR102378994B1 (ko) 2022-03-24

Family

ID=66502927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002463A KR102378994B1 (ko) 2019-01-30 2020-01-17 어레이 기판, 디스플레이 및 단말 장치

Country Status (5)

Country Link
US (1) US20210151474A1 (ko)
EP (1) EP3809465A4 (ko)
KR (1) KR102378994B1 (ko)
CN (1) CN109786396B (ko)
WO (1) WO2020156260A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786396B (zh) * 2019-01-30 2021-04-09 华为技术有限公司 阵列基板、显示屏及终端设备
CN112562503A (zh) * 2019-09-26 2021-03-26 昆山国显光电有限公司 显示面板及显示终端
CN110740200B (zh) * 2019-09-27 2021-02-26 华为技术有限公司 显示屏及电子设备
CN110993626B (zh) * 2019-12-20 2022-09-30 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和可穿戴设备
CN113066815B (zh) * 2020-01-02 2022-10-21 昆山国显光电有限公司 显示模组及其制作方法、显示终端
CN111370452B (zh) * 2020-03-17 2023-04-18 京东方科技集团股份有限公司 显示背板及其制作方法
CN111474607A (zh) * 2020-04-21 2020-07-31 Tcl华星光电技术有限公司 一种用于降低反射率的涂层、显示面板及显示装置
CN111900186B (zh) * 2020-06-17 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111812877B (zh) * 2020-08-13 2023-07-21 京东方科技集团股份有限公司 显示面板及显示装置
CN112350065A (zh) * 2020-10-30 2021-02-09 昆山国显光电有限公司 显示面板、显示装置和显示面板的制作方法
CN112462561B (zh) * 2020-12-22 2024-04-26 北京小米移动软件有限公司 电致变色模组及其制备方法、电子设备
CN114281211A (zh) * 2021-12-23 2022-04-05 云谷（固安）科技有限公司 显示面板和显示装置
WO2023225984A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 阵列基板、显示面板和用于制造阵列基板的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329363A1 (en) * 2014-12-16 2016-11-10 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device
CN107067969A (zh) * 2017-04-20 2017-08-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
KR20170124523A (ko) * 2016-04-01 2017-11-10 보에 테크놀로지 그룹 컴퍼니 리미티드 Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308266B (zh) * 2008-07-11 2010-06-02 昆山龙腾光电有限公司 液晶显示面板、液晶显示装置和电子设备
WO2011022101A2 (en) * 2009-05-22 2011-02-24 Arizona Board Of Regents, For And On Behalf Of Arizona State University Flexible antennas and related apparatuses and methods
CN102479995A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 天线结构及触控显示面板
US20140080411A1 (en) * 2012-09-14 2014-03-20 Anand S. Konanur Integration of a near field communication coil antenna behind a screen display for near field coupling
CN102931199A (zh) * 2012-11-02 2013-02-13 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN106950748A (zh) * 2017-05-12 2017-07-14 京东方科技集团股份有限公司 显示装置、彩膜基板、移动终端及其驱动方法
CN109786396B (zh) * 2019-01-30 2021-04-09 华为技术有限公司 阵列基板、显示屏及终端设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329363A1 (en) * 2014-12-16 2016-11-10 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device
KR20170124523A (ko) * 2016-04-01 2017-11-10 보에 테크놀로지 그룹 컴퍼니 리미티드 Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스
CN107067969A (zh) * 2017-04-20 2017-08-18 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置

Also Published As

Publication number Publication date
US20210151474A1 (en) 2021-05-20
CN109786396A (zh) 2019-05-21
CN109786396B (zh) 2021-04-09
WO2020156260A1 (zh) 2020-08-06
KR102378994B1 (ko) 2022-03-24
EP3809465A1 (en) 2021-04-21
EP3809465A4 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
KR102378994B1 (ko) 어레이 기판, 디스플레이 및 단말 장치
JP7472365B2 (ja) 表示装置
JP7110315B2 (ja) 電子機器
US20200257402A1 (en) Touch panel
TWI696284B (zh) 顯示裝置
JP2023051989A (ja) 表示装置
KR102641273B1 (ko) 터치 센서 및 터치 패널
CN109031824B (zh) 阵列基板、显示屏及电子设备
TWI684173B (zh) 影像處理裝置、顯示系統以及電子裝置
WO2020038200A1 (zh) 显示面板及制备方法以及电子设备
US10141525B2 (en) Light-emitting device, module, and electronic device
KR20180099666A (ko) 표시 장치, 표시 모듈, 및 전자 기기
JP2002232538A (ja) 電子装置
US20130307800A1 (en) Touch display panel
WO2020244502A1 (zh) 一种触控显示基板及其制作方法、触控显示装置
US11735121B2 (en) Display apparatus
CN111597892A (zh) 一种显示面板及显示装置
WO2020155590A1 (zh) 显示面板、其制备方法及显示终端
KR20200078829A (ko) 전계 발광 표시장치
WO2022123379A1 (ja) 表示装置、表示装置の作製方法、及び電子機器
JP2024074947A (ja) 発光装置
CN115275059A (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant