JPS61268066A - 薄膜トランジスタの製造法 - Google Patents

薄膜トランジスタの製造法

Info

Publication number
JPS61268066A
JPS61268066A JP11081685A JP11081685A JPS61268066A JP S61268066 A JPS61268066 A JP S61268066A JP 11081685 A JP11081685 A JP 11081685A JP 11081685 A JP11081685 A JP 11081685A JP S61268066 A JPS61268066 A JP S61268066A
Authority
JP
Japan
Prior art keywords
gate
film transistor
sputtering
nitrogen
tpt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11081685A
Other languages
English (en)
Other versions
JPH0628317B2 (ja
Inventor
Jun Kuwata
純 桑田
Kuni Ogawa
小川 久仁
Koji Nomura
幸治 野村
Yosuke Fujita
洋介 藤田
Atsushi Abe
阿部 惇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60110816A priority Critical patent/JPH0628317B2/ja
Publication of JPS61268066A publication Critical patent/JPS61268066A/ja
Publication of JPH0628317B2 publication Critical patent/JPH0628317B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、焦電型赤外検出器のような受光素子、EL表
示装置のような発光素子等の駆動に使用される薄膜トラ
ンジスタ(以下TFTと略す)の製造′方法に関するも
のである。
従来の技術 一般的なTFTKついて第1図で説明する◇ ・TPT
は、絶縁基板1の上にゲート電極2、これを被覆する酸
化物層3、その上に半導体層4、前記半導体層40両端
に接触するソース電極6およびドレイン電極eを設けて
構成されている。
絶縁基板1としては、ガラスまたはセラミック等が使用
される0ゲート電極2は、その材料としてアルミニウム
(AJ)、金(Au)、クロム(Cr)等の金属が使用
され、真空蒸着、スパッタリング等の方法により、マス
ク蒸着、フォトエツチング技術を用いて形成される〇 (Si2N3)、五酸化タンタル(T a 20 s 
)等が使用され、真空蒸着、スパッタリング、CVD等
の方法によシ形成される。半導体層4は、その材料とし
て一般にセレン化カドミウム(Cd’s)、硫化カドミ
ウム(CdS)、テルル(Te )等が使用され、真空
蒸着、スパッタリング等の方法で形成される。
ソース電極S 、ドレイン電@6としては、一般には、
Al、Au、Cr等の金属が用いられる。
TPTの相互コンダクタンスqmは以下のように表わさ
れる。
q =−pcO!(VG−VT )   ”−”(1)
L ここでWはTPTのチャネルの幅、Lはチャネルの長さ
、μは半導体層4の移動度、Coxは酸化層30単位面
積abの容量、vGはTPTのゲート電圧、vTはしき
い値電圧である。ところでC0エ は、 と表わされる。ここでε。は真空の誘電率、C1とt。
! はそれぞれ酸化物層3の比誘電率および厚さを表わ
している。したがって、qrnを大きくするためには、
C1の大きな材料を選ぶ必要がある。
ところで従来、TETにおいてドレイン電流を変化させ
るためにゲートとソースとの間に電圧を加えると、その
ゲートとソースとの間にも電流が流れ(ゲートリーク)
TPTのqmが小さくなるという現象が見られた。また
ゲート電圧が0でソースとドレインとの間に電圧を加え
たときのドレイン電流l0FFは、前記ゲートリークが
存在すれば、大きくなる0したがって、ゲート電圧を加
えたときのドレイン電流工。Nと工。FFとの比(以下
オン/オフ比という)は前記ゲートリークが大きくなれ
ば、いちじるしく小さくなる。
次に、前記TPTをマトリックス型EL表示装置の駆動
に使用した場合を考えてみる。
第2図は、一般的なTPTを利用したマトリックス型E
L表示装置の一絵素の回路図を示したものである0すな
わち、スイッチングトランジスタT11一方の端子が前
記スイッチングトランジスタT1 のソース端子に接続
されている蓄積用コンデンサC8,ゲート端子が前記ス
イッチングトランジスタT1 のソース端子に接続され
、かつそのソース端子がコンデンサの他方の端子と接続
されている電力用トランジスタT2、および、一方の端
子が前記電力用トランジスタT2のドレイン端子に接続
され、他方の端子が外部の高周波ドライブ電源7に接続
されているEL素子CKL で構成されている。・また
、前記スイッチングトランジスタT。
のドレイン端子は情報信号母線x1 に、ゲート端子は
スイッチング信号母線Y1 にそれぞれ接続され、前記
蓄積用コンデンサC8の一方の端子と前記電力用トラン
ジスタT2のドレイン端子は、前記高周波ドライブ電源
7に接続する共通垂直母線Pに接続されている◇ xl、Ylに、電圧が加えられると、T1 はオン状態
となり、C8に電荷が蓄積され、T2のゲート電圧が上
昇するため、T2がオン状態となり、CKLが発光する
0この時、与えられた時間内にcBへの充電を完了する
ためには、T1のIONが充分に大きくなければならな
い。たとえば、C3の容量が50pFであシ、20マイ
クロ秒以内に充電を完了するためには、xl に加えら
れた電圧を20Vとすれば、工。Nは、60μA以上必
要である。
次にXl、Ylの電圧が0となり、T1がオフ状態にな
ればC8に蓄積されている電荷は、T1のオフ抵抗を通
して放電を開始するが、T1のオフ抵抗が十分大きけれ
ば、その放電は徐々にしか行なわれず、T2のゲート電
圧は長時間高電位に保持され、T2はオン状態を維持し
、次にXl、Ylに電圧が加えられるまで、CKL は
発光し続ける。
この時T、のl0FFがゲートソース間のゲートリーク
などにより大きくなれば、C8に蓄積された電荷はすみ
やかに放電され、T2がオフ状態となり、CKL の発
光が停止する。したがって面順次方式の利点がそこなわ
れることになる。
ここで、たとえばCKLの発光が10ミリ秒以上持続す
るためには、T2のゲート電圧の降下が10vまで許さ
れるとすれば、C8の容量を6゜piとしてT1のl0
FFは5nA以下でなければならない。したがって、前
記の”ONの条件とあわせれば、T1のオン/オフ比は
10000倍以上必要である。
一方、焦電型赤外検出器の高出力インピーダンスで微少
な出力信号を低雑音でインピーダンス変換を行う目的と
して用いる場合、ゲート電圧がなるべく小さくて電流値
が大きく変化する9−が大きいことが重要なポイントと
なる。そのために、比誘電率ε1が60以上で耐圧が大
きく、ゲートリークが小さなゲート酸化膜が望まれる。
しかし比誘電率ε1.が6o以上の誘電体薄膜には、チ
タン酸バリウム、チタン酸鉛、チタン酸ストロンチウム
といったいわゆるペロブスカイ)W酸化物薄膜があるが
、耐圧が高く、欠陥における絶縁破壊が電気的に開放に
するには、ゲート電極、ソース。
ドレイン取シ出し電極の厚みと材質に制限が田て来る。
通常、電極の抵抗を下げるためにアルミニウムで200
■程度の厚みが必要であるが前記に示したペロブスカイ
ト型酸化物薄膜では、膜形成時に発生した欠陥のためゲ
ートリークが大きくTPTの動作は極めて不安定であっ
た。一方、従来よりゲート酸化物層に用いられている前
記の酸化アルミニウム、酸化タンタル等は、膜形成時に
発生した欠陥によるリークは、電圧印加後電気的に短絡
から開放状態になる自己回復絶縁破壊する膜であり、絶
縁性に関しては有利であるがε、が小さかった。
発明が解決しようとする問題点 以上説明したように、酸化物層3の材料としては、TP
Tのオン/オフ比を大きくするためには、比誘電率e1
 が大きく、リーク電流の極めて小さいことが要求され
る。また、TPTの安定な特性を得るためには、界面単
位の少ないこと本必要である。
前記ゲートリークは、酸化物層の製造方法忙も起因して
いるが、TPTのゲートリークが極めて小さく、同一基
板上および製造ロフト間でのばらつきも小さくなるよう
に、各製造パラメータの正確な制御を行なうことは、非
常に困難であった。
本発明はかかる点に鑑みてなされたもので、ゲートリー
クが極めて小さく、qmが大きな、界面準位の少ない安
定な特性のTPTを提供するとともに、前記TPTを再
現性よく簡単に製造し得る方法を提供することを目的と
するものである。
問題点を解決するだめの手段 薄膜トランジスタのゲート酸化物層を、ペロプスカイト
形酸化物セラミックターゲットを用い、窒素を含むスパ
ッタガス中でスパッタリング法により形成した誘電体膜
により構成する。
作  用 ペロプスカイト形酸化物セラミックターゲットを用い窒
素を含むスパッタガス中でスパッタリング法により形成
した誘電体膜をゲート酸化膜に用いると、ゲートリーク
が小さく、大きなqmを持ち、界面準位の少ない安定な
特性のTPTができる。
実施例 第1図を用いて本発明のTPTの製造法の一実施例を示
す。
ガラスからなる絶縁基板1上に200 nm程度の膜厚
を有するAnからなるゲート電極2が設けられている。
その上にジルコン、チタン酸ストロンチウム(組成5x
(zro、2T10.8)03)のセラミックターゲッ
トを窒素と酸素の混合ガス雰囲気中で基板温度400’
Cで高周波マグネトロンスパッタすることにより形成し
た2 50 nm程度の膜厚を有する層3である。ゲー
ト酸化物層3の上には、50nm程度の膜厚を有するC
dSeからなる半導体層4が、その上には100 nm
程度の膜厚を有するAItからなるソース電極6とドレ
イン電極6が積層されて構成されている。
本発明如よるTPTでは、ゲートリークが非常に小さい
ため”OFFは1 nA以下となシ、酸化物層3の比誘
電率C4は、60〜10oとA22o3・の7に比べて
約10倍以上大きく、オン/オフ比は容易に10以上と
なシマトリックス型EL表示装置の駆動用TPTとして
も十分使用できる。また、9mがゲート酸化物膜にAL
203を用いたーTPTに較べ同一ドレイン電流で、3
倍以上となるためゲート電圧が5v程度でもオン/オフ
比が10’ 程度と非常に大きくなり、微小信号を扱う
焦電型赤外センサに組み込む低雑音のインピーダンス変
換器としても十分使用可能である〇また、CdS・と、
窒素を含むスパッタガスを用いて形成したジルコン、チ
タン酸ストロンチウム膜との界面特性は良好であり、経
時変化の少ない安定なTPTが得られた。
また、S r (Z r 、 T i ) Os系ペロ
ブスカイト形酸化物の代わp K B a (S n 
、 T i ) Os系酸化物を用いると、この膜は欠
陥により電気的に短絡状態に初期はあっても、電場が印
加されるとある電界で電気的に開放となり欠陥によるゲ
ートとドレインあるいはソース間の初期の短絡状態を解
除でき、窒素を含むスパッタガスを用いて形成したこの
スパッタ膜は、Cd8・との界面特性も良好であった。
同様に、5r(Ti 、Hf)03系、(Ba t S
 r )T iOs系のペロプスカイト形酸化物セラミ
ックターゲットを用い、窒素を含むスパッタガスを用い
ること忙より、比誘電率が40〜160と高く、絶縁破
壊電界強度も4MV/Sn と高く、CdSeとの界面
特性も良好でゲートリークの少ないTFTができた。
発明の効果 ゲート酸化物層として、リーク電流が小さく比誘電率の
大きい、半導体層との界面特性の優れたペロプスカイト
形酸化物ターゲットからスパッタして得た薄膜を用いる
ことKより、l0FFが小さく、オン/オフ比の大きい
TFTを提供できる。
【図面の簡単な説明】
第1図は、一般的なTPTの断面図、第2図はTFTを
用いたマトリックス型EL表示装置の−・・・半導体層
、6・・・・・・ソース電極、6・・・−・ドレイン電
極。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体層とゲート電極との間に介在させるゲート
    酸化物層を、ペロブスカイト形酸化物焼結体をターゲッ
    トとし、窒素を含むスパッタガスを用いてスパッタリン
    グ法により形成することを特徴とする薄膜トランジスタ
    の製造法。
  2. (2)窒素を含むスパッタガスとして、窒素と酸素の混
    合ガスあるいは、窒素と酸素と希ガスとの混合ガスを用
    いることを特徴とする特許請求の範囲第1項記載の薄膜
    トランジスタの製造法。 (2)ペロブスカイト形酸化物焼結体として、化学式を
    ABO_3と表記されるペロブスカイト形酸化物で、元
    素AをSr、Ba、Pbの中から少なくともひとつ選択
    し、元素BをTi、Zr、Hf、Snの中から少なくと
    もひとつ選択したペロブスカイト形酸化物焼結体を用い
    ることを特徴とする特許請求の範囲第1項記載の薄膜ト
    ランジスタの製造法。
JP60110816A 1985-05-23 1985-05-23 薄膜トランジスタの製造法 Expired - Lifetime JPH0628317B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60110816A JPH0628317B2 (ja) 1985-05-23 1985-05-23 薄膜トランジスタの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60110816A JPH0628317B2 (ja) 1985-05-23 1985-05-23 薄膜トランジスタの製造法

Publications (2)

Publication Number Publication Date
JPS61268066A true JPS61268066A (ja) 1986-11-27
JPH0628317B2 JPH0628317B2 (ja) 1994-04-13

Family

ID=14545386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60110816A Expired - Lifetime JPH0628317B2 (ja) 1985-05-23 1985-05-23 薄膜トランジスタの製造法

Country Status (1)

Country Link
JP (1) JPH0628317B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563168A (ja) * 1991-08-30 1993-03-12 Sharp Corp アクテイブマトリクス基板
JPH0653506A (ja) * 1991-11-11 1994-02-25 Gold Star Co Ltd 薄膜トランジスタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499576A (en) * 1978-01-23 1979-08-06 Sharp Corp Thin-film transistor and its manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5499576A (en) * 1978-01-23 1979-08-06 Sharp Corp Thin-film transistor and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563168A (ja) * 1991-08-30 1993-03-12 Sharp Corp アクテイブマトリクス基板
JPH0653506A (ja) * 1991-11-11 1994-02-25 Gold Star Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
JPH0628317B2 (ja) 1994-04-13

Similar Documents

Publication Publication Date Title
US4888246A (en) Dielectric thin film, and method for making the thin film
JPH0793969A (ja) 強誘電体容量素子
US5907470A (en) Dielectric thin film capacitor element
Choi et al. Low-voltage organic transistors and depletion-load inverters with high-K pyrochlore BZN gate dielectric on polymer substrate
US20040156164A1 (en) Novel gate dielectric
JPS61268066A (ja) 薄膜トランジスタの製造法
JPS63226981A (ja) 超伝導集積回路装置およびその製造方法
JPS6159779A (ja) 薄膜トランジスタ
CN111129150B (zh) 一种铁电薄膜晶体管及其制造方法
JPS6167964A (ja) 薄膜トランジスタ
JP3198453B2 (ja) 半導体装置及びその製造方法
JPH04118977A (ja) 酸化物超電導三端子素子
JPH0563947B2 (ja)
JP2001189422A (ja) 薄膜キャパシタの製造方法
JPS5828726B2 (ja) 半導体コンデンサ用磁器
JPS63216378A (ja) 薄膜トランジスタ
JP2000082796A (ja) 半導体装置
JPH0745880A (ja) 絶縁体薄膜と酸化物超電導薄膜との積層膜
JP2000243923A (ja) 強誘電体素子
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
JP2797885B2 (ja) 半導体集積回路用受動素子およびその製造方法
JPS59147460A (ja) 薄膜トランジスタ
JP2000082787A (ja) 半導体装置及びその製造方法
JPH0797641B2 (ja) 薄膜トランジスタ
JPS6338982A (ja) エレクトロルミネツセンス素子