JPH08167693A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08167693A JPH08167693A JP6311823A JP31182394A JPH08167693A JP H08167693 A JPH08167693 A JP H08167693A JP 6311823 A JP6311823 A JP 6311823A JP 31182394 A JP31182394 A JP 31182394A JP H08167693 A JPH08167693 A JP H08167693A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- metal oxide
- semiconductor device
- layer wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 充分な酸素欠陥を形成して実用的な電流（〜
ｍＡ）が流せる金属酸化物を利用した、ダイオード並び
にキャパシタとして動作する半導体装置を提供すること
を目的とする。 【構成】 この発明の半導体装置は、半導体基板上に、
金属酸化物とショットキィ接触を形成する金属により構
成された任意の形状の下層配線と、酸素欠陥を有する金
属酸化物膜を挟んで、酸素との親和力が該金属酸化物膜
に含まれる金属より大きい金属より構成される任意の形
状の上層配線をもつ縦型構造を特徴とする。
ｍＡ）が流せる金属酸化物を利用した、ダイオード並び
にキャパシタとして動作する半導体装置を提供すること
を目的とする。 【構成】 この発明の半導体装置は、半導体基板上に、
金属酸化物とショットキィ接触を形成する金属により構
成された任意の形状の下層配線と、酸素欠陥を有する金
属酸化物膜を挟んで、酸素との親和力が該金属酸化物膜
に含まれる金属より大きい金属より構成される任意の形
状の上層配線をもつ縦型構造を特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関する。更に詳しくは、この発明は、金属酸
化物を用いた半導体装置及びその製造方法に関する。
製造方法に関する。更に詳しくは、この発明は、金属酸
化物を用いた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】純粋な金属酸化物の場合、３から４ｅＶ
と大きいバンドギャップを有するので絶縁体としての性
質を示す。しかし、酸素欠陥が存在すると、ドナー準位
が生じ、ｎ型の半導体導電性を示す。金属酸化物は、上
記のように大きいバンドギャップを有するので、電流を
流すための適当なキャリアを酸素欠陥によって生じさせ
れば、高耐圧特性を示すダイオードとしての利用が期待
される。
と大きいバンドギャップを有するので絶縁体としての性
質を示す。しかし、酸素欠陥が存在すると、ドナー準位
が生じ、ｎ型の半導体導電性を示す。金属酸化物は、上
記のように大きいバンドギャップを有するので、電流を
流すための適当なキャリアを酸素欠陥によって生じさせ
れば、高耐圧特性を示すダイオードとしての利用が期待
される。
【０００３】金属酸化物をチャネルとして利用する半導
体装置として、第１１回強誘電体応用会議講演予稿集ｐ
２７−ｐ２８に示されているもの（文献１）が挙げられ
る。即ち、この文献１では酸化マグネシウム（ＭｇＯ）
上にレーザーアブレーション法によって形成したチタン
酸ストロンチウム（ＳｒＴｉＯ3 ）をチャネルに用いた
薄膜トランジスタにおいて、ニオブ（Ｎｂ）をオーミッ
クメタルとして用い、オーミック形成領域にアルゴン
（Ａｒ）イオンの注入を行なって酸素欠陥を作りキャリ
アを形成している。得られた半導体装置の特性は、ゲー
ト幅２０μｍに対し、１００ｎＡの電流が得られている
程度である。
体装置として、第１１回強誘電体応用会議講演予稿集ｐ
２７−ｐ２８に示されているもの（文献１）が挙げられ
る。即ち、この文献１では酸化マグネシウム（ＭｇＯ）
上にレーザーアブレーション法によって形成したチタン
酸ストロンチウム（ＳｒＴｉＯ3 ）をチャネルに用いた
薄膜トランジスタにおいて、ニオブ（Ｎｂ）をオーミッ
クメタルとして用い、オーミック形成領域にアルゴン
（Ａｒ）イオンの注入を行なって酸素欠陥を作りキャリ
アを形成している。得られた半導体装置の特性は、ゲー
ト幅２０μｍに対し、１００ｎＡの電流が得られている
程度である。
【０００４】また、金属酸化物を用いた半導体装置のう
ち、金属酸化物の絶縁特性と高誘電率特性を用いた半導
体装置としての利用は、例えば、日経マイクロデバイ
ス、ｐ１１１〜ｐ１１６、１９９２年１月号（文献２）
及び特開平５−２６７５６５号公報（文献３）にも示さ
れている。即ち、文献２では、Ｓｉ基板上にマグネトロ
ンスパッタで形成したＢａ0.5 Ｓｒ0.5 ＴｉＯ3 を用
い、金属酸化物の高温の熱工程を受ける下側の電極に熱
工程による劣化の少ないＰｔ／Ｔａを用い、上側の電極
にＴｉＮを用いたＤＲＡＭ用のキャパシタが記載されて
いる。一方、文献３では、誘電体にゾルゲル法で形成し
たＢａ0.7 Ｓｒ0.3 ＴｉＯ3 を用い、その下側の電極に
Ｐｔ／Ｔｉ、上側の電極にＰｔを用いたキャパシタが記
載されている。
ち、金属酸化物の絶縁特性と高誘電率特性を用いた半導
体装置としての利用は、例えば、日経マイクロデバイ
ス、ｐ１１１〜ｐ１１６、１９９２年１月号（文献２）
及び特開平５−２６７５６５号公報（文献３）にも示さ
れている。即ち、文献２では、Ｓｉ基板上にマグネトロ
ンスパッタで形成したＢａ0.5 Ｓｒ0.5 ＴｉＯ3 を用
い、金属酸化物の高温の熱工程を受ける下側の電極に熱
工程による劣化の少ないＰｔ／Ｔａを用い、上側の電極
にＴｉＮを用いたＤＲＡＭ用のキャパシタが記載されて
いる。一方、文献３では、誘電体にゾルゲル法で形成し
たＢａ0.7 Ｓｒ0.3 ＴｉＯ3 を用い、その下側の電極に
Ｐｔ／Ｔｉ、上側の電極にＰｔを用いたキャパシタが記
載されている。
【０００５】また文献２では、５００℃以上で熱処理を
施すと、Ｐｔ／Ｔｉ電極に反応が生じ、信頼性の低下を
生じることも報告されている。
施すと、Ｐｔ／Ｔｉ電極に反応が生じ、信頼性の低下を
生じることも報告されている。
【０００６】
【発明が解決しようとする課題】金属酸化物をチャネル
とした薄膜トランジスタとして使用している文献１で
は、電極とコンタクトする部分にＡｒイオン注入を行な
って酸素欠陥を形成することによりｎ+層を形成してい
るが、チャネルのＳｒＴｉＯ3 には、充分な酸素欠陥、
すなわちキャリアが形成されていないので、実用的な電
流が流れないと考えられる。
とした薄膜トランジスタとして使用している文献１で
は、電極とコンタクトする部分にＡｒイオン注入を行な
って酸素欠陥を形成することによりｎ+層を形成してい
るが、チャネルのＳｒＴｉＯ3 には、充分な酸素欠陥、
すなわちキャリアが形成されていないので、実用的な電
流が流れないと考えられる。
【０００７】また、この文献１のデバイスは、金属電極
が金属酸化物膜の両端にある横型構造であり、電流が流
れる方向の金属酸化物の距離が長く、電流が流れ難い構
造である。実際、この例での金属酸化物膜の通過電流
は、ゲート幅２０μｍに対して、１００ｎＡ程度であ
り、デバイスとして実用的な電流（〜ｍＡ）は、得られ
ていない。
が金属酸化物膜の両端にある横型構造であり、電流が流
れる方向の金属酸化物の距離が長く、電流が流れ難い構
造である。実際、この例での金属酸化物膜の通過電流
は、ゲート幅２０μｍに対して、１００ｎＡ程度であ
り、デバイスとして実用的な電流（〜ｍＡ）は、得られ
ていない。
【０００８】金属酸化物を高誘電体として用いた半導体
装置の従来例、即ち文献２及び３では、キャパシタとし
て用いる場合、金属酸化物の高誘電率特性を利用するの
で、リーク電流の存在によって、例えば、ＤＲＡＭのメ
モリーに蓄積されている電荷が消失し、キャパシタとし
ての特性を劣化させる。このために、文献２のように、
ペロブスカイト型の結晶化を促進するため６５０℃での
スパッタ成膜や、文献３のように７００℃以上の高温の
酸素処理等によって結晶化を促進し、金属酸化物のリー
ク電流を現象させる工夫を行なっている。
装置の従来例、即ち文献２及び３では、キャパシタとし
て用いる場合、金属酸化物の高誘電率特性を利用するの
で、リーク電流の存在によって、例えば、ＤＲＡＭのメ
モリーに蓄積されている電荷が消失し、キャパシタとし
ての特性を劣化させる。このために、文献２のように、
ペロブスカイト型の結晶化を促進するため６５０℃での
スパッタ成膜や、文献３のように７００℃以上の高温の
酸素処理等によって結晶化を促進し、金属酸化物のリー
ク電流を現象させる工夫を行なっている。
【０００９】しかしながら、高温でのスパッタ成膜や、
高温の酸素中焼成が必要なために、低温での処理が必要
なＳｉやＧａＡｓ等の半導体素子とのプロセス温度の整
合が取れない。このために、文献２のように、Ｐｔ／Ｔ
ａを電極に採用したり、ＦＥＴを先に作り込む従来の工
程では、ＩＣの多層配線がキャパシタの上下電極として
使用できるのにもかかわらず、文献３では、ＦＥＴ作製
工程より以前にキャパシタをつくりこむため、キャパシ
タ用の電極を別工程でつくる必要が生じている。このよ
うな電極や工程の大幅な変化は、電極材料への悪影響
（信頼性の低下）や、製造コストの大幅な増加をもたら
す。
高温の酸素中焼成が必要なために、低温での処理が必要
なＳｉやＧａＡｓ等の半導体素子とのプロセス温度の整
合が取れない。このために、文献２のように、Ｐｔ／Ｔ
ａを電極に採用したり、ＦＥＴを先に作り込む従来の工
程では、ＩＣの多層配線がキャパシタの上下電極として
使用できるのにもかかわらず、文献３では、ＦＥＴ作製
工程より以前にキャパシタをつくりこむため、キャパシ
タ用の電極を別工程でつくる必要が生じている。このよ
うな電極や工程の大幅な変化は、電極材料への悪影響
（信頼性の低下）や、製造コストの大幅な増加をもたら
す。
【００１０】このように、従来の技術では、金属酸化物
を半導体材料として利用する場合、金属酸化物に充分な
酸素欠陥が簡単には形成されず、電流を制御通過できる
半導体層としての特性を利用することが困難であり、そ
のオーミック接触電極の形成においても、あえてＡｒイ
オンの注入を行ないｎ+ 層を形成するなど、工程が複雑
になる問題があった。
を半導体材料として利用する場合、金属酸化物に充分な
酸素欠陥が簡単には形成されず、電流を制御通過できる
半導体層としての特性を利用することが困難であり、そ
のオーミック接触電極の形成においても、あえてＡｒイ
オンの注入を行ないｎ+ 層を形成するなど、工程が複雑
になる問題があった。
【００１１】また、金属酸化物を高誘電率の絶縁体とし
て利用する場合、高温処理が必要なため、ＳｉやＧａＡ
ｓ等の半導体基板上に形成する場合、電極や、製造工程
の変更が必要になり、信頼性の低下や、製造コストの増
加をもたらす問題があった。従って、この発明は、充分
な酸素欠陥を形成して実用的な電流（〜ｍＡ）が流せる
金属酸化物を利用した、ダイオード並びにキャパシタと
して動作する半導体装置を提供することを目的とする。
て利用する場合、高温処理が必要なため、ＳｉやＧａＡ
ｓ等の半導体基板上に形成する場合、電極や、製造工程
の変更が必要になり、信頼性の低下や、製造コストの増
加をもたらす問題があった。従って、この発明は、充分
な酸素欠陥を形成して実用的な電流（〜ｍＡ）が流せる
金属酸化物を利用した、ダイオード並びにキャパシタと
して動作する半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】かくしてこの発明によれ
ば、半導体基板上に、金属酸化物とショットキィ接触を
形成する金属により構成された任意の形状の下層配線
と、酸素欠陥を有する金属酸化物膜を挟んで、酸素との
親和力が該金属酸化物膜に含まれる金属より大きい金属
より構成される任意の形状の上層配線をもつ縦型構造を
特徴とする半導体装置が提供される。
ば、半導体基板上に、金属酸化物とショットキィ接触を
形成する金属により構成された任意の形状の下層配線
と、酸素欠陥を有する金属酸化物膜を挟んで、酸素との
親和力が該金属酸化物膜に含まれる金属より大きい金属
より構成される任意の形状の上層配線をもつ縦型構造を
特徴とする半導体装置が提供される。
【００１３】更に、この発明によれば、上記金属酸化物
膜が、金属酸化物膜を構成する金属のアルコキシドから
なる前駆体溶液を下層配線上へ塗布し、次いで焼成を空
気中３００℃〜５００℃の範囲で行なうことからなる加
水分解を利用したゾルゲル法により形成されてなること
を特徴とする半導体装置の製造方法も提供される。この
発明に使用できる半導体基板としては、特に限定され
ず、シリコン、ＧａＡｓ等が挙げられる。この半導体基
板上には下層配線が配設されるが、その前に窒化シリコ
ン、酸化シリコン等の絶縁膜を形成しておいてもよい。
絶縁膜を半導体基板上に形成することにより、基板上に
形成された他の半導体装置との製造工程の整合性を良好
にすることができる。絶縁膜の厚さは、３００〜５００
０Åである。
膜が、金属酸化物膜を構成する金属のアルコキシドから
なる前駆体溶液を下層配線上へ塗布し、次いで焼成を空
気中３００℃〜５００℃の範囲で行なうことからなる加
水分解を利用したゾルゲル法により形成されてなること
を特徴とする半導体装置の製造方法も提供される。この
発明に使用できる半導体基板としては、特に限定され
ず、シリコン、ＧａＡｓ等が挙げられる。この半導体基
板上には下層配線が配設されるが、その前に窒化シリコ
ン、酸化シリコン等の絶縁膜を形成しておいてもよい。
絶縁膜を半導体基板上に形成することにより、基板上に
形成された他の半導体装置との製造工程の整合性を良好
にすることができる。絶縁膜の厚さは、３００〜５００
０Åである。
【００１４】次に、この発明に使用できる下層配線は、
後に説明する金属酸化物膜を構成する金属とショットキ
ィ接触を形成する金属からなる。下層配線に使用できる
金属としては、例えば、白金、チタン、タングステン等
が挙げられ、このうち、白金が好ましい。下層配線の厚
さは５００〜２００００Åであり、更に６０００〜１０
０００Åであることが好ましい。ここで、５００Åより
小さいと配線が高抵抗化して好ましくなく、２００００
Åより大きいと電極エッジの段差が大きくなりすぎるの
で好ましくない。また、下層配線は必ずしも１層からな
る必要はなく、２層以上であってもよい。例えば、２層
からなる場合は、チタン／白金、アルミニウム／白金等
の積層体が挙げられる。このうち、チタン／白金からな
る積層体が半導体基板及び金属酸化物膜との密着力を考
慮すると好ましく、厚さはチタン層が５００〜１０００
Åであり、白金層が５００〜２０００Åである。なお、
下層配線は金属酸化物膜と接する上部表面に白金層が形
成されていることが好ましい。これは、白金層が酸化さ
れにくく、金属酸化物膜とある程度の密着力があるため
である。下層配線の形成方法は、特に限定されず、スパ
ッタ法、真空蒸着法等が挙げられ、所望の形状にするた
めにフォトリソグラフ法により成形してもよい。
後に説明する金属酸化物膜を構成する金属とショットキ
ィ接触を形成する金属からなる。下層配線に使用できる
金属としては、例えば、白金、チタン、タングステン等
が挙げられ、このうち、白金が好ましい。下層配線の厚
さは５００〜２００００Åであり、更に６０００〜１０
０００Åであることが好ましい。ここで、５００Åより
小さいと配線が高抵抗化して好ましくなく、２００００
Åより大きいと電極エッジの段差が大きくなりすぎるの
で好ましくない。また、下層配線は必ずしも１層からな
る必要はなく、２層以上であってもよい。例えば、２層
からなる場合は、チタン／白金、アルミニウム／白金等
の積層体が挙げられる。このうち、チタン／白金からな
る積層体が半導体基板及び金属酸化物膜との密着力を考
慮すると好ましく、厚さはチタン層が５００〜１０００
Åであり、白金層が５００〜２０００Åである。なお、
下層配線は金属酸化物膜と接する上部表面に白金層が形
成されていることが好ましい。これは、白金層が酸化さ
れにくく、金属酸化物膜とある程度の密着力があるため
である。下層配線の形成方法は、特に限定されず、スパ
ッタ法、真空蒸着法等が挙げられ、所望の形状にするた
めにフォトリソグラフ法により成形してもよい。
【００１５】次に、上記上層配線の上には、酸素欠陥を
有する金属酸化物膜が形成される。この発明に使用でき
る金属酸化物としては、例えば、Ｂａx Ｓｒ1-x ＴｉＯ
3 （０≦ｘ≦０．７）、ＳｒＴｉＯ3 、ＢａＭｇＦ4 、
ＬｉＮｂＯ3 、ＬｉＴａＯ3、ＣａＢｉ4 Ｔｉ4 Ｏ15、
ＫＮｂＯ3 、ＮａＮｂＯ3 等の高誘電率材料が挙げられ
る。このうち、Ｂａx Ｓｒ1-x ＴｉＯ3 （０＜ｘ≦０．
７、特に０．５＜ｘ≦０．７）が好ましい。また、金属
酸化物層の厚さは１０００〜３０００Åであり、更に２
０００〜２５００Åであることが好ましい。ここで、１
０００Åより小さいと破壊耐圧が著しく小さくなるので
好ましくなく、３０００Åより大きいと形成時にストレ
スによりクラックが生じるので好ましくない。金属酸化
物膜の形成方法は、ゾルゲル法が好ましい。この方法
は、金属酸化物を構成する金属のアルコキシドからなる
前駆体溶液を、例えばスピンコート等により塗布し、３
００〜５００℃の低温で焼成することにより金属酸化物
膜を形成する方法である。焼成温度が３００℃より低い
場合、金属酸化物膜の結晶化が十分ではなく、５００℃
より高い場合、半導体装置の製造工程自体を変更する必
要があり、また新たな配線材料の選択が必要となり、信
頼性の低下及び製造コストを増加させるので好ましくな
い。このような形成条件では完全な結晶状態（ペロブス
カイト構造）とならないが、比誘電率が２０〜３０のも
のを得ることができる。この値は、ＳｉＮに比べて４〜
６倍の比誘電率であり、絶縁体を金属で挟んだ構造のＭ
ＩＭ（メタル／絶縁体／メタル）キャパシタ材料として
使用することができる。また、金属酸化物膜は、所望の
形状にするためにフォトリソグラフ法により成形しても
よい。
有する金属酸化物膜が形成される。この発明に使用でき
る金属酸化物としては、例えば、Ｂａx Ｓｒ1-x ＴｉＯ
3 （０≦ｘ≦０．７）、ＳｒＴｉＯ3 、ＢａＭｇＦ4 、
ＬｉＮｂＯ3 、ＬｉＴａＯ3、ＣａＢｉ4 Ｔｉ4 Ｏ15、
ＫＮｂＯ3 、ＮａＮｂＯ3 等の高誘電率材料が挙げられ
る。このうち、Ｂａx Ｓｒ1-x ＴｉＯ3 （０＜ｘ≦０．
７、特に０．５＜ｘ≦０．７）が好ましい。また、金属
酸化物層の厚さは１０００〜３０００Åであり、更に２
０００〜２５００Åであることが好ましい。ここで、１
０００Åより小さいと破壊耐圧が著しく小さくなるので
好ましくなく、３０００Åより大きいと形成時にストレ
スによりクラックが生じるので好ましくない。金属酸化
物膜の形成方法は、ゾルゲル法が好ましい。この方法
は、金属酸化物を構成する金属のアルコキシドからなる
前駆体溶液を、例えばスピンコート等により塗布し、３
００〜５００℃の低温で焼成することにより金属酸化物
膜を形成する方法である。焼成温度が３００℃より低い
場合、金属酸化物膜の結晶化が十分ではなく、５００℃
より高い場合、半導体装置の製造工程自体を変更する必
要があり、また新たな配線材料の選択が必要となり、信
頼性の低下及び製造コストを増加させるので好ましくな
い。このような形成条件では完全な結晶状態（ペロブス
カイト構造）とならないが、比誘電率が２０〜３０のも
のを得ることができる。この値は、ＳｉＮに比べて４〜
６倍の比誘電率であり、絶縁体を金属で挟んだ構造のＭ
ＩＭ（メタル／絶縁体／メタル）キャパシタ材料として
使用することができる。また、金属酸化物膜は、所望の
形状にするためにフォトリソグラフ法により成形しても
よい。
【００１６】次に、金属酸化物膜の上には上層配線が形
成される。この発明に使用できる上層配線は、上記で説
明した金属酸化物膜を構成する金属より酸素に対する親
和力の大きい金属からなる。上層配線に使用できる金属
としては、例えば、チタン、白金、金、アルミニウム等
が挙げられ、このうち、チタンが好ましい。上層配線の
厚さは５００Å〜１０μｍであり、更に２〜１０μｍで
あることが好ましい。ここで、５００Åより小さいと高
抵抗化し好ましくなく、１０μｍより大きいと製作が困
難なので好ましくない。また、上層配線は必ずしも１層
からなる必要はなく、２層以上であってもよい。例え
ば、２層からなる場合は、チタン／金、白金／金等の積
層体が挙げられ、３層からなる場合は、チタン／白金／
金、タングステン／白金／金等の積層体が挙げられる。
このうち、チタン／金、チタン／白金／金からなる積層
体が半導体基板及び金属酸化物膜との密着力を考慮する
と好ましく、厚さは２層の場合、チタン層が５００〜１
０００Åであり、金層が２〜１０μｍであり、一方３層
の場合、チタン層が５００〜１０００Åであり、白金層
が１０００〜２０００Åであり、金層が２〜１０μｍで
ある。なお、上層配線は金属酸化物膜と接する下部表面
にチタン層が形成されていることが好ましい。これは、
チタン層が金属酸化物膜の表面から酸素を奪うことによ
り酸化チタンを形成し、金属酸化物膜表面に高濃度の酸
素欠乏層を形成し、オーミック接触を形成することがで
きるからである。上層配線の形成方法は、特に限定され
ず、スパッタ法、真空蒸着法等が挙げられ、所望の形状
にするためにフォトリソグラフ法により成形してもよ
い。
成される。この発明に使用できる上層配線は、上記で説
明した金属酸化物膜を構成する金属より酸素に対する親
和力の大きい金属からなる。上層配線に使用できる金属
としては、例えば、チタン、白金、金、アルミニウム等
が挙げられ、このうち、チタンが好ましい。上層配線の
厚さは５００Å〜１０μｍであり、更に２〜１０μｍで
あることが好ましい。ここで、５００Åより小さいと高
抵抗化し好ましくなく、１０μｍより大きいと製作が困
難なので好ましくない。また、上層配線は必ずしも１層
からなる必要はなく、２層以上であってもよい。例え
ば、２層からなる場合は、チタン／金、白金／金等の積
層体が挙げられ、３層からなる場合は、チタン／白金／
金、タングステン／白金／金等の積層体が挙げられる。
このうち、チタン／金、チタン／白金／金からなる積層
体が半導体基板及び金属酸化物膜との密着力を考慮する
と好ましく、厚さは２層の場合、チタン層が５００〜１
０００Åであり、金層が２〜１０μｍであり、一方３層
の場合、チタン層が５００〜１０００Åであり、白金層
が１０００〜２０００Åであり、金層が２〜１０μｍで
ある。なお、上層配線は金属酸化物膜と接する下部表面
にチタン層が形成されていることが好ましい。これは、
チタン層が金属酸化物膜の表面から酸素を奪うことによ
り酸化チタンを形成し、金属酸化物膜表面に高濃度の酸
素欠乏層を形成し、オーミック接触を形成することがで
きるからである。上層配線の形成方法は、特に限定され
ず、スパッタ法、真空蒸着法等が挙げられ、所望の形状
にするためにフォトリソグラフ法により成形してもよ
い。
【００１７】この発明の縦型構造を有する半導体装置
は、キャパシタ、ダイオード、バイパスコンデンサ等に
使用することができる。例えば、下層配線が、上層配線
と相対的に一定のＤＣ負バイアスを絶縁を破壊しない範
囲で印加することによりキャパシタとして使用すること
ができる。一定のＤＣ負バイアスに固定して、金属酸化
物膜を流れる電流を抑制すると、金属酸化物膜は絶縁体
としての特性を示し、ロスの小さいキャパシタとして動
作する。なお、一定のＤＣ負バイアスは、−０．５〜−
１０Ｖが好ましい。−１０Ｖより大きいと絶縁が破壊さ
れる恐れがあるので好ましくなく、−０．５Ｖより小さ
いと回路に制約が多いので好ましくない。
は、キャパシタ、ダイオード、バイパスコンデンサ等に
使用することができる。例えば、下層配線が、上層配線
と相対的に一定のＤＣ負バイアスを絶縁を破壊しない範
囲で印加することによりキャパシタとして使用すること
ができる。一定のＤＣ負バイアスに固定して、金属酸化
物膜を流れる電流を抑制すると、金属酸化物膜は絶縁体
としての特性を示し、ロスの小さいキャパシタとして動
作する。なお、一定のＤＣ負バイアスは、−０．５〜−
１０Ｖが好ましい。−１０Ｖより大きいと絶縁が破壊さ
れる恐れがあるので好ましくなく、−０．５Ｖより小さ
いと回路に制約が多いので好ましくない。
【００１８】また、上記では、簡単のため、１つの半導
体装置のみを例として説明したが、２つ以上の半導体装
置を同時に形成してもよく、他の半導体装置と組み合わ
せてもよい。
体装置のみを例として説明したが、２つ以上の半導体装
置を同時に形成してもよく、他の半導体装置と組み合わ
せてもよい。
【００１９】
【作用】この発明の半導体装置は、半導体基板上に、金
属酸化物とショットキィ接触を形成する金属により構成
された任意の形状の下層配線と、酸素欠陥を有する金属
酸化物膜を挟んで、酸素との親和力が該金属酸化物膜に
含まれる金属より大きい金属より構成される任意の形状
の上層配線をもつ縦型構造を特徴とするので、半導体基
板上に高耐圧の素子を形成することができ、基板上に形
成されたその他の能動素子とともに動作させることがで
き集積回路の高性能化が図られる。
属酸化物とショットキィ接触を形成する金属により構成
された任意の形状の下層配線と、酸素欠陥を有する金属
酸化物膜を挟んで、酸素との親和力が該金属酸化物膜に
含まれる金属より大きい金属より構成される任意の形状
の上層配線をもつ縦型構造を特徴とするので、半導体基
板上に高耐圧の素子を形成することができ、基板上に形
成されたその他の能動素子とともに動作させることがで
き集積回路の高性能化が図られる。
【００２０】また、下層配線が、金属酸化物膜と接する
上部表面に白金層を有し、上層配線が、金属酸化物膜と
接する下部表面にチタン層を有してなるので、下部配線
と金属酸化物膜間ではショットキィ接触が、上部配線と
金属酸化物膜間ではオーミック接触が形成される。ま
た、金属酸化物膜の上下配線の金属を変えることで、縦
方向に実用的な電流密度１〜１０Ａ／ｃｍ2 の電流を流
すことができる半導体装置が提供される。
上部表面に白金層を有し、上層配線が、金属酸化物膜と
接する下部表面にチタン層を有してなるので、下部配線
と金属酸化物膜間ではショットキィ接触が、上部配線と
金属酸化物膜間ではオーミック接触が形成される。ま
た、金属酸化物膜の上下配線の金属を変えることで、縦
方向に実用的な電流密度１〜１０Ａ／ｃｍ2 の電流を流
すことができる半導体装置が提供される。
【００２１】更に、下層配線が、チタン／白金の積層体
からなり、上層配線が、チタン／金又はチタン／白金／
金の積層体からなるので、更に特性の良好な半導体装置
が得られる。また、金属酸化物が、バリウムチタン酸ス
トロンチウム（Ｂａx Ｓｒ1-x ＴｉＯ3 ；０≦ｘ≦０．
７）であるので、従来のＳｉＮ等の絶縁物を使用したも
のと比べて比誘電率が向上した半導体装置が得られる。
からなり、上層配線が、チタン／金又はチタン／白金／
金の積層体からなるので、更に特性の良好な半導体装置
が得られる。また、金属酸化物が、バリウムチタン酸ス
トロンチウム（Ｂａx Ｓｒ1-x ＴｉＯ3 ；０≦ｘ≦０．
７）であるので、従来のＳｉＮ等の絶縁物を使用したも
のと比べて比誘電率が向上した半導体装置が得られる。
【００２２】更に、半導体基板と下層配線の間に、窒化
シリコン又は酸化シリコンが挟まれてなることにより、
半導体基板上の他の半導体装置とのプロセス整合が良好
となる。また、半導体装置が、ダイオードとして使用さ
れるので、高耐圧のダイオードが得られる。
シリコン又は酸化シリコンが挟まれてなることにより、
半導体基板上の他の半導体装置とのプロセス整合が良好
となる。また、半導体装置が、ダイオードとして使用さ
れるので、高耐圧のダイオードが得られる。
【００２３】更に、下層配線が、上層配線と相対的に一
定のＤＣ負バイアスを絶縁を破壊しない範囲で印加して
キャパシタとして使用するので、金属酸化物膜の絶縁体
としての特性が示され、ロスの少ないキャパシタが得ら
れる。また、一定のＤＣ負バイアスが、−０．５Ｖ〜−
１０Ｖであるので、更にロスの少ないキャパシタが得ら
れる。
定のＤＣ負バイアスを絶縁を破壊しない範囲で印加して
キャパシタとして使用するので、金属酸化物膜の絶縁体
としての特性が示され、ロスの少ないキャパシタが得ら
れる。また、一定のＤＣ負バイアスが、−０．５Ｖ〜−
１０Ｖであるので、更にロスの少ないキャパシタが得ら
れる。
【００２４】更に、回路内に、同じ工程で作製したダイ
オードとキャパシタが構成素子として含まれてなるの
で、キャパシタとダイオードが同一の工程で形成され
る。また、金属酸化物膜が、金属酸化物膜を構成する金
属のアルコキシドからなる前駆体溶液を下層配線上へ塗
布し、次いで焼成を空気中３００℃〜５００℃の範囲で
行なうことからなる加水分解を利用したゾルゲル法によ
り形成されてなるので、十分な通過電流（１〜１０Ａ／
ｃｍ2 ）を奏する酸素欠陥状態が維持される。
オードとキャパシタが構成素子として含まれてなるの
で、キャパシタとダイオードが同一の工程で形成され
る。また、金属酸化物膜が、金属酸化物膜を構成する金
属のアルコキシドからなる前駆体溶液を下層配線上へ塗
布し、次いで焼成を空気中３００℃〜５００℃の範囲で
行なうことからなる加水分解を利用したゾルゲル法によ
り形成されてなるので、十分な通過電流（１〜１０Ａ／
ｃｍ2 ）を奏する酸素欠陥状態が維持される。
【００２５】
【実施例】以下、この発明を実施例をもとに説明する
が、この発明は実施例に限定されるものではない。 実施例１ 図１に示す半導体装置を形成した。なお、図１（ａ）は
平面図、（ｂ）は断面図を表す。図１中１は白金からな
る下層配線、２はバリウムチタン酸ストロンチウム（Ｂ
ａx Ｓｒ1-x ＴｉＯ3 ，ｘ＝０．５又は０．７）からな
る金属酸化物膜、３はチタンからなる上層配線、４はＧ
ａＡｓからなる絶縁性半導体基板を示している。
が、この発明は実施例に限定されるものではない。 実施例１ 図１に示す半導体装置を形成した。なお、図１（ａ）は
平面図、（ｂ）は断面図を表す。図１中１は白金からな
る下層配線、２はバリウムチタン酸ストロンチウム（Ｂ
ａx Ｓｒ1-x ＴｉＯ3 ，ｘ＝０．５又は０．７）からな
る金属酸化物膜、３はチタンからなる上層配線、４はＧ
ａＡｓからなる絶縁性半導体基板を示している。
【００２６】まず、絶縁性半導体基板４上にレジストを
スピンコート法により塗布し、フォトリソグラフィ法に
よりレジストに１１０μｍ×１５０μｍの矩形のスペー
スパターンを形成した。この基板４上にチタンをスパッ
タ法により厚さ２５００Åで堆積し、リフトオフにより
１１０μｍ×１５０μｍの矩形の下層配線１のパターン
を形成した。
スピンコート法により塗布し、フォトリソグラフィ法に
よりレジストに１１０μｍ×１５０μｍの矩形のスペー
スパターンを形成した。この基板４上にチタンをスパッ
タ法により厚さ２５００Åで堆積し、リフトオフにより
１１０μｍ×１５０μｍの矩形の下層配線１のパターン
を形成した。
【００２７】次に、この基板４上に後にバリウムチタン
酸ストロンチウム（Ｂａx Ｓｒ1-xＴｉＯ3 ｘ＝０．５
又は０．７）となる金属アルコキシドからなる前駆体溶
液を、スピンコート法により厚さ２０００Åに塗布し
た。この後、空気中で１５０℃、１５分間乾燥させ、続
いて空気中で５００℃、１時間の焼成を行い金属酸化物
膜２を形成した。次いで、金属酸化物膜２上にレジスト
をスピンコート法により塗布し、エッチングにより下層
配線１を一部露出させ、コンタクト用のホールを形成す
ると共に、不要な部分の金属酸化物膜を取り去った。な
お、エッチャントは５％バッファーフッ酸：塩酸：純水
（１：１：２）溶液とし、この溶液に１５秒浸すことに
よりエッチングを行った。
酸ストロンチウム（Ｂａx Ｓｒ1-xＴｉＯ3 ｘ＝０．５
又は０．７）となる金属アルコキシドからなる前駆体溶
液を、スピンコート法により厚さ２０００Åに塗布し
た。この後、空気中で１５０℃、１５分間乾燥させ、続
いて空気中で５００℃、１時間の焼成を行い金属酸化物
膜２を形成した。次いで、金属酸化物膜２上にレジスト
をスピンコート法により塗布し、エッチングにより下層
配線１を一部露出させ、コンタクト用のホールを形成す
ると共に、不要な部分の金属酸化物膜を取り去った。な
お、エッチャントは５％バッファーフッ酸：塩酸：純水
（１：１：２）溶液とし、この溶液に１５秒浸すことに
よりエッチングを行った。
【００２８】次に、上記基板４上にレジストをスピンコ
ート法により塗布し、フォトリソグラフィ法によりレジ
ストにスペースパターンを形成した。この基板４上に白
金をスパッタ法により厚さ２μｍで堆積し、リフトオフ
により上層配線３のパターンを形成することにより図１
に示す如き半導体装置を形成した。なお、下層配線１と
上層配線３が金属酸化物膜２を介して接している面積は
１００μｍ×１００μｍであった。
ート法により塗布し、フォトリソグラフィ法によりレジ
ストにスペースパターンを形成した。この基板４上に白
金をスパッタ法により厚さ２μｍで堆積し、リフトオフ
により上層配線３のパターンを形成することにより図１
に示す如き半導体装置を形成した。なお、下層配線１と
上層配線３が金属酸化物膜２を介して接している面積は
１００μｍ×１００μｍであった。
【００２９】実施例２ 図５に示す半導体装置を図２〜４に基づいて形成した。
なお、図２〜５において（ａ）は平面図、図２（ｂ）は
断面図を示している。図２〜５中１〜４は図１と同じで
あり、５はチタン層、６は白金層、７は金層、８はＳｉ
Ｎからなる絶縁膜を示している。
なお、図２〜５において（ａ）は平面図、図２（ｂ）は
断面図を示している。図２〜５中１〜４は図１と同じで
あり、５はチタン層、６は白金層、７は金層、８はＳｉ
Ｎからなる絶縁膜を示している。
【００３０】まず、絶縁性半導体基板４上にＳｉＮから
なる絶縁膜８を厚さ２０００ÅでＰＣＶＤ法により形成
した。次に、実施例１と同様にして、１１０μｍ×１５
０μｍのレジストからなる矩形のスペースパターンを形
成し、スパッタ法によりチタン層５を５００Å、白金層
６を２０００Åこの順で堆積し、リフトオフにより１１
０μｍ×１５０μｍの矩形の下層配線１のパターンを形
成した（図２（ａ）及び（ｂ）参照）。
なる絶縁膜８を厚さ２０００ÅでＰＣＶＤ法により形成
した。次に、実施例１と同様にして、１１０μｍ×１５
０μｍのレジストからなる矩形のスペースパターンを形
成し、スパッタ法によりチタン層５を５００Å、白金層
６を２０００Åこの順で堆積し、リフトオフにより１１
０μｍ×１５０μｍの矩形の下層配線１のパターンを形
成した（図２（ａ）及び（ｂ）参照）。
【００３１】次に、実施例１と同様にして、金属酸化物
膜２を下層配線１上に形成した。なお、ｘは０．７とし
た（図３（ａ）及び（ｂ）参照）。次に、実施例１と同
様にして、レジストからなるパターンを形成し、スパッ
タ法によりチタン層５を５００Å、金層７を２μｍこの
順で堆積し、リフトオフにより上層配線３のパターンを
形成した（図４（ａ）及び（ｂ）参照）。
膜２を下層配線１上に形成した。なお、ｘは０．７とし
た（図３（ａ）及び（ｂ）参照）。次に、実施例１と同
様にして、レジストからなるパターンを形成し、スパッ
タ法によりチタン層５を５００Å、金層７を２μｍこの
順で堆積し、リフトオフにより上層配線３のパターンを
形成した（図４（ａ）及び（ｂ）参照）。
【００３２】この後レジストを取り除くことにより、図
５に示す如き半導体装置を得た。なお、下層配線１と上
層配線３が金属酸化物膜２を介して接している面積は１
００μｍ×１００μｍであった。図６は、図５の構成に
おいて、焼成を５００℃で１時間行なった厚み２０００
ÅのＢａ0.7 Ｓｒ0.3 ＴｉＯ3 を金属酸化物膜２に用い
た半導体装置の下層配線１に与える電圧と、下層配線か
ら上層配線３に半導体装置を流れる電流の関係を示すグ
ラフである。
５に示す如き半導体装置を得た。なお、下層配線１と上
層配線３が金属酸化物膜２を介して接している面積は１
００μｍ×１００μｍであった。図６は、図５の構成に
おいて、焼成を５００℃で１時間行なった厚み２０００
ÅのＢａ0.7 Ｓｒ0.3 ＴｉＯ3 を金属酸化物膜２に用い
た半導体装置の下層配線１に与える電圧と、下層配線か
ら上層配線３に半導体装置を流れる電流の関係を示すグ
ラフである。
【００３３】図６から明らかなように、下層配線に−１
０Ｖ印加しても、電流はほとんど流れず、良好なダイオ
ード特性を示している。また、下層配線に、−１０Ｖ以
下の範囲で長時間電圧を印加した場合、高誘電体に流れ
る電流が増加し、絶縁破壊に到った。 実施例３ 図７に示す半導体装置を、上層配線３の形成において、
チタン層５と金層７の間に厚さ１００Åの白金層６を形
成すること、絶縁膜８をＳｉＯ2 にすること以外は、実
施例２と同様の工程を繰り返すことにより形成した。
０Ｖ印加しても、電流はほとんど流れず、良好なダイオ
ード特性を示している。また、下層配線に、−１０Ｖ以
下の範囲で長時間電圧を印加した場合、高誘電体に流れ
る電流が増加し、絶縁破壊に到った。 実施例３ 図７に示す半導体装置を、上層配線３の形成において、
チタン層５と金層７の間に厚さ１００Åの白金層６を形
成すること、絶縁膜８をＳｉＯ2 にすること以外は、実
施例２と同様の工程を繰り返すことにより形成した。
【００３４】図８は、図７の構成において、焼成を３０
０℃で１時間行なった厚み２０００ÅのＢａ0.5 Ｓｒ
0.5 ＴｉＯ3 を金属酸化物膜２に用いた半導体装置の、
下層配線１に与える電圧と、下層配線１から上層配線３
に半導体装置を流れる規格化電流の関係を示す。図８で
は、上層配線３の寸法を、２０μｍ×１０μｍ〜２００
μｍ×２００μｍまで、変化させている。
０℃で１時間行なった厚み２０００ÅのＢａ0.5 Ｓｒ
0.5 ＴｉＯ3 を金属酸化物膜２に用いた半導体装置の、
下層配線１に与える電圧と、下層配線１から上層配線３
に半導体装置を流れる規格化電流の関係を示す。図８で
は、上層配線３の寸法を、２０μｍ×１０μｍ〜２００
μｍ×２００μｍまで、変化させている。
【００３５】図８から明らかなように、順方向電流は、
上層配線３の面積に依存していることが判る。また、−
８〜−１０Ｖまで下層電極にＤＣバイアスを印加して
も、ほとんど逆方向電流は流れず、＋２〜３ＶのＤＣバ
イアスを印加すると、実用レベルの順方向電流（約１Ａ
／ｃｍ2 ）が流れる。このことは、この発明によって得
られる半導体装置が、逆耐圧の高いダイオードとして動
作することを示している。更に、下層電極に印加される
ＤＣバイアスを−２Ｖに固定すると、電流が１０ -6〜１
０-4Ａ／ｃｍ2 に抑制され、良好なリーク特性を示す。
上層配線３の面積に依存していることが判る。また、−
８〜−１０Ｖまで下層電極にＤＣバイアスを印加して
も、ほとんど逆方向電流は流れず、＋２〜３ＶのＤＣバ
イアスを印加すると、実用レベルの順方向電流（約１Ａ
／ｃｍ2 ）が流れる。このことは、この発明によって得
られる半導体装置が、逆耐圧の高いダイオードとして動
作することを示している。更に、下層電極に印加される
ＤＣバイアスを−２Ｖに固定すると、電流が１０ -6〜１
０-4Ａ／ｃｍ2 に抑制され、良好なリーク特性を示す。
【００３６】実施例４ 図９は、この発明の半導体装置を、キャパシタとして用
いる際の回路構成の一例を示す。なお、図９中Ａは、下
層配線１、金属酸化物膜２及び上層配線３からなるこの
発明の半導体装置である。下層配線１に、−５Ｖ印加し
た際の１〜１５ＧＨｚの比誘電率は、Ｂａ0.7 Ｓｒ0.3
ＴｉＯ3 の場合が３０、Ｂａ0.5 Ｓｒ0.5 ＴｉＯ3 の場
合が２５、ＳｒＴｉＯ3 の場合が２０であった。これら
高誘電体金属酸化物で本来得られる比誘電率（１００〜
３００）は得られていないが、ＳｉＮが５．６，ＳｉＯ
2 が４であることに比べると、これらの金属酸化物で作
ったキャパシタは、４〜７倍の容量を示すことが判っ
た。従って、同じ厚みのＳｉＮやＳｉＯ2 を使う場合、
キャパシタ面積を１／４〜１／７に縮小することが可能
である。
いる際の回路構成の一例を示す。なお、図９中Ａは、下
層配線１、金属酸化物膜２及び上層配線３からなるこの
発明の半導体装置である。下層配線１に、−５Ｖ印加し
た際の１〜１５ＧＨｚの比誘電率は、Ｂａ0.7 Ｓｒ0.3
ＴｉＯ3 の場合が３０、Ｂａ0.5 Ｓｒ0.5 ＴｉＯ3 の場
合が２５、ＳｒＴｉＯ3 の場合が２０であった。これら
高誘電体金属酸化物で本来得られる比誘電率（１００〜
３００）は得られていないが、ＳｉＮが５．６，ＳｉＯ
2 が４であることに比べると、これらの金属酸化物で作
ったキャパシタは、４〜７倍の容量を示すことが判っ
た。従って、同じ厚みのＳｉＮやＳｉＯ2 を使う場合、
キャパシタ面積を１／４〜１／７に縮小することが可能
である。
【００３７】実施例５ 図１０は、この発明の半導体装置を同一基板上でダイオ
ード及びキャパシタとして使用する場合の回路構成の一
例を示している。同じデバイス構造でも、キャパシタと
ダイオードを一度に作りこむことが可能で、プロセスの
簡略化が可能になる。
ード及びキャパシタとして使用する場合の回路構成の一
例を示している。同じデバイス構造でも、キャパシタと
ダイオードを一度に作りこむことが可能で、プロセスの
簡略化が可能になる。
【００３８】
【発明の効果】この発明の半導体装置は、半導体基板上
に、金属酸化物とショットキィ接触を形成する金属によ
り構成された任意の形状の下層配線と、酸素欠陥を有す
る金属酸化物膜を挟んで、酸素との親和力が該金属酸化
物膜に含まれる金属より大きい金属より構成される任意
の形状の上層配線をもつ縦型構造を特徴とするので、半
導体基板上に高耐圧の素子を形成することができ、基板
上に形成されたその他の能動素子とともに動作させるこ
とができ集積回路の高性能化を図ることができる。
に、金属酸化物とショットキィ接触を形成する金属によ
り構成された任意の形状の下層配線と、酸素欠陥を有す
る金属酸化物膜を挟んで、酸素との親和力が該金属酸化
物膜に含まれる金属より大きい金属より構成される任意
の形状の上層配線をもつ縦型構造を特徴とするので、半
導体基板上に高耐圧の素子を形成することができ、基板
上に形成されたその他の能動素子とともに動作させるこ
とができ集積回路の高性能化を図ることができる。
【００３９】また、下層配線が、金属酸化物膜と接する
上部表面に白金層を有し、上層配線が、金属酸化物膜と
接する下部表面にチタン層を有してなるので、下部配線
と金属酸化物膜間ではショットキィ接触を、上部配線と
金属酸化物膜間ではオーミック接触を形成することがで
きる。また、金属酸化物膜の上下配線の金属を変えるこ
とで、縦方向に実用的な電流密度１〜１０Ａ／ｃｍ2 の
電流を流すことができる半導体装置を提供できる。
上部表面に白金層を有し、上層配線が、金属酸化物膜と
接する下部表面にチタン層を有してなるので、下部配線
と金属酸化物膜間ではショットキィ接触を、上部配線と
金属酸化物膜間ではオーミック接触を形成することがで
きる。また、金属酸化物膜の上下配線の金属を変えるこ
とで、縦方向に実用的な電流密度１〜１０Ａ／ｃｍ2 の
電流を流すことができる半導体装置を提供できる。
【００４０】更に、下層配線が、チタン／白金の積層体
からなり、上層配線が、チタン／金又はチタン／白金／
金の積層体からなるので、更に特性の良好な半導体装置
を得ることができる。また、金属酸化物が、バリウムチ
タン酸ストロンチウム（Ｂａx Ｓｒ1-x ＴｉＯ3 ；０≦
ｘ≦０．７）であるので、従来のＳｉＮ等の絶縁物を使
用したものと比べて比誘電率が向上した半導体装置を得
ることができる。
からなり、上層配線が、チタン／金又はチタン／白金／
金の積層体からなるので、更に特性の良好な半導体装置
を得ることができる。また、金属酸化物が、バリウムチ
タン酸ストロンチウム（Ｂａx Ｓｒ1-x ＴｉＯ3 ；０≦
ｘ≦０．７）であるので、従来のＳｉＮ等の絶縁物を使
用したものと比べて比誘電率が向上した半導体装置を得
ることができる。
【００４１】更に、半導体基板と下層配線の間に、窒化
シリコン又は酸化シリコンが挟まれてなることにより、
半導体基板上の他の半導体装置とのプロセス整合が良好
となる。また、半導体装置が、ダイオードとして使用さ
れるので、高耐圧のダイオードが得られる。
シリコン又は酸化シリコンが挟まれてなることにより、
半導体基板上の他の半導体装置とのプロセス整合が良好
となる。また、半導体装置が、ダイオードとして使用さ
れるので、高耐圧のダイオードが得られる。
【００４２】更に、下層配線が、上層配線と相対的に一
定のＤＣ負バイアスを絶縁を破壊しない範囲で印加して
キャパシタとして使用するので、金属酸化物膜の絶縁体
としての特性が示され、ロスの少ないキャパシタを得る
ことができる。また、一定のＤＣ負バイアスが、−０．
５Ｖ〜−１０Ｖであるので、更にロスの少ないキャパシ
タを得ることができる。
定のＤＣ負バイアスを絶縁を破壊しない範囲で印加して
キャパシタとして使用するので、金属酸化物膜の絶縁体
としての特性が示され、ロスの少ないキャパシタを得る
ことができる。また、一定のＤＣ負バイアスが、−０．
５Ｖ〜−１０Ｖであるので、更にロスの少ないキャパシ
タを得ることができる。
【００４３】更に、回路内に、同じ工程で作製したダイ
オードとキャパシタが構成素子として含まれてなるの
で、キャパシタとダイオードが同一の工程で形成するこ
とができる。また、金属酸化物膜が、金属酸化物膜を構
成する金属のアルコキシドからなる前駆体溶液を下層配
線上へ塗布し、次いで焼成を空気中３００℃〜５００℃
の範囲で行なうことからなる加水分解を利用したゾルゲ
ル法により形成されてなるので、十分な通過電流（１〜
１０Ａ／ｃｍ2 ）を奏する酸素欠陥状態を維持すること
ができる。また、焼成を低温で行うことができるので、
半導体基板上に形成される他の半導体装置の製造工程を
大幅に変更することはなく、信頼性の低下を生じさせる
電極材料の選択も不要である。従って、信頼性の低下の
問題や、製造コストは増加しない。
オードとキャパシタが構成素子として含まれてなるの
で、キャパシタとダイオードが同一の工程で形成するこ
とができる。また、金属酸化物膜が、金属酸化物膜を構
成する金属のアルコキシドからなる前駆体溶液を下層配
線上へ塗布し、次いで焼成を空気中３００℃〜５００℃
の範囲で行なうことからなる加水分解を利用したゾルゲ
ル法により形成されてなるので、十分な通過電流（１〜
１０Ａ／ｃｍ2 ）を奏する酸素欠陥状態を維持すること
ができる。また、焼成を低温で行うことができるので、
半導体基板上に形成される他の半導体装置の製造工程を
大幅に変更することはなく、信頼性の低下を生じさせる
電極材料の選択も不要である。従って、信頼性の低下の
問題や、製造コストは増加しない。
【図１】この発明の半導体装置の概略平面図及び断面図
である。
である。
【図２】この発明の半導体装置の製造工程の概略平面図
及び断面図である。
及び断面図である。
【図３】この発明の半導体装置の製造工程の概略平面図
及び断面図である。
及び断面図である。
【図４】この発明の半導体装置の製造工程の概略平面図
及び断面図である。
及び断面図である。
【図５】この発明の半導体装置の概略平面図及び断面図
である。
である。
【図６】この発明の半導体装置の電流と下層配線への印
加電圧との関係を示すグラフである。
加電圧との関係を示すグラフである。
【図７】この発明の半導体装置の概略平面図及び断面図
である。
である。
【図８】この発明の半導体装置の電流と下層配線への印
加電圧との関係を示すグラフである。
加電圧との関係を示すグラフである。
【図９】この発明の半導体装置をキャパシタとして使用
した場合の回路構成図である。
した場合の回路構成図である。
【図１０】この発明の半導体装置を同一基板上でダイオ
ード及びキャパシタとして使用した場合の回路構成図で
ある。
ード及びキャパシタとして使用した場合の回路構成図で
ある。
１ 下層配線 ２ 金属酸化物膜 ３ 上層配線 ４ 半導体基板 ５ チタン層 ６ 白金層 ７ 金層 ８ 絶縁膜 Ａ 半導体装置
Claims (10)
- 【請求項１】 半導体基板上に、金属酸化物とショット
キィ接触を形成する金属により構成された任意の形状の
下層配線と、酸素欠陥を有する金属酸化物膜を挟んで、
酸素との親和力が該金属酸化物膜に含まれる金属より大
きい金属より構成される任意の形状の上層配線をもつ縦
型構造を特徴とする半導体装置。 - 【請求項２】 下層配線が、金属酸化物膜と接する上部
表面に白金層を有し、上層配線が、金属酸化物膜と接す
る下部表面にチタン層を有してなる請求項１記載の半導
体装置。 - 【請求項３】 下層配線が、チタン／白金の積層体から
なり、上層配線が、チタン／金又はチタン／白金／金の
積層体からなる請求項１又は２記載の半導体装置。 - 【請求項４】 金属酸化物膜が、バリウムチタン酸スト
ロンチウム（ＢａxＳｒ1-x ＴｉＯ3 ；０≦ｘ≦０．
７）である請求項１〜３いずれか１つに記載の半導体装
置。 - 【請求項５】 半導体基板と下層配線の間に、窒化シリ
コン膜又は酸化シリコン膜が挟まれてなる請求項１〜４
いずれか１つに記載の半導体装置。 - 【請求項６】 半導体装置が、ダイオードとして使用さ
れる請求項１〜５いずれか１つに記載の半導体装置。 - 【請求項７】 下層配線が、上層配線と相対的に一定の
ＤＣ負バイアスを絶縁を破壊しない範囲で印加してキャ
パシタとして使用される請求項１〜５いずれか１つに記
載の半導体装置。 - 【請求項８】 一定のＤＣ負バイアスが、−０．５Ｖ〜
−１０Ｖである請求項７記載の半導体装置。 - 【請求項９】 回路内に、同じ工程で作製した請求項６
と請求項７又は８の半導体装置が構成素子として含まれ
てなることを特徴とする集積回路半導体装置。 - 【請求項１０】 請求項１〜９の金属酸化物膜が、金属
酸化物膜を構成する金属のアルコキシドからなる前駆体
溶液を下層配線上へ塗布し、次いで焼成を空気中３００
℃〜５００℃の範囲で行なうことからなる加水分解を利
用したゾルゲル法により形成されてなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31182394A JP3198453B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31182394A JP3198453B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167693A true JPH08167693A (ja) | 1996-06-25 |
| JP3198453B2 JP3198453B2 (ja) | 2001-08-13 |
Family
ID=18021835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31182394A Expired - Fee Related JP3198453B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198453B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
-
1994
- 1994-12-15 JP JP31182394A patent/JP3198453B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12034078B2 (en) | 2016-11-18 | 2024-07-09 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3198453B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076507B2 (ja) | 半導体装置、半導体集積回路装置及びその製造方法 | |
| US6777248B1 (en) | Dielectric element and manufacturing method therefor | |
| KR100417743B1 (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| JP2004522314A (ja) | 界面バッファ層を用いた層状超格子材料を含む集積回路デバイス | |
| US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
| JPH11307732A (ja) | 強誘電体集積回路の製造方法 | |
| JPH08227980A (ja) | 半導体装置及びその製造方法 | |
| US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
| JPH0685193A (ja) | 半導体装置 | |
| JPH08167693A (ja) | 半導体装置及びその製造方法 | |
| US5614438A (en) | Method for making LSCO stack electrode | |
| JP4907266B2 (ja) | チューナブルキャパシタ | |
| JPH10214947A (ja) | 薄膜誘電体素子 | |
| JP2006173175A (ja) | 半導体集積回路装置および製造方法 | |
| JPH10144867A (ja) | 薄膜キャパシタ | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JPH05299584A (ja) | 薄膜容量素子及び半導体記憶装置 | |
| JPH10173139A (ja) | 半導体装置の製造方法 | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| EP4380344A1 (en) | Conductive oxygen barrier for complex oxides | |
| JP2004146615A (ja) | キャパシタ回路 | |
| JPS6159779A (ja) | 薄膜トランジスタ | |
| JPH0677083A (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH118362A (ja) | 誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法 | |
| JPH11307733A (ja) | 強誘電体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |