DE3347489A1 - Duennfilmtransistor und verfahren zur herstellung desselben - Google Patents

Duennfilmtransistor und verfahren zur herstellung desselben

Info

Publication number
DE3347489A1
DE3347489A1 DE19833347489 DE3347489A DE3347489A1 DE 3347489 A1 DE3347489 A1 DE 3347489A1 DE 19833347489 DE19833347489 DE 19833347489 DE 3347489 A DE3347489 A DE 3347489A DE 3347489 A1 DE3347489 A1 DE 3347489A1
Authority
DE
Germany
Prior art keywords
film
layer
thin film
film layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833347489
Other languages
English (en)
Other versions
DE3347489C2 (de
Inventor
Fumiaki Osaka Funada
Tadanori Hishida
Sadatoshi Takechi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3347489A1 publication Critical patent/DE3347489A1/de
Application granted granted Critical
Publication of DE3347489C2 publication Critical patent/DE3347489C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

V » ♦
Dünnfilmtransistor und Verfahren zur Herstellung desselben
Beschreibung 10
Die Erfindung betrifft einen Dünnfilmtransistor gemäß dem Oberbegriff des Hauptanspruchs. Die Erfindung befaßt sich mit einer Verbesserung einer Elektrodenstruktur für einen Dünnfilmtransistor und mit einem Verfahren zur
Herstellung desselben.
Dünnfilmtransistoren erweisen sich unter einer Vielzahl von Umständen als.vorteilhaft. So läßt sich beispielsweise bei einer Verwendung von Dünnfilmtransistoren bei
einer Flüssigkristalldisplayeinheit, welche Elektroden
in Matrixform angeordnet enthält, oder bei einer Anwendung an einem Elektrolumineszenzpanel die Displaykapazität erhöhen, wodurch die Qualität der Wiedergabe verbesert wird und die periphere Steuerschaltung 25
vereinfacht werden kann. Dünnfilmtransistoren wurden jedoch bisher praktisch nicht verwendet, da das Herstellungsverfahren für Dünnfilmtransistoren technisch schwierig ist und da Dünnfilmtransistoren bisher nicht
ausreichend zuverlässig und stabil sind. 30
Ein Dünnfilmtransistor bzw. Dünnschichtfeldeffekttransistor enthält eine Dünnfilmstruktur, bei der eine Source-Elektrode und eine Drain-Elektrode auf einer Halbleiterfilmschicht gebildet sind, wobei ein Isolierfilm,
wenn nötxg, gebildet wird. Die benötigten Charakteristiken für die Materialien der Source-Elektrode und der
n«n
7
Drain-Elektrode sind folgende:
1) Die Materialien für die Source-Elektrode und die Drain-Elektrode sollten in ohm'sehen Kontakt mit dem Halbleiterfilm stehen. Diese Bedingung ist notwendig für die Materialien der Source-Elektrode und der Drain-Elektrode des Transistors. Wenn ein ohm'scher Kontakt nicht erreicht wird, kommt es zu einem Spannungsabfall in dem Kontaktbereich zwischen der · Source-Elektrode und der Drain-Elektrode und dem Halbleiter und die Ausgangsspannung wird vermindert. Um eine Verringerung der Ausgangsspannung zu verhindern ist es notwendig, die Steuerspannung um einen Betrag zu erhöhen, der gleich dem Spannungsabfall im Kontaktbereich ist. Wenn die Steuerspannung erhöht wird, nimmt die Gate-Spannung proportional zu und die Verlässlichkeit des Dünnfilmtransistors wird herabgesetzt.
2) Die Elektrodenmaterialien sollten Dünnfilmmaterialien sein, die auf dem Halbleiter und dem Substrat haften. Wenn die Adhäsionskraft des Films für die Source-Elektrode und für die Drain-Elektrode schwach ist, kann es passieren, daß sich der Film ablöst, entweder während oder nach der Bildung des Filmes oder während der Entfernung des Musters für die Source- und die Drain-Elektrode. Die Adhäsionsfestigkeit eines derartigen Filmes kann durch verschiedene Vorbehandlungsmethoden erhöht werden, beispielsweise durch eine Reinigung der Oberfläche des Substrats durch Aussetzung einer Plasmaentladung oder durch eine Vielzahl von filmbildenden Verfahren, beispielsweise durch eine Bildung des Films durch Ionenplattierung. Das am gebräuchlichsten verwendete Verfahren beruht in einer Erhöhung der Temperatur des Substrates während der Filmbildung. Dieses Verfahren ist vorteilhaft, da eine Erhöhung der Substrattemperatur jegliches Gas und/oder jegliche Feuchtigkeit von
der Oberfläche des Substrates entfernt und dieses dabei reinigt und da die chemische Bindung des Filmmaterials mit dem Substrat beschleunigt wird. Die Temperatur, auf welche das Substrat erhitzt werden kann wird durch die Art des Halbleiterfilmes und das Verfahren, mittels dessen das Muster für die Source- und die Drain-Elektrode gebildet wird, begrenzt. Temperaturbegrenzung kommt dann zur Anwendung, wenn der Halbleiter ein Material ist, wie Tellur (Te) oder Kadmiumsulfid (CdS), das einen relativ hohen Dampfdruck aufweist, sowie dann, wenn das Verfahren zur Bildung der Elektrodenmuster für die Source- und Drain-Elektrode ein Abhebeverfahren ist, bei dem eine Maske aus Photolack verwendet wird. Im allgemeinen sollte das Substrat auf eine Temperatur von 200 C bis 250 C oder darüber erhitzt werden, um die Adhäsionskraft zu erhöhen. Wenn jedoch ein Halbleitermaterial, das einen hohen Dampfdruck aufweist auf eine bestimmte Temperatur erhitzt wird, ver-
^O dampft der Halbleiterfilm. Wenn die Substrattemperatur bei einer Verwendungvon Photolackmasken und einem Abhebeverfahren zu groß ist, nimmt die Menge des von dem Photolack abgegebenen Gases zu, was den Film nachteilig beeinflußt und zu einem Phänomen führt, bei
* dem der Photolack kleben bleibt bzw. sich festfrißt. Dies macht es unmöglich, ein Elektrodenmuster zu bilden. Es ist demgemäß notwendig, ein Dünnfilmmaterial zu verwenden, das eine ausreichende Adhäsion aufweist, wenn das Substrat sich bei einer relativ niedrigen Temperatur während der Erzeugung des Filmes befindet, beispielsweise bei einer Temperatur um etwa 1000C.
3) Die Elektrodenmaterialien sollten leicht erhältlich, 3^ kostengünstig und derartig sei, daß sie zu Filmen durch normales Sputtern oder Vakuumbeschichtungsverfahren geformt werden können. Diese Eigenschaften
HRlOiMAJ
sind wesentlich für eine Verringerung der Herstellungskosten.
Die Materialien für die Source-Elektrode und die Drain-Elektrode, welche die oben beschriebenen drei Bedingungen erfüllen, sind begrenzt. Wenn beispielsweise Tellur (Te) als der oben erwähnte Halbleiterfilm ausgewählt wird, der einen hohen Dampfdruck aufweist, wären die Materialien für die Source-Elektrode und die Drain-elektrode vorzugsweise Gold (Au), Nickel (Ni), Kobalt (Co) oder Indium (In), damit man einen Ohm'sehen Kontakt mit dem Tellur (Te) Halbleiterfilm erhält. Es hat sich jedoch durch Versuche gezeigt, daß von diesen Materialien Gold und Nickel die besten Ergebnisse zeigen. Gold ist teuer.
Wenn daher der Halbleiterfilm aus Tellur (Te) gemacht wird, erfüllt Nickel (Ni) die oben erwähnten Bedingungen.
Ein herkömmliches Verfahren zur Herstellung eines Dünnfilmtransistors, der einen Halbleiterfilm aus Tellur (Te) enthält und einen Source-Elektrodenfilm aus Nickel (Ni) wird im folgenden kurz erläutert. Fig. 1 zeigt ein Beispiel von einer Elektrodenstruktur eines Dünnfilmtransistors, der einen Halbleiterfilm aus Tellur (Te) und Source- und Drain-Elektroden aus Nickel (Ni) enthält. Eine Stopschicht 11, welche dazu dient, die Wirkung des Ätzens zu unterbrechen, ist auf einem Glassubstrat 10 gebildet, wobei diese als Schutzfilm dient, um zu verhindern, daß das Glassubstrat 10 von der ätzenden Atmosphäre, welche zur Bildung der Gate-Elektrode verwendet wird, geätzt wird. Ein Tantal-(Ta) Film (der nur teilweise gezeigt ist), wird auf der Stopschicht 11 durch Sputtern oder Vakuumbeschichtung gebildet. Der Tantalfilm wird sodann über eine Musterbildung zu einer Gate-Elektrode geformt und ein Teil der Gate-Elektrode 12 wird einer anodischen Oxidation unterzogen, um einen Gate-Isolierfilm 13 zu bilden. Anschließend wird ein Photolack verwendet, um eine Maske zu bilden, welche ab-
^ gehoben werden kann, gemäß einem erwünschten Halbleitermuster und Tellur wird durch Vakuumbeschichtung darauf gebracht. Durch Entfernung des Photolacks wird ein Halbleiterfilm 14 aus Tellur gebildet. In derselben Weise wird eine Vakuumbeschichtung mit Nickel vorgenommen, um eine Source-Elektrode 15 und eine Drain-Elektrode 16 zu bilden. Zum Schluß wird Aluminiumoxid (Al9O,) über Vakuumbeschichtung aufgebracht, um einen Schutzfilm 17 zu bilden, der in der Lagerist, den Transistor gegenüber der Umgebung zu schützen. In der vorstehend beschriebenen Weise ist das Dünnfilmtransistorelement hergestellt.
Wenn während der Ausbildung der Source-Elektrode 15 und der Drain-Elektrode 16 bei dem vorstehend beschriebenen Herstellungsprozess der Nickelfilm dünn ist, erhält man, wie in Fig. 2 (A) hervorgeht, Diskontinuitäten für die Source- und Drain-elektroden 15A und 16A, so daß sie den Halbleiterfilm 14 nicht kontaktieren. Wenn man auf der anderen Seite den Nickelfilm, der die Source- und Drain-Elektroden 15B und 16B bilden, dick genug macht, um die vorstehend erwähnte Schwierigkeit zu überwinden, kann sich der Nickelfilm von dem Substrat 10 ablösen, da der Nickelfilm nicht ausreichend fest auf dem Substrat 10 haftet. Das einfachste Verfahren zur Erhöhung der Adhäsionsfestigkeit des Nickelfilmes ist eine Temperaturerhöhung des Substrates. Da jedoch der Dampfdruck des Tellur (Te), welches den Halbleiterfilm 14 bildet, hoch ist, und da die Source-Elektrode 15 und die Drain-Elektrode 16 durch ein Abhebeverfahren unter Verwendung eines Photolacks gebildet werden, ist es nicht möglich, die Temperatur des Substrates auf über 1000C zu erhöhen.
Es ist daher schwierig, einen Dünnfilmtransistor zu schaffen, der eine gute Reproduzierbarkeit und stabile
BAD ORIGINAL
»»ft ■*
« ft ♦
ft ♦
« «· 0 ft
Charakteristiken aufweist, wenn man das vorstehend beschriebene Verfahren anwendet.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Dünnfilmtransistor zu schaffen, bei dem die vorstehend erwähnten Schwierigkeiten überwunden werden, d.h. einen Dünnfilmtransistor zu schaffen, der fehlerfreie Drain- und Source-Elektroden enthält, die bei Raumtemperatur hergestellt werden können. Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Hauptanspruches gelost. Bevorzugte Weiterbildungen sind in den auf diesen zurückbezogenen Unteransprüchen beschrieben. Eine Vefahrensführung, mit der sich ein derartiger Dünnfilmtransistor erzeugen läßt, ist im Patentanspruch 12 beschrieben. Bevorzugte Weiterbildungen des Verfahrens sind in den hierauf rückbezogenen Unterverfahrensansprüchen dargestellt.
Mit der Erfindung wird ein Dünnfilmtransistor geschaffen, bei dem die Source- und Drain-Elektroden in Ohm'sehen Kontakt mit dem Halbleiterfilm stehen.
Mit der Erfindung wird des weiteren ein Dünnfilmtransistor geschaffen, bei dem die Materialien für die Source- und Drain-Elektrode zu keiner Ablösung von dem Halbleiter und/oder dem Substrat führen, nachdem diese aufgebracht sind.
Mit der Erfindung wird des weiteren ein Halbleitertransistor geschaffen, bei dem relativ billige Materialien für die Source- und Drain-Elektroden verwendet werden können. Die vorstehend erwähnten Vorteile lassen sich bei der vorliegenden Erfindung erzielen, indem man bei dem Dünnfilmtransistor die Source- und Drain-Elektroden als Filmlaminate ausbildet. Eine erste Filmschicht des Laminats steht in ohm'sehen Kontakt mit dem darunterliegenden Halbleiterfilm. Eine zweite FiIm-
BÄD C
schicht wird auf der ersten Filmschicht gebildet, wobei diese aus einem Material besteht, das eine ausreichende Adhäsionsfestigkeit auch dann aufweist, wenn es bei einer relativ niedrigen Temperatur gebildet wird. Das Source- und Drain-Elektrodenfilmlaminat wird gebildet als erste Filmschicht, welche an der von der Gate-Elektrode und dem Gate-Isolierfilm erzeugten Stufe diskontinuierlich ist und einer zweiten Filmschicht, die eine größere Adhäsionsfestigkeit aufweist als die erste Filmschicht, welche die erste Filmschicht verstärkt und eine ausreichende Dicke aufweist, um einen kontinuierlichen Film über die Stufe zu erzeugen, wobei diese zweite Filmschicht über der ersten Filmschicht gebildet wird.
Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung anhand der beiliegenden Zeichnungen, in denen gleiche Teile mit gleichen Bezugszeichen belegt sind.
Fig. 1 zeigt eine Schnittansicht eines herkömmlichen Dünnfilmtransistors;
Fig. 2A zeigt eine Schnittansicht eines herkömmlichen Dünnfilmtransistors, bei dem es zu einer Diskontinuität der Source- und Drain-Elektrodenfilme
kommt, da diese zu dünn sind;
Fig. 2B zeigt eine Schnittansicht eines herkömmlichen Dünnfilmtransistors, bei dem die Source- und Drain-Elektroden zu dick sind und sich leicht ablösen;
Fig. 3 zeigt eine Schnittansicht eines Dünnfilmtransistors gemäß einer Ausführungsform der Erfindung;
Fig. 4 zeigt eine Schnittansicht längs der Linie A-A des Dünnfilmtransistors von Fig. 3; und
BAD
A ft O * ft ** *
0 ^ » f· et t)
9 ft * O *
9 «> ο·*« ·ο P*
* Fig. 5 zeigt eine Schnittansicht längs der Linie B-B des in Fig. 3 gezeigten Dünnfilmtransistors.
Eine Source- und Drain-Elektrodenstruktur gemäß der vor- ° liegenden Erfindung wird im folgenden beschrieben. In dem Falle, daß die Adhäsionsfestigkeit des Source- und Drain-Elektrodenfilms unzureichend ist,wird bei der Herstellung der Source- und Drain-Elektroden eine erste Filmschicht gebildet mit einem Material, das in ohm'sehen
1^ Kontakt mit dem Halbleiter steht. Die erste Filmschicht sollte eine Dicke haben, die ausreicht, um eiien Ohm'schen Kontakt herzustellen und ein ohm'scher Kontakt soll gebildet werden, bevor der Film ein zweidimensionaler kompletter Film wird. Dies bedeutet, daß die Filmdicke
1^ derart gewählt sein soll, daß eine Gitter- bzw. Netzstruktur verbleibt. Allgemein gesprochen sollte diese erste Filmschicht eine relativ dünne mittlere Dicke aufweisen, die in der Größenordnung von 1 bis 70 nm liegt.
Eine zweite Filmschicht wird anschließend gebildet, die dicker ist als 200 nm und deren Dicke vorzugsweise in einem Bereich zwischen 200 nm und 1000 nm liegt und die aus einem Material besteht, das eine ausreichende Adhäsionsfestigkeit auch dann aufweist, wenn es als Film bei einer
relativ niedrigen Temperatur (beispielsweise bei etwa 100 C) gebildet wird. Des weiteren sollte die Temperatur des Materials während der Abscheidung niedriger sein als die Temperatur, welche dem Dampfdruck entspricht, d.h. bei der das Material des Halbleiterfilmes unter den gegebenen Druckbedingungen verdampft. Materialien mit einer hohen Adhäsionsfestigkeit sind Aluminium, Eisen, Chrom, Titan, Molybdän, Magnesium, Wolfram Tantal, Niob, Hafnium und Zirkon. Die zweite Filmschicht wird auf der ersten Filmschicht gebildet und darüberhinaus auch auf dem Substrat durch das Netz- bzw. Gittermuster der erten Filmschicht. Die Dicke der zweiten Filmschicht sollte derart gewählt sein, daß es zu keiner Diskontinuität an der Ecke oder Stufe der Gate-
Elektrode kommt. Auf diese Weise verhindert, daß die zweite Filmschicht die Diskontinuität, welche von der Stufe der Gate-Elektrode bewirkt wird, wobei sie des weiteren die erste Filmschicht verstärkt, die eine relativ kleine Adhäsionsfestigkeit aufweist. Auf diese Weise haben die Source- und Drain-Elektroden als ganzes eine größere Adhäsionsfestigkeit und einen guten ohm'sehen Kontakt.
Bei der vorstehend beschriebenen Elektrodenstruktur erzeugt die erste Filmschicht einen befriedigenden ohm1sehen Kontakt mit dem Halbleiterfilm und die zweite Film- . Schicht liefert eine ausreichend große Adhäsionsfestigkeit, während die von der durch die Gate-Elektrode gebildeten Stufe erzeugte Diskontinuität verhindert wird. Wenn die zweite Filmschicht in einem Randkontakt (Barrier-Kontakt) mit dem Halbleiter steht, fließen die Ladungsträger durch den ohm'sehen Kontaktber,eich der ersten Filmschicht und den Halbleiter. Ein Schutzfilm aus Al„0^ wird anschließend durch Vakuumbeschichtung über die zweite Filmschicht und den Halbleiterfilm aufgebracht.
Die gebildeten Source- und Drain-Elektroden erfüllen somit die vorstehend aufgestellten Bedingungen für das Material der Source- und Drain-Elektroden.
Im folgenden wird unter Bezugnahme auf Fig. 3 'ein Ausführungsbeispiel der Erfindung beschrieben. Auf einem Glassubstrat 20 wird wahlweise ein Tantaloxid (Ta-O1-)-FiIm gebildet, der als Stopschicht 21 dient. Ein 200 nm dicker Tantal (Ta)-FiIm wird zur Bildung der Gate-Elektrode 22 auf die Stopschicht 21 durch Sputtern aufgebracht. Aus dem Tantalfilm wird eine Gate-Elektrode 22 gebildet, indem man mit einer Ätzlösung ein Muster bildet. Der für die Gate-Elektrode 22 benötigte Bereich wird anschließend einer anodischen Oxidation in einem Elektro-
Iyt aus einer Borsäure- und Ammoniumlösung unterzogen, um einen 130 nm dicken Ta-O^-Film zu bilden, der als §ate-Isolierfilm 23 dient.
BAD ORIGINAL
Es wird ein Halbleitermuster unter Verwendung einer Abhebemaske aus einem normalen Photolack gebildet und Tellurium oder Zinntelluride bzw. Bleitelluride werden durch Vakuumbeschichtung als Halbleiterfilm mit einer Dicke von 3 bis 10 nm aufgebracht. Man erhält anschließend einen Halbleiterfilm 24, der das erwünschte Muster aufweist, indem man die Photolackmaske entfernt. Als nächstes wird eine Abhebemaske für die Erzeugung der Source- und Drain-Elektroden gebildet. In diesem Zustand wird Nickel (Ni) durch Vakuumbeschichtung als erste Schicht in einer Dicke von 20 nm aufgebracht, zur Bildung der Source- und Drain-Elektroden 25 und 26. Eine zweite Schicht 27 und 28 aus Aluminiuum (Al) wird an- · schließend durch Vakuumbeschichtung in einer Dicke von 300 nm in derselben Vakuumkammer aufgebracht, um die Wirkung einer Diskontinuität der Drain-Source-Elektrode auszuschalten, welche auf die Stufe zurückzuführen ist, welche die Gate-Elektrode 22 und 23 bildet. Bei der Herstellung der Filme 25, 26, 27 und 28, welche die Source- und Drain-Elektrode bilden, kann das Substrat bei einer relativ niedrigen Temperatur beispielsweise bei etwa 1000C gehalten werden. Die Source- und Drain-Elektroden 25 bis 28 werden anschließend ausgebildet, indem man den Photolackfilm entfernt. Zum Schluß erfolgt eine Al^O^-Vakuumbeschichtung in einer Dicke von 300 nm, um einen Schutzfilm 30 zu erzeugen. Auf diese Weise ist der Dünnfilmtransistor hergestellt.
Die vorstehend beschriebene Elektrodenstruktur ermöglicht die Bildung von ausgezeichneten Source- und Drain-Elektroden 25 bis 28, die kontinuierlich verlaufen und keine Adhäsionsprobleme stellen. Der so hergestellte Dünnfilmtransistor hat ausgezeichnete Reproduzierbarkeitsund Stabilitätscharakteristiken.
35
Bei der vorstehend beschriebenen Ausführungsform besteht
der Halbleiter aus Tellur. (Te), die erste Filmschicht für die Source- und Drain-elektroden aus Nickel (Ni) und die zweite Filmschicht aus Aluminium (Al). Es versteht sich jedoch für den Fachmann, daß andere Materialien die glei,che Wirkung entfalten können, wenn sie die Bedingung erfüllen, daß die erste Filmschicht einen ausreichenden ohm'sehen Kontakt mit dem Halbleiter liefert und daß die zweite Filmschicht eine ausreichende Adhäsionskraft auch dann herstellt, wenn das Substrat bei einer relativ niedrigen Temperatur während der Aufbringung der Source- und Drain-Elektroden gehalten wird. Bei der vorstehend beschriebenen Ausführungsform wird der Dünnfilmtransistor auf einem Glassubstrat gebildet; es versteht sich jedoch, daß die der vorliegenden Erfindung zugrundeliegende technische Grundidee, mittels derer die bisherigen Schwierigkeiten überwunden werden können, auch dann zur Anwendung bringbar sind, wenn ein Dünnfilmtransistor auf einem Silizium (Si)-Substrat oder auf einem Saphir (Al„0^)-Substrat gebildet wird.
- Leerseite -

Claims (17)

  1. Patentanwälte · European Patent Attorneys
    Kanzlei/Office:
    Flüggenstraße 17 · D-8000 München
    29. Dezember 1983 S 4176-D
    10 SHARP KABUSHIKI KAISHA
    No. 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Japan
    Dünnfilmtransistor und Verfahren zur Herstellung desselben
    Patentansprüche
    30 Iy. Dünnfilmtransistor, gebildet auf einem Substrat, gekennzeichnet durch:
    eine Gate-Elektrode (22), die auf dem Substrat (20) gebildet ist;
    35
    einen Gate-Isolierfilm (23), der die Gate-Elektrode abdeckt;
    einen Halbleiterfilm (24), der auf dem Gate-Isolierfilm (23) gebildet ist; und
    laminierte Source- und Drain-Elektroden(25, 26, 27, 28), welche auf dem Halbleiterfilm (24) gebildet sind, wobei die laminierten Source- und Drain-^Elektroden- zumindest zwei Schichten (25, 26; 27, 28) enthalten.
  2. 2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die laminierten Source- und Drain-Elektroden enthalten:
    eine erste Filmschicht (25; 26) die in Ohm'schen Kontakt mit dem Halbleiterfilm (24) steht; und
    eine zweite Filmschicht (27; 28), die auf der ersten Filmschicht (25, 26) gebildet ist und eine Adhäsionsfestigkeit aufweist, die größer ist als diejenige der ersten Filmschicht (25,. 26).
  3. 3. Dünnfilmtransistor nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Filmschicht (27, 28) ein Material enthält, ausgewählt aus einer Gruppe enthaltend Aluminium, Eisen, Chrom, Titan, Molybdän, Magnesium, Wolfram, Tantal, Niob, Hafnium und/oder Zirkon".
  4. 4. Dünnfilmtransistor nach Anspruch 2 oder 3, enthaltend einen Schutzfilm (30), der über dem Halbleiterfilm (24) und der zweiten Filmschicht (27, 28) gebildet ist·
  5. 5. Dünnfilmtransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gate-Elektrode (22) und der Gate-Isolierfilm (23) eine Stufe bilden, und daß die laminierten Source- und Drain-Elektroden(25, 26, 27, 28) enthalten:
    Ι-ϊΛΙ-k ΛΒΙΓίΙΚΙΑΙ
    «-η «η α «β * *
    ·β·>η · 4 ♦ *
    β * * »4
    eine erste Filmschicht (25, 26) im ohm'sehen Kontakt mit und gebildet auf dem Halbleiterfilm (24);und
    eine zweite Filmschicht (27, 28), die auf der ersten FiImschicht (25, 26) gebildet ist und dazu dient, einen kontinuierlichen Film über die Stufe zu bilden und die erste Filmschicht (25, 26) zu verstärken.
  6. 6. Dünnschichttransistor nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Filmschicht (27, 28) eine höhere Adhäsionsfestigkeit aufweist als die erste Filmschicht (25, 26).
  7. 7. Dünnfilmtransistor nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die erste Filmschicht (25,
    26) eine Dicke von etwa 1 bis 70 nm und daß die zweite Filmschicht (27, 28) eine Dicke von über 200 nm, vorzugsweise eine Dicke im Bereich von 200 bis 1000 nm aufweist .
    20
  8. 8. Dünnfilmtransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erste Filmschicht (25, 26) ein Material enthält, das ausgewählt ist aus einer Gruppe bestehend aus Gold, Nickel, Kobalt und/oder Indium und/oder daß der Halbleiterfilm (24) ein Material enthält, das ausgewählt ist aus einer Gruppe bestehend aus Tellurium, Zinntelluriden oder Bleitelluriden.
  9. 9- Dünnfilmtransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Filmschicht (27, 28) in Kontakt mit dem Substrat steht.
  10. 10. Dünnfilmtransistor nach einem der vorstehenden An-Sprüche, dadurch gekennzeichnet, daß die laminierten Source- und Drainelektroden (25, 26, 27, 28) bei etwa Raumtemperatur gebildet sind.
  11. 11. Dünnfilmtransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Filmschicht (27, 28) bei einer Temperatur gebildet ist, die unter den Verdampf ungstemepraturen des Halbleicerf ilms (.24) bei dem Druck liegt, der in der Vakuumkammer für die Abscheidung dieser Schicht angewandt ist.
  12. 12. Verfahren zur Herstellung eines Dünnfilmtransistors auf einem Substrat, enthaltend die folgenden Schritte:
    a) Bilden einer Gate-Elektrode auf dem Substrat?
    b) Oxidieren der Gate-Elektrode zur Erzeugung eines Gate-Isolierfilms, so daß die Gate-Elektrode und der Gate-Isolierfilm eine Stufe bilden;
    c) Bilden eines Halbleiterdünnfilms auf dem Gate-Isolierfilm;
    d) Bilden einer ersten Schicht, die Teil eines Source- und Drain-Elektrodenfilmlaminats ist, auf dem Dünnfilmhalbleiter und in Ohm'sehen Kontakt mit dem Dünnfilmhalbleiter; und
    e) Bilden einer zweiten Filmschicht als Teil des Source- und Drain-Elektrodenfilmlaminats, wobei diese die erste Filmschicht abdeckt, eine größere Adhäsionsfestigkeit als die erste Filmschient aufweist, eine Verstärkung der ersten Filmschicht bewirkt und eine Dicke aufweist, die ausreicht, um einen kontinuierliehen Film über die Stufe zu bilden.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die erste Filmschicht ein Material enthält, das aus einer Gruppe ausgewählt ist, welche besteht aus Gold, Nickel, Kobalt und/oder Indium, daß die zweite Filmschicht ein Material enthält, das aus einer Gruppe ausgewählt ist, welche besteht aus Tantal, Niob,
    BAD ORIGINAL
    Hafnium,Aluminium, Eisen, Chrom, Titan, Molybdän, Magnesium, Wolfram und/oder Zirkon, und daß der Dünnfilmhalbleiter ein Material enthältg, das aus einer Gruppe ausgewählt ist, welche besteht aus Tellur, Zinntelluriden und/oder Bleitelluriden.
  14. 14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die erste Fimschicht etwa in einer Dicke von 1 bis 70 nm aufgebracht wird, und daß die zweite FiImschicht in einer Dicke von etwa 200 nm, vorzugsweise etwa 200 bis 1000 nm aufgebracht wird.
  15. 15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß das Substrat während der Durchführung der Verfahrensstufen d) und e) unterhalb einer Temperatur von 100°C gehalten wird.
  16. 16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Temperatur des Substrats während der Durchführung des Verfahrensschrittes d) niedriger gehalten wird als die Verdampfungsungstemperatur des Halbleiterfilmes unter Druckbedingungen, wie sie in der Vakuumkammer zur Abscheidung der ersten Schicht verwendet sind.
  17. 17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß ein Schutzfilm über der zweiten Filmschicht aufgebracht wird.
DE19833347489 1982-12-29 1983-12-29 Duennfilmtransistor und verfahren zur herstellung desselben Granted DE3347489A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57230979A JPS59124162A (ja) 1982-12-29 1982-12-29 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
DE3347489A1 true DE3347489A1 (de) 1984-07-12
DE3347489C2 DE3347489C2 (de) 1988-06-30

Family

ID=16916317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833347489 Granted DE3347489A1 (de) 1982-12-29 1983-12-29 Duennfilmtransistor und verfahren zur herstellung desselben

Country Status (4)

Country Link
US (1) US6050827A (de)
JP (1) JPS59124162A (de)
DE (1) DE3347489A1 (de)
GB (1) GB2134707B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135164A (ja) * 1984-12-06 1986-06-23 Canon Inc 薄膜トランジスタ素子
EP0236526A1 (de) * 1986-03-12 1987-09-16 Itt Industries, Inc. Optischer Feldeffekttransistor
EP0211402B1 (de) * 1985-08-02 1991-05-08 General Electric Company Verfahren und Struktur für dünnfilmtransistorgesteuerte Flüssigkristallmatrixanordnungen
KR930001901B1 (ko) * 1990-07-27 1993-03-19 삼성전자 주식회사 박막 트랜지스터의 제조방법
DE69116337T2 (de) * 1990-10-05 1996-09-12 Gen Electric Dünnfilmtransistorstruktur mit verbesserten source/drainkontakten
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
JP3200639B2 (ja) * 1992-05-19 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
GB2285334A (en) * 1993-12-30 1995-07-05 At & T Corp Thin film transistor having increased effective channel width
US6128050A (en) * 1994-11-08 2000-10-03 Citizen Watch Co., Ltd. Liquid crystal display device with separated anode oxide electrode
WO2002001622A2 (en) * 2000-06-26 2002-01-03 North Carolina State University Novel non-crystalline oxides for use in microelectronic, optical, and other applications
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機ｔｆｔ装置およびそれらの製造方法
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP3614442A3 (de) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit halbleiteroxidschicht und herstellungsverfahren dafür
JP5127155B2 (ja) * 2006-05-12 2013-01-23 株式会社日立製作所 配線および有機トランジスタとその製法
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2013063399A1 (en) * 2011-10-28 2013-05-02 Georgetown University Method and system for generating a photo-response from mos2 schottky junctions
CN102629592A (zh) * 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104966674A (zh) 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置
CN108962919A (zh) * 2018-06-25 2018-12-07 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902303A1 (de) * 1978-01-23 1979-07-26 Sharp Kk Duennfilmtransistor und verfahren zu seiner herstellung
GB1565551A (en) * 1977-01-06 1980-04-23 Westinghouse Electric Corp Thin film transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1346087A (en) * 1970-06-01 1974-02-06 Texas Instruments Inc Metallization system for semiconductors
GB2044994B (en) * 1979-03-22 1983-06-15 Philips Electronic Associated Thin film transistors
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
DE3279239D1 (en) * 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
JPS58190061A (ja) * 1982-04-28 1983-11-05 Toshiba Corp アモルファスシリコン半導体装置
JPH077827B2 (ja) * 1984-06-20 1995-01-30 株式会社日立製作所 液晶表示装置
JPS631072A (ja) * 1986-06-20 1988-01-06 Toshiba Corp 薄膜電界効果トランジスタ
JPS63219174A (ja) * 1987-03-06 1988-09-12 Matsushita Electric Ind Co Ltd 半導体装置
JPH0191479A (ja) * 1987-10-02 1989-04-11 Oki Electric Ind Co Ltd 半導体発光素子及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1565551A (en) * 1977-01-06 1980-04-23 Westinghouse Electric Corp Thin film transistor
DE2902303A1 (de) * 1978-01-23 1979-07-26 Sharp Kk Duennfilmtransistor und verfahren zu seiner herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tickle, A.C.,Thin-Film Transistors, New York 1969,S. 78 *

Also Published As

Publication number Publication date
GB2134707A (en) 1984-08-15
GB2134707B (en) 1986-08-20
US6050827A (en) 2000-04-18
GB8334314D0 (en) 1984-02-01
DE3347489C2 (de) 1988-06-30
JPS59124162A (ja) 1984-07-18

Similar Documents

Publication Publication Date Title
DE3347489A1 (de) Duennfilmtransistor und verfahren zur herstellung desselben
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE3602124C2 (de)
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE69734643T2 (de) Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE4230338B4 (de) Verfahren zur Herstellung von Solarzellen aus amorphem Silizium mittels Naßätzen von Löchern oder Gräben durch Rückseitenelektroden und amorphes Silizium
DE2263149C3 (de) Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE3118674A1 (de) Duennfilm-transistor
DE2402709A1 (de) Duennfilmeinrichtung mit einem niedrigohmigen kontaktwiderstand
DE3103615A1 (de) Verfahren zur erzeugung von extremen feinstrukturen
DE1302005C2 (de) Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente
DE3312053C2 (de) Verfahren zum Verhindern von Kurz- oder Nebenschlüssen in einer großflächigen Dünnschicht-Solarzelle
EP0298274A1 (de) Verfahren zum Strukturieren einer Kupfer- und/oder Permalloyschicht mittels Trockenätzen
DE3226097C2 (de)
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007025112A1 (de) Verfahren zum Herstellen eines Dünnfilmmusters, Flüssigkristalldisplay sowie Verfahren zu dessen Herstellung
DE102008029107B4 (de) Verfahren zur Herstellung einer Metallstruktur auf einer Oberfläche eines Halbleitersubstrates
DE3146573A1 (de) Elektrolumineszenz-anzeigevorrichtung
DE19828846C2 (de) Verfahren zum Beschichten eines Substrats
DE10023834A1 (de) Verfahren zur Schichtbildung und -strukturierung
DE112008001523T5 (de) Verfahren zur Herstellung eines Dünnschichttransistors, Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung und Verfahren zur Bildung einer Elektrode
DE3929847C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: RIEDERER FRHR. VON PAAR ZU SCHOENAU, A., DIPL.-ING

8128 New person/name/address of the agent

Representative=s name: DIEHL, H., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 800

D2 Grant after examination
8364 No opposition during term of opposition