DE102004005247A1 - Imprint-Lithographieverfahren - Google Patents

Imprint-Lithographieverfahren Download PDF

Info

Publication number
DE102004005247A1
DE102004005247A1 DE102004005247A DE102004005247A DE102004005247A1 DE 102004005247 A1 DE102004005247 A1 DE 102004005247A1 DE 102004005247 A DE102004005247 A DE 102004005247A DE 102004005247 A DE102004005247 A DE 102004005247A DE 102004005247 A1 DE102004005247 A1 DE 102004005247A1
Authority
DE
Germany
Prior art keywords
layer
imprint
polymer layer
stamp
lithography method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004005247A
Other languages
English (en)
Inventor
Hagen Dr. Klauk
Marcus Dr. Halik
Ute Zschieschang
Günter Dr. Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004005247A priority Critical patent/DE102004005247A1/de
Priority to US11/046,662 priority patent/US20050208779A1/en
Publication of DE102004005247A1 publication Critical patent/DE102004005247A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer

Abstract

Die Erfindung betrifft ein Imprint-Lithographieverfahren zur Herstellung eines Halbleiterbauelements, dadurch gekennzeichnet, dass DOLLAR A eine Polymerschicht (12), insbesondere eine polymere Gatedielektrikumschicht (12) allein durch mindestens einen Imprint-Stempel (20) resistfrei strukturiert wird. Damit ist es möglich, Halbleiterschaltungen in besonders einfacher Weise herzustellen.

Description

  • Die Erfindung betrifft ein Imprint-Lithographieverfahren nach dem Oberbegriff des Anspruchs 1.
  • Die Funktionsweise von Feldeffekttransistoren beruht auf der Modulation der Konzentration frei beweglicher Ladungsträger in einer Halbleiterschicht durch Anlegen einer regelbaren elektrischen Spannung an eine Gateelektrode.
  • Zur elektrischen Isolation der Gateelektrode von der Halbleiterschicht wird bei MISFETs („metal-insulatorsemiconductor field effect transistors") eine dünne Schicht eines isolierenden Materials verwendet, die als Gatedielektrikum bezeichnet wird. Bei herkömmlichen Feldeffekttransistoren handelt es sich dabei in der Regel um anorganische Dielektrika, wie z.B. Siliziumdioxid. (Transistoren mit Oxid-Dielektrika heißen auch MOSFETs, „metal-oxide-semiconductor field effect transistors").
  • Vor allem für Feldeffekttransistoren auf der Basis organischer Halbleiter sind allerdings Gatedielektrika auf der Basis organischer Polymere von Interesse, da die Prozessierung dünner Polymerschichten im Vergleich zur Prozessierung anorganischer Dielektrika in der Regel preiswerter ist und bei weniger hohen Temperaturen erfolgen kann.
  • Organische Feldeffekttransistoren sind unter anderem für die Realisierung einfacher integrierter Schaltungen von Interesse. Die Herstellung integrierter Schaltungen auf der Basis von Feldeffekttransistoren erfordert unter anderem eine gezielte Strukturierung der Gatedielektrikums-Schicht, da nur durch die Öffnung von Durchkontaktierungen (Kontaktlöcher, „vias") in der isolierenden Schicht ein gezielter Zugang zu den Elektroden oder Kontakten in der Metallisierungsebene oder den Metallisierungsebenen unterhalb der isolierenden Schicht hergestellt werden kann. Ein Zugang zu den unterhalb der isolierenden Schicht befindlichen Metallisierungsebenen ist insbesondere notwendig, wenn der Eingang eines Transistors mit dem Ausgang eines anderen Transistors verknüpft werden soll, wie dies in jeder integrierten Schaltung vielfach zwingend notwendig ist.
  • Es ist bekannt, die Öffnung der Kontaktlöcher z.B. mittels Photolithographie und Ätzen vorzunehmen. Dabei wird auf das Dielektrikum ein Fotolack aufgebracht, durch eine Fotomaske belichtet und anschließend entwickelt. Der so strukturierte Fotolack dient nachfolgend als Maske bei einem trocken- oder nasschemischen Ätzschritt zur Öffnung des Kontaktloches; abschließend wird der Fotolack wieder entfernt.
  • Besonders für preiswerte Anwendungen organischer integrierter Schaltungen sind Prozessmethoden von Interesse, die ohne die relativ teuren, für die Photolithographie notwendigen Geräte und Verfahren auskommt.
  • Ein Beispiel ist die Imprint-Lithographie (z.B. WO 00/54107 A1), die als Alternative zur Photolithographie bei der Herstellung integrierter Siliziumschaltungen entwickelt wurde. Bei der Imprint-Lithographie erfolgt die Übertragung der gewünschten Strukturen von einem Reliefstempel in eine zuvor auf den Siliziumwafer aufgebrachte dünne Polymerschicht. Durch den mechanischen Druck der erhabenen Gebiete des Stempels kommt es zu einer gezielten Verformung des Polymers in diesen Bereichen. Vor Entfernen des Stempels wird die verformte Polymerschicht entweder thermisch oder durch Belichtung mit ultraviolettem Licht ausgehärtet bzw. vernetzt, so dass die gestempelten Strukturen im Polymer erhalten bleiben. Durch Plasmaätzen werden die Strukturen anschließend in das unterliegende Substrat übertragen; dabei dient die Polymerschicht als Ätzmaske („resist"). Abschließend wird die Polymerschicht wieder entfernt.
  • Somit ist auch bei der Imprint-Lithographie ein Ätzschritt erforderlich, der den Aufwand bei der Herstellung der Halbleiterschaltungen erhöht.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, mit dem Halbleiterschaltungen in besonders einfacher Weise herstellbar sind.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
  • Demnach wird eine Polymerschicht, insbesondere eine polymere Gatedielektrikumschicht, allein durch mindestens einen Imprint-Stempel resistfrei strukturiert.
  • Die Strukturierung erfolgt hierbei allein durch den Imprint-Stempel und ohne Verwendung eines Resists, so dass eine einfache und schnelle Herstellung von Strukturen erreichbar ist. Die Polymerschicht wird durch den Imprint-Stempel mechanisch verformt, insbesondere etwas eingedruckt.
  • Dabei ist es besonders vorteilhaft, wenn ein Imprint-Stempel zur Herstellung mindestens eines Kontaktloches verwendet wird. Diese Kontaktlöcher weisen eine Geometrie auf, die sich einfacher Weise durch ein erfindungsgemäßes Prägeverfahren herstellen lässt.
  • Mit Vorteil wird nach Strukturierung der Polymerschicht durch den Imprint-Stempel der Grund der durch den Imprint-Stempel hervorgerufenen Vertiefung mit einem Ätzschritt bearbeitet. Da die Polymerschicht auf Grund der Vertiefung etwas dünner ist, wird an dieser Stelle die Polymerschicht zuerst weggeätzt, so dass ein Kontaktloch entsteht. Dies dient der Minimierung des Kontaktwiderstandes. Die nicht vertiefte Polymerschicht in der Umgebung bleibt bestehen. Auch können damit Polymerreste vom Grund des Kontaktloches entfernt werden. Eine solche Ätzung dauert im Vergleich zu einer Ätzung einer Struktur nur sehr kurz. Es kann vorteilhaft sein, diese Ätzung so lange durchzuführen, bis die Polymerschicht eine vorgegebene Schichtdicke erreicht hat.
  • Bei einer vorteilhaften Ausführungsform der Erfindung wird die Polymerschicht durch Aufschleudern, Aufsprühen und/oder Tauchen auf ein Substrat aufgebracht.
  • Auch ist es vorteilhaft, wenn die Polymerschicht vor und/oder nach der Strukturierung mit einem Imprintstempel thermisch induziert und/oder lichtinduziert gehärtet und/oder vernetzt wird.
  • Zur Herstellung eines Feldeffekttransistors ist es vorteilhaft, wenn die Polymerschicht als Dielektrikumschicht auf einer ersten Leitungsschicht angeordnet wird und mindestens ein Kontaktloch zur Herstellung einer Durchkontaktierung von einer zweiten Leitungsschicht bedeckt wird.
  • Auch ist es vorteilhaft, wenn eine organische Halbleiterschicht zum Aufbau einer organischen Feldeffekttransistoranordnung über der zweiten Leitungsschicht und der polymeren Dielektrikumsschicht angeordnet wird.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 eine schematische Darstellung einer integrierten Schaltung mit einer Durchkontaktierung gemäß dem Stand der Technik;
  • 2A bis 2F schematische Darstellungen von Verfahrensschritten einer Ausführungsform des erfindungsgemäßen Verfahrens (Ausschnitt x aus 1 betreffend).
  • 1 zeigt einen schematischen Querschnitt durch einen Teil einer integrierten Schaltung mit zwei Leitungsschichten, nämlich einer ersten Leitungsschicht 11a, 11b, 11c und einer darüber liegenden Leitungsschicht 13a, 13b, 13c. Die Leitungsschichten sind hier als Metallisierungsebenen ausgebildet.
  • Über der ersten Leitungsschicht 11a, 11b, 11c ist eine Gatedielektrikumschicht 12a, 12b und eine organische Halbleiterschicht 14 angeordnet.
  • Zur Realisierung einer Durchkontaktierung („via") muss in der Gatedielektrikumschicht 12a, 12b gezielt ein Kontaktloch 40 geöffnet werden.
  • Ein organischer Transistor ist im rechten Teil der Schaltung angeordnet, bestehend aus einer Gateelektrode (realisiert in der ersten Leitungsschicht 11b, 11c), einem Gatedielektrikum 12b, zwei Kontakten in der zweiten Leitungsschicht 13b, 13c und der organischen Halbleiterschicht 14.
  • Eine Durchkontaktierung („via") ist in der Mitte der Schaltung angeordnet. Dabei wird durch Öffnung eines Kontaktloches 40 eine elektrische Verbindung zwischen den beiden Leitungsschichten 11, 13 hergestellt. Bei einer elektrisch isolierten Kreuzung zweier Leitungsbahnen („crossover") im linken Teil der Schaltung erfüllt das Dielektrikum 12a die Funktion der Isolierung der beiden Leitungsschichten.
  • Erfindungsgemäß wird eine Ausführungsform des Verfahrens für die Realisierung von Durchkontaktierungen (Kontaktlöchern 40) bei der Herstellung integrierter Schaltungen mit polymeren Gatedielektrika eingesetzt.
  • Während bei der bekannten Imprint-Lithographie die Polymerschicht 12 die Rolle eines Ätz-Resists übernimmt, der nach erfolgter Strukturübertragung in das unterliegende Substrat wieder entfernt wird, werden bei dem erfindungsgemäßen Verfahren die gewünschten Strukturen durch den Stempel direkt und ohne Resist in die Gatedielektrikumschicht übertragen. Damit wird die Struktur in der Polymerschicht 12 in vertikaler Richtung allein durch einen Imprint-Stempel 20 erzeugt.
  • Dies wird im Zusammenhang mit 2A bis 2F näher erläutert, wobei die 2A bis 2F Details des Bereiches darstellen, der in 1 mit X bezeichnet ist, d.h. den unmittelbaren Bereich des Kontaktlochs 40.
  • Um das Kontaktloch 40 bis zur unteren Leitungsschicht 11 zu öffnen, ist nach dem Aushärten des Polymers gegebenenfalls ein kurzer Plasma-Ätzschritt notwendig. Die mechanische Verformung der Polymerschicht 12 wird diese an einer Stelle gezielt verdünnt, so dass ein Ätzschritt hier die erste Leitungsschicht 11 freilegt, bevor die umgebende Polymerschicht 12 weggeätzt wird. Die übrigbleibende Polymerschicht 12 kann dann beim weiteren Aufbau des Halbleiterbauelementes verwendet werden.
  • Die Ätzung der gesamten Tiefe der Durchkontaktierung muss aber gemäß den Ausführungsformen des erfindungsgemäßen Verfahrens nicht vollständig geätzt werden, da die Strukturbildung durch das Imprint-Verfahren unter Umständen ausreicht.
  • Durch diesen Plasma-Ätzschritt wird in den Bereichen der Kontaktlöcher 40 die Oberfläche der ersten, unteren Leitungsschicht 11 freigelegt und von eventuell im Kontaktloch 40 verbliebenen Polymer-Resten gereinigt. Dadurch wird ein möglichst kleiner Kontaktwiderstand zwischen oberer und unterer Leitungsschicht 13, 11 garantiert. Während des Plasma-Ätzens kommt es auch in den Gebieten außerhalb der Durchkontaktierungen zu einer Verringerung der Schichtdicke der Polymerschicht 12 durch Materialabtrag, so dass der Plasma-Ätzschritt zur gezielten Einstellung der Dicke der dielektrischen Polymerschicht 12 verwendet werden kann.
  • In 2A bis 2F werden einzelne Schritte einer Ausführungsform des erfindungsgemäßen Verfahrens dargestellt.
  • Auf einem Substrat 10 wird eine erste Leitungsschicht 11 (siehe 2A) aufgebracht. Die erste Leitungsschicht 11 kann z.B. aus Aluminium, Titan, Nickel, Gold oder auch aus leitfähigen Polymeren, wie z.B. Polyanilin oder PEDOT:PSS, bestehen.
  • Anschließend wird eine Polymerschicht 12 als Gatedielektrikumschicht aufgebracht und (meist thermisch) fixiert (2B). Die Fixierung dient dem Austreiben von Lösungsmittelresten aus der Polymerschicht 12. Die Polymerschicht 12 kann durch Aufschleudern („spin coating"), Tauchen („dip coating") oder Aufsprühen („spray coating") aus einem geeigneten Lösungsmittel aufgebracht werden. Die Fixierung kann auf einer Heizplatte, mittels einer Heizwalze oder in einem Trockenofen erfolgen.
  • Als Polymere sind prinzipiell alle Polymere geeignet, die sich als Dielektrikumschicht für organische Feldeffekttransistoren eignen.
  • Die Übertragung der gewünschten Strukturen (z.B. eines Kontaktlochs 40) in die Polymerschicht 12 erfolgt mittels eines Imprint-Stempels 20 (2C), welcher zuvor mit einer hier nicht dargestellten Antihaftschicht (z.B. eine Monolage eines Alkylsilans) beschichtet wurde. Der Imprint-Stempel 20 hat hier die Form eines Kegelstumpfes, so dass er ohne Schwierigkeiten wieder aus der Polymerschicht 12 herausgeführt werden kann. Grundsätzlich sind auch andere Geometrien für den Imprint-Stempel 20 möglich.
  • Die Fixierung der gestempelten Strukturen in der Polymerschicht 12 kann je nach Polymer durch einen temperaturinduzierten (z.B. Abkühlen) oder einen lichtinduzierten (z.B. UV-Licht) Härtungs- bzw. Vernetzungsschritt erfolgen (2D). Die Polymerschicht 12 wird bei diesem Schritt in die endgültige chemische Form überführt, welche im Vergleich mit der ursprünglich plastischen Form des Polymers formstabiler und vorteilhafterweise widerstandsfähiger gegen den abschließenden Plasma-Ätzschritt (Plasmaätzen 30 in 2E) ist.
  • Nach Entfernen des Imprint-Stempels 20 erfolgt durch einen Plasma-Ätzschritt (z.B. mit einem Sauerstoffplasma) die Öffnung eines entstandenen Kontaktlochs 40 sowie eine Reinigung der Oberfläche der ersten Leitungsebene 11 im Bereich der Kontaktlöcher 40 (2E). Gegebenfalls kann das Ätzen über die vollständige Öffnung der Kontaktlöcher 40 hinaus solange erfolgen, bis durch Materialabtrag die gewünschte Schichtdicke der Gatedielektrikumschicht 12 (d.h. der Polymerschicht) eingestellt ist (2F).
  • Die Polymerschicht 12 dient somit nicht primär als Ätzmaske sondern als aktive Schicht, nämlich als Gatedielektrikumschicht beim weiteren Aufbau eines Halbleiterbauelementes.
  • Nach der Herstellung der Durchkontaktierung erfolgt für eine Herstellung eines organischen Feldeffekttransistors der weitere Aufbau der Schaltung mit einer zweiten Leitungsschicht 13 und einer organischen Halbleiterschicht 14, wie dies in 1 dargestellt ist. Demnach werden eine zweite Leitungsschicht 13 und eine organische Halbleiterschicht 14 über den Schichten aufgebaut.
  • Die Erfindung wurde hier anhand der Herstellung eines organischen Feldeffekttransistors beschrieben. Grundsätzlich ist es aber möglich, auch andere Schaltungen mit dem erfindungsgemäßen Verfahren herzustellen.
  • Der temperatur- und/oder lichtinduzierte Härtungs- bzw. Vernetzungsschritt (2D) ist nicht zwingend notwendig, sofern die Gatedielektrikumschicht 12 aus Polymer die Strukturen auch unvernetzt abbildet und sich auch unvernetzt so ätzen lässt, dass nach vollständiger Öffnung der Kontaktlöcher 40 eine hinreichend dicke Polymerschicht 12 als Dielektrikum erhalten bleibt. Dies trifft besonders für siliziumhaltige Polymere zu, die unter Einwirkung von Sauerstoffplasma eine SiO2-ähnliche Oberfläche ausbilden, die im Vergleich zu rein organischen Polymeren sehr ätzstabil ist.
  • Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Verfahren und der erfindungsgemäßen Vorrichtung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
  • 10
    Substrat
    11a, b, c
    erste Leitungsschicht (Metallisierungsschicht)
    12
    Polymerschicht (Dielektrikumschicht)
    13a, b, c
    zweite Leitungsschicht (Metallisierungsschicht)
    14
    organische Halbleiterschicht
    20
    Imprint-Stempel
    30
    Plasmaätzen
    40
    Kontaktloch

Claims (8)

  1. Imprint-Lithographieverfahren zur Herstellung eines Halbleiterbauelements, dadurch gekennzeichnet, dass eine Polymerschicht (12), insbesondere eine polymere Gatedielektrikumschicht (12) allein durch mindestens einen Imprint-Stempel (20) resistfrei strukturiert wird.
  2. Imprint-Lithographieverfahren nach Anspruch 1, dadurch gekennzeichnet, dass mindestens ein Imprint-Stempel (20) zur Herstellung mindestens eines Kontaktloches (40) verwendet wird.
  3. Imprint-Lithographieverfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach Strukturierung der Polymerschicht (12) durch den Imprint-Stempel (20) der Grund der durch den Imprint-Stempel (20) hervorgerufenen Vertiefung mit einem Ätzschritt bearbeitet wird.
  4. Imprint-Lithographieverfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Ätzschritt zur Freilegung des Kontaktloches so lange weitergeführt wird, bis die Polymerschicht (12) eine vorgegebene Schichtdicke erreicht hat.
  5. Imprint-Lithographieverfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschicht (12) durch Aufschleudern, Aufsprühen und/oder Tauchen auf ein Substrat (10) aufgebracht wird.
  6. Imprint-Lithographieverfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschicht vor und/oder nach der Strukturierung mit einem Imprint-Stempel (40) thermisch induziert und/oder lichtinduziert gehärtet und/oder vernetzt wird.
  7. Imprint-Lithographieverfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschicht (12) als Dielektrikumschicht auf einer ersten Leitungsschicht (11a, 11b, 11c) angeordnet wird und mindestens ein Kontaktloch (40) zur Herstellung einer Durchkontaktierung von einer zweiten Leitungsschicht (13b, 13c) bedeckt wird.
  8. Imprint-Lithographieverfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine organische Halbleiterschicht (14) zum Aufbau einer organischen Feldeffekttransistoranordnung über der zweiten Leitungsschicht (13b, 13) und der polymeren Dielektrikumschicht (12b) angeordnet wird.
DE102004005247A 2004-01-28 2004-01-28 Imprint-Lithographieverfahren Withdrawn DE102004005247A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004005247A DE102004005247A1 (de) 2004-01-28 2004-01-28 Imprint-Lithographieverfahren
US11/046,662 US20050208779A1 (en) 2004-01-28 2005-01-28 Imprint lithography process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004005247A DE102004005247A1 (de) 2004-01-28 2004-01-28 Imprint-Lithographieverfahren

Publications (1)

Publication Number Publication Date
DE102004005247A1 true DE102004005247A1 (de) 2005-09-01

Family

ID=34813100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004005247A Withdrawn DE102004005247A1 (de) 2004-01-28 2004-01-28 Imprint-Lithographieverfahren

Country Status (2)

Country Link
US (1) US20050208779A1 (de)
DE (1) DE102004005247A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10340608A1 (de) * 2003-08-29 2005-03-24 Infineon Technologies Ag Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht
DE10340609A1 (de) * 2003-08-29 2005-04-07 Infineon Technologies Ag Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht
US20060008858A1 (en) * 2004-01-28 2006-01-12 The Regents Of The University Of Michigan Osteoblast factor(s) that regulates human prostate cancer migration to and invasion of bone
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR101229100B1 (ko) * 2005-06-10 2013-02-15 오브듀캇 아베 중간 스탬프를 갖는 패턴 복제
KR101370969B1 (ko) * 2006-11-30 2014-03-10 엘지디스플레이 주식회사 광경화성의 유기 물질
EP2199854B1 (de) * 2008-12-19 2015-12-16 Obducat AB Hybridpolymerform für nanoimprintverfahren und verfahren zu seiner herstellung
EP2199855B1 (de) * 2008-12-19 2016-07-20 Obducat Verfahren und Prozesse zur Modifizierung von Polymermaterialoberflächeninteraktionen
US8623447B2 (en) 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
US8821962B2 (en) * 2010-12-01 2014-09-02 Xerox Corporation Method of forming dielectric layer with a dielectric composition
US20120305892A1 (en) * 2010-12-08 2012-12-06 Martin Thornton Electronic device, method of manufacturing a device and apparatus for manufacturing a device
US10204803B2 (en) * 2013-09-17 2019-02-12 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer
US9159547B2 (en) * 2013-09-17 2015-10-13 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2003030252A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717003A (en) * 1988-08-03 1998-02-10 Ciba Specialty Chemicals Corporation Acid-curable binder systems containing 1,2-disulfones
DE3826363A1 (de) * 1988-08-03 1990-02-08 Merck Patent Gmbh Saeurehaertbare bindemittelsysteme mit 1,2-disulfonen
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
JP3873372B2 (ja) * 1997-05-26 2007-01-24 住友化学株式会社 ポジ型フォトレジスト組成物
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10131669A1 (de) * 2001-06-29 2003-01-16 Infineon Technologies Ag Herstellung von organischen Halbleitern mit hoher Ladungsträgermobilität durch pi-konjugierte Vernetzungsgruppen
DE10329262B3 (de) * 2003-06-23 2004-12-16 Infineon Technologies Ag Verfahren zur Behandlung eines Substrates und ein Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2003030252A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained

Also Published As

Publication number Publication date
US20050208779A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
US7271098B2 (en) Method of fabricating a desired pattern of electronically functional material
EP1316116B1 (de) Verfahren zur strukturierung eines organischen feldeffekttransistors
DE102004005247A1 (de) Imprint-Lithographieverfahren
EP1563553B1 (de) Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
DE10328811B4 (de) Verbindung zur Bildung einer selbstorganisierenden Monolage, Schichtstruktur, Halbleiterbauelement mit einer Schichtstruktur und Verfahren zur Herstellung einer Schichtstruktur
DE602004006620T2 (de) Eine fet anordnung und eine methode zur herstellung einer fet anordnung
DE10240105B4 (de) Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
DE2615862A1 (de) Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung
DE10222609A1 (de) Verfahren zur Herstellung strukturierter Schichten auf Substraten
DE10061297A1 (de) Organischer Feld-Effekt-Transistor, Verfahren zur Sturkturierung eines OFETs und integrierte Schaltung
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
EP1658647B1 (de) Integrierte schaltung mit einem organischen halbleiter und verfahren zur herstellung einer integrierten schaltung
EP1665408A2 (de) Verfahren zur herstellung von elektronischen bauelementen
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
DE10340641A1 (de) Strukturierung von Gate-Dielektrika in organischen Feldeffekt-Transistoren
DE102015100692B4 (de) Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur
DE112016000497T5 (de) Verfahren zum Herstellen eines Dünnfilmtransistors und Dünnfilmtransistor
WO2005006462A1 (de) Verfahren und vorrichtung zur strukturierung von organischen schichten
DE102018114070A1 (de) Verfahren zur herstellung von halbleiterbauelementen
WO2004017439A2 (de) Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
DE102018209024B4 (de) Vorrichtung mit einer von einer Rahmenstruktur begrenzten Funktionsstruktur und Verfahren zum Herstellen derselben
DE10255870A1 (de) Verfahren zur Herstellung von organischen Feldeffektransistoren mit Top-Kontakt-Architektur aus leitfähigen Polymeren
DE102009047315A1 (de) Organischer Feldeffekttransistor und Verfahren zur Herstellung desselben
EP0874392A1 (de) Verfahren zum Herstellen einer Kapazitätsstruktur auf einem Siliziumsubstrat in einem MOS-Prozess
DE10356675A1 (de) Elektrodenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee