JP4454536B2 - 有機薄膜トランジスタ及びその製造方法 - Google Patents

有機薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4454536B2
JP4454536B2 JP2005149630A JP2005149630A JP4454536B2 JP 4454536 B2 JP4454536 B2 JP 4454536B2 JP 2005149630 A JP2005149630 A JP 2005149630A JP 2005149630 A JP2005149630 A JP 2005149630A JP 4454536 B2 JP4454536 B2 JP 4454536B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gate insulating
organic
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005149630A
Other languages
English (en)
Other versions
JP2006013468A (ja
Inventor
在 本 具
▲文▼ 撤 徐
然 坤 牟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006013468A publication Critical patent/JP2006013468A/ja
Application granted granted Critical
Publication of JP4454536B2 publication Critical patent/JP4454536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body

Description

本発明は薄膜トランジスタに係り、さらに詳細には、有機半導体層を含む有機薄膜トランジスタ及びその製造方法に関する。
薄膜トランジスタは、一般的に半導体層、ゲート電極、ソース電極及びドレイン電極を具備し、前記半導体層は多結晶シリコン（poly silicon）膜または非晶質シリコン（amorphous silicon）膜で形成することができる。しかし、最近共役有機高分子(conjugated organic polymer)であるポリアセンチレンが半導体特性を示して、ドーピングすると伝導性を有することができるという研究結果が報告されたことにより有機膜である半導体層すなわち、有機半導体層を具備する有機薄膜トランジスタ（organic thin film transistor；以下ＯＴＦＴと称する。）に対する研究が活発に進行している。
このようなＯＴＦＴを表示装置に適用する場合、有機物の特性である柔軟性により無機薄膜トランジスタでは具現することができない巻き物表示装置、電子本など新しい応用分野を創出することができる。
しかし、ＯＴＦＴが適用された表示装置が完壁な柔軟性を有するためにはＯＴＦＴは前記有機半導体層をはじめとするすべての構成要素が有機物で形成されることが望ましい。このように半導体層及びゲート絶縁膜を有機物を用いて形成した薄膜トランジスタの技術が開示されている（例えば、特許文献１参照。）。この技術によれば、薄膜トランジスタ（ＴＦＴ）はソースとドレイン間に薄い半導体層を具備し、半導体層は一面が絶縁膜と接して、他の一面は伝導性グリッドと接する。また、半導体層は特定分子量を有する少なくとも一つの共役高分子で構成されて、絶縁膜は少なくとも５の誘電定数を有する絶縁有機高分子で構成される。
しかし、前記有機膜で形成されたゲート絶縁膜は、その形成過程でピンホールが発生してしまうと共に、材料自体の漏れ電流が大きいので５０００Å以上の厚い厚さで形成する必要があった。この場合、厚さに半比例するゲート絶縁膜の静電容量（capacitance）は小さくなってしまい、また静電容量に半比例する薄膜トランジスタのしきい電圧は大きくなってしまう。これは薄膜トランジスタが適用された装置の駆動電圧を高める結果となる。
米国特許第５，３４７，１４４号
本発明が解決しようとする課題は、上記従来の技術の問題点を解決するために、有機ゲート絶縁膜を具備して柔軟性を有しながらもしきい電圧が低く漏れ電流が少ない薄膜トランジスタ及びその製造方法を提供することにある。
そこで、本発明の第１の特徴は、有機薄膜トランジスタであって、基板と、前記基板上に位置するゲート電極と、前記ゲート電極上に位置して、無機ゲート絶縁膜と有機ゲート絶縁膜の積層構造を有するゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極と重なる有機半導体層と、を備えることを要旨とする。
無機ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜で構成された群から選択される少なくとも一つの膜、金属酸化膜または強誘電性絶縁膜（ferroelectric insulator）であることが好ましい。詳細には、金属酸化膜は、アルミニウム酸化膜（Ａｌ２Ｏ３）、イットリウム酸化膜（Ｙ２Ｏ３）、亜鉛酸化膜（ＺｎＯ２）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）、タンタル酸化膜（Ｔａ２Ｏ５）及びチタン酸化膜（ＴｉＯ２）であることが好ましい。
また、強誘電性絶縁膜は、ＰｂＺｘＴｉ１−ｘＯ３（ＰＺＴ）膜、Ｂｉ４Ｔｉ３Ｏ１２膜ＢａＭｇＦ４膜及びＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ）膜で構成された群から選択される少なくとも一つの膜であることが好ましい。
一方、無機ゲート絶縁膜は、ゲート電極の酸化膜であることが好ましい。この場合、ゲート電極はアルミニウム（Ａｌ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）及びこれらの合金で構成された群から選択される少なくとも一つの物質膜であることが好ましい。望ましくは、前記ゲート電極はアルミニウム−モリブデン合金膜またはチタン膜である。
さらに、無機ゲート絶縁膜は、１００〜３０００Åの厚さを有することが好ましい。
有機ゲート絶縁膜は、ビニル系高分子、スチレン系高分子、アクリル系高分子、エポキシ系高分子、エステル系高分子、フェノール系高分子、イミド系高分子及びシクロアルケン（Ｃｙｃｌｏａｌｋｅｎｅ）で構成された群から選択される少なくとも一つの物質膜であることが好ましい。さらに詳細には、有機ゲート絶縁膜として、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリビニルクロライド（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルピロリドン（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリアクリルレート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリカーボネート系（ＰＣ）、ポリテレフタル酸エチレン（ＰＥＴ）、パリレン、ポリフェニレンスルフィド（ＰＰＳ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）及びシクロペンテン（ＣｙＰｅ）で構成された群から選択される少なくとも一つの物質膜であることが好ましい。
また、有機ゲート絶縁膜は３０００〜１００００Åの厚さであることが好ましい。
無機ゲート絶縁膜は、ゲート電極の上部面上に位置して、前記有機ゲート絶縁膜は前記無機ゲート絶縁膜上に位置することができる。前記無機ゲート絶縁膜は、前記ゲート電極を取り囲むことが好ましい。この場合、前記無機ゲート絶縁膜は、前記ゲート電極の酸化膜としてもよい。さらに、前記無機ゲート絶縁膜は、前記ゲート電極周辺の基板上に延びる構造としてもよい。
前記基板はガラス、プラスチック、サファイアまたは石英基板で構成された群から選択される一つの基板であることがある。
前記有機半導体層はポリアセンチレン（ｐｏｌｙａｃｅｔｙｌｅｎｅ）、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）、Ｐ３ＨＴ（ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ−２、５−ｄｉｙｌ））、Ｆ８Ｔ２（ｐｏｌｙ（９、９'−ｄｉｏｃｔｙｌｆｌｕｏｒｅｎｅ−ｃｏ−ｂｉｔｈｉｏｐｈｅｎｅ））、ＰＴＶ（ｐｏｌｙ（ｔｈｉｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ））、ペンタセン（ｐｅｎｔａｃｅｎｅ）、テトラセン（ｔｅｔｒａｃｅｎｅ）、ルブレン（ｒｕｂｒｅｎｅ）及びα−６Ｔ（ａｌｐｈａ−ｈｅｘａｔｈｉｅｎｙｌｅｎｅ）で構成された群から選択される少なくとも一つの物質膜であることがある。
前記有機薄膜トランジスタは、前記有機半導体層の端部及び前記ゲート電極の端部間に位置して、前記有機半導体層と電気的に接続するソース／ドレイン電極を含むことができる。
また、本発明の第２の特徴は、前記有機薄膜トランジスタは基板と前記基板上に位置するゲート電極を具備し、前記ゲート電極上に前記ゲート電極の酸化膜である無機ゲート絶縁膜が位置し、前記無機ゲート絶縁膜上に有機ゲート絶縁膜が位置し、前記有機ゲート絶縁膜上に前記ゲート電極と重なる有機半導体層が位置することを要旨とする。
本発明の第３の特徴は、有機薄膜トランジスタの製造方法であって、基板を用意して、この基板上にゲート導電膜を積層して、このゲート導電膜をパターニングしてゲート電極を形成することを要旨とする。そして、ゲート電極上に無機ゲート絶縁膜を形成し、この無機ゲート絶縁膜上に有機ゲート絶縁膜を形成する。また、有機ゲート絶縁膜上に前記ゲート電極と重なる有機半導体層を形成する。
ここで、無機ゲート絶縁膜は、ゲート電極を酸化することによって形成することができる。また、ゲート電極の酸化は、陽極酸化法、プラズマ酸化法またはＵＶオゾン酸化法を用いて行うことができる。この場合、前記ゲート導電膜は、アルミニウム（Ａｌ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）及びこれらの合金で構成された群から選択される少なくとも一つの物質膜であることが好ましい。詳細には、前記ゲート導電膜はアルミニウム−モリブデン合金膜またはチタン膜であることが好ましい。
また、無機ゲート絶縁膜は、物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、レーザーアブレーション及びゾルゲルスピンコーティング法で構成された群から選択される一つの方法を用いて形成することができる。この場合、前記無機ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、金属酸化膜及び強誘電性絶縁膜で構成された群から選択される少なくとも一つの膜であることが好ましい。
本発明の第４の特徴は、有機薄膜トランジスタの製造方法であって、基板を用意し、この基板上にゲート導電膜を形成し、ゲート導電膜上に無機絶縁膜を形成し、無機絶縁膜及び前記ゲート導電膜を順にパターニングしてゲート電極及び前記ゲート電極上に位置する無機ゲート絶縁膜を形成し、その後、前記無機ゲート絶縁膜上に有機ゲート絶縁膜を形成し、前記有機ゲート絶縁膜上に前記ゲート電極と重なる有機半導体層を形成することを要旨とする。
本発明の第５の特徴は、有機薄膜トランジスタであって、基板と前記基板上に位置する有機半導体層を具備し、この有機半導体層上に無機ゲート絶縁膜と有機ゲート絶縁膜の積層構造を有するゲート絶縁膜が位置すると共に、前記ゲート絶縁膜上に前記有機半導体層と重なるゲート電極が位置することを要旨とする。
そして、有機ゲート絶縁膜は、有機半導体層上に位置して、無機ゲート絶縁膜は、有機ゲート絶縁膜上に位置するようになっている。
有機薄膜トランジスタは、前記有機半導体層の下部に位置して前記有機半導体層と電気的に接続するソース／ドレイン電極を含む。
本発明によれば、有機ゲート絶縁膜による柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を有する薄膜トランジスタを実現することができる。また、ゲート電極とゲート絶縁膜間及びゲート絶縁膜と有機半導体層間の界面特性を向上させることができる。さらに、柔軟性が悪い無機ゲート絶縁膜を局部的に形成するしたことにより、素子全体としての柔軟性向上を達成することができる。
以下、本発明の実施の形態に係る有機薄膜トランジスタおよびその製造方法の詳細を図面に基づいて説明する。但し、図面は模式的なものであり、各材料層の厚みやその比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（第１の実施の形態）
図１及び図２は、本発明の第１の実施の形態に係る有機薄膜トランジスタの製造方法を工程段階別に示した断面図である。
図１に示すように、基板１０を用意する。この基板１０の材料としては、ガラス、プラスチック、サファイアまたは石英を用いることができるが、なかでもプラスチック基板のように可撓性を有する基板が好ましい。
先ず、図１に示すように、基板１０上にゲート導電膜２０を形成する。このゲート導電膜２０は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）またはこれらの合金を用いて形成することができる。合金としては、ＭｏＷ、ＡｌＮｄ、ＡｌＣｕ、ＡｕＴｉまたはＡｕＣｒなどがある。これ以外にも、ゲート導電膜２０は、ドーピングされたシリコン膜または伝導性有機膜を用いて形成してもよい。
なお、ゲート導電膜２０を形成する前に、基板１０上にバリヤ層（図示せず）を形成してもよい。このバリヤ層は、外部または基板１０から浸入する水分、または、有機気体から有機半導体層を保護するための層である。
そして、図１に示すように、ゲート導電膜２０上には、無機絶縁膜３０を形成する。この無機絶縁膜３０は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜で構成された群から選択される少なくとも一つの膜、金属酸化膜または強誘電性絶縁膜であることが好ましい。金属酸化膜としては、アルミニウム酸化膜（Ａｌ２Ｏ３）、イットリウム酸化膜（Ｙ２Ｏ３）、亜鉛酸化膜（ＺｎＯ２）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）、タンタル酸化膜（Ｔａ２Ｏ５）及びチタン酸化膜（ＴｉＯ２）で構成された群から選択される少なくとも一つの膜であることが好ましい。強誘電性絶縁膜としては、ＰｂＺｘＴｉ１−ｘＯ３（ＰＺＴ）膜、Ｂｉ４Ｔｉ３Ｏ１２膜ＢａＭｇＦ４膜及びＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ）膜で構成された群から選択される少なくとも一つの膜であることが好ましい。
無機絶縁膜３０は、物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、レーザーアブレーションまたはゾルゲルスピンコーティング法を用いて形成することができる。詳細には蒸発法（ｅｖａｐｏｒａｔｉｏｎ）、スパターリング（ｓｐｕｔｔｅｒｉｎｇ）、低圧化学気相蒸着法（ＬＰＣＶＤ）またはプラズマ強化化学気相蒸着法（ＰＥＣＶＤ）を用いて形成することができる。
この他の方法として、無機絶縁膜３０は、前記ゲート導電膜３０を酸化することによって形成する前記ゲート導電膜３０の酸化膜であってもよい。上述すると、前記ゲート導電膜３０を酸化するには、陽極酸化法、プラズマ酸化法またはＵＶオゾン酸化法を用いて行うことができる。この場合、ゲート導電膜３０は、アルミニウム、イットリウム、亜鉛、ハフニウム、ジルコニウム、タンタル、チタン及びこれらそれぞれの合金で構成された群から選択される少なくとも一つの物質膜であることが好ましい。望ましくは、ゲート導電膜３０はアルミニウム−モリブデン合金膜またはチタン膜である。
図２を参照すると、無機絶縁膜（図１の３０）上にフォトレジストパターン（図示せず）を形成して、前記フォトレジストパターンをマスクにして前記無機絶縁膜（図１Ａの３０）及び前記ゲート導電膜（図１Ａの２０）を順にパターニングすることによって、無機ゲート絶縁膜３３及びゲート電極２３を形成する。結果的に、無機ゲート絶縁膜３３は、ゲート電極２３の上部表面上にだけ配置される。
次に、無機ゲート絶縁膜３３上に有機ゲート絶縁膜３７を形成する。有機ゲート絶縁膜３７は、ビニル系高分子、スチレン系高分子、アクリル系高分子、エポキシ系高分子、エステル系高分子、フェノール系高分子、イミド系高分子及びシクロアルケンで構成された群から選択される少なくとも一つの物質膜であることが好ましい。詳細には、有機ゲート絶縁膜３７はポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリビニルクロライド（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルピロリドン（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリアクリルレート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリカーボネート系（ＰＣ）、ポリテレフタル酸エチレン（ＰＥＴ）、パリレン、ポリフェニレンスルフィド（ＰＰＳ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）及びシクロペンテン（ＣｙＰｅ）で構成された群から選択される少なくとも一つの物質膜であることが好ましい。
有機ゲート絶縁膜３７は蒸着法、昇華法または溶液法を用いて形成することができる。詳細には、有機ゲート絶縁膜３７は熱蒸発法（thermal evaporation）、ＯＭＢＤ（Orgainc Molecular Beam Deposition）法、スピンコーティング法またはディップコーティング法を用いて形成することができる。また、有機ゲート絶縁膜３７は、３０００〜１００００Åの厚さで形成することができる。
有機ゲート絶縁膜３７と無機ゲート絶縁膜３３は、有機薄膜トランジスタのゲート絶縁膜を構成する。結果的に、ゲート絶縁膜は、無機ゲート絶縁膜３３と有機ゲート絶縁膜３７の積層構造を有する。したがって、無機ゲート絶縁膜３３は、有機ゲート絶縁膜３７に比べて比較的緻密な膜質を形成するので、有機ゲート絶縁膜だけでゲート絶縁膜を形成した場合に比べて薄膜トランジスタの漏れ電流を減らすことができる。また、無機ゲート絶縁膜３３は、有機ゲート絶縁膜に比べて非常に高い誘電率を持つので、有機ゲート絶縁膜３７だけでゲート絶縁膜を形成した場合に比べて低い薄膜トランジスタのしきい電圧を具現することができる。したがって、有機ゲート絶縁膜３７による柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を有する有機薄膜トランジスタを具現することができる。
さらに、ゲート電極２３上に無機ゲート絶縁膜３３を形成して、無機ゲート絶縁膜３３上に有機ゲート絶縁膜３７を形成することによって、ゲート電極２３と無機ゲート絶縁膜３３間及び有機ゲート絶縁膜３７と後続する工程で形成される有機半導体層間の界面特性の向上を達成することができる。ひいては、無機ゲート絶縁膜３３をゲート電極２３の上部表面にだけ形成すなわち、柔軟性が悪い無機膜を局部的に形成することによって、素子の柔軟性向上を達成することができる。
無機ゲート絶縁膜３３の厚さは、素子の柔軟性及びモーフォロジー（morphology）の減少のために３０００Å以下であることが望ましい。また、有機ゲート絶縁膜の緻密ではない特性を補完するために１００Å以上の厚さを有することが望ましい。より一層望ましい厚さは、無機ゲート絶縁膜３３は５００〜１０００Åである。
また、有機ゲート絶縁膜３７上にソース／ドレイン導電膜を積層及びパターニングすることによって、ゲート電極２３の端部とそれぞれ重なるソース電極４１及びドレイン電極４３を形成する。ソース／ドレイン電極４１、４３間には、ゲート電極２３上部の有機ゲート絶縁膜３７が露出される。ソース／ドレイン導電膜は金属または導電性有機膜を用いて形成することができる。詳細には、ソース／ドレイン導電膜はＣｒ、Ｔｉ、Ｃｕ、Ａｌ、Ｍｏ、Ｗ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、ポリアニリン（ｐｏｌｙａｎｉｌｉｎｅ）またはポリエチレンジオキシチオフェン（ＰＥＤＯＴ）を用いて形成することができる。望ましくは、ソース／ドレイン導電膜は、有機半導体層のイオン化エネルギーを考慮して適切な仕事関数を有する物質で形成する。
続いて、ソース／ドレイン電極４１、４３間に露出した有機ゲート絶縁膜３７上に有機半導体層５０を形成する。結果的に、有機半導体層５０は、ゲート電極２３と重なり、各ソース／ドレイン電極４１、４３はゲート電極２３の端部と有機半導体層４３の端部間に位置して有機半導体層４３と電気的に接続する。このような構造をボトムコンタクト（bottom contact）構造という。このようなボトムコンタクト構造を採用することによって、有機半導体層５０の損傷が少なく、しかも製造工程が容易となる。このような構造以外に、各ソース／ドレイン電極４１、４３が有機半導体層４３の上部に位置するトップコンタクト（top contact）構造で有機薄膜トランジスタを形成することもできる。
有機半導体層５０は、蒸着法、昇華法または溶液法を用いて形成することができる。詳細には熱蒸発法、ＯＭＢＤ法、スピンコーティング法またはディップコーティング法を用いて形成することができる。さらにひいては、有機半導体層５０のパターニングは。シャドーマスク（shadow mask）を用いるか、リフトオフ（lift-off）法を用いて行ってもよい。
有機半導体層５０は、ポリアセンチレン、ポリチオフェン、Ｐ３ＨＴ（ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ−２、５−ｄｉｙｌ））、Ｆ８Ｔ２（ｐｏｌｙ（９、９'−ｄｉｏｃｔｙｌｆｌｕｏｒｅｎｅ−ｃｏ−ｂｉｔｈｉｏｐｈｅｎｅ））、ＰＴＶ（ｐｏｌｙ（ｔｈｉｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ））、ペンタセン、テトラセン、ルブレン及びα−６Ｔ（ａｌｐｈａ−ｈｅｘａｔｈｉｅｎｙｌｅｎｅ）で構成された群から選択される少なくとも一つの物質膜であることが好ましい。
（第２の実施の形態）
図３及び図４は本発明の第２の実施の形態に係る有機薄膜トランジスタおよびその製造方法を示した断面図である。本実施の形態に係る有機薄膜トランジスタの製造方法は図１及び図２を参照して示した第１の実施の形態に係る有機薄膜トランジスタの製造方法に比べて無機ゲート絶縁膜の形成方法が異なる。
図３に示すように、まず基板１０を用意する。この基板１０に対する詳細な事項は上述した第１の実施の形態と同様である。次に、基板１０上にゲート導電膜を形成して、パターニングしてゲート電極２１を形成する。
続いて、ゲート電極２１を取り囲む無機ゲート絶縁膜３１を形成する。詳細には無機ゲート絶縁膜３１は、ゲート電極２１を酸化することによって形成するゲート電極２１の酸化膜であることが好ましい。ゲート電極２１を酸化することは陽極酸化法、プラズマ酸化法またはＵＶオゾン酸化法を用いて行うことができる。この場合、ゲート電極２１はアルミニウム、イットリウム、亜鉛、ハフニウム、ジルコニウム、タンタル、チタン及びこれらそれぞれの合金で構成された群から選択される少なくとも一つの物質膜であることが好ましい。望ましくは前記ゲート電極２１はアルミニウム−モリブデン合金膜またはチタン膜である。
この他の方法としては、無機ゲート絶縁膜３１はゲート電極２１上に物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、レーザーアブレーションまたはゾルゲルスピンコーティング法を用いて無機絶縁膜を形成して、無機絶縁膜をパターニングすることによって形成することもできる。この場合、無機ゲート絶縁膜３１は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜で構成された群から選択される少なくとも一つの膜、金属酸化膜または強誘電性絶縁膜であることが好ましい。なお、金属酸化膜及び強誘電性絶縁膜は上述した第１の実施の形態と同様である。この場合、ゲート電極２１は、無機ゲート絶縁膜３１に関係なくタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）またはこれらの合金を用いて形成することができる。合金は、ＭｏＷ、ＡｌＮｄ、ＡｌＣｕ、ＡｕＴｉまたはＡｕＣｒであることが好ましい。また、ゲート電極２１はドーピングされたシリコン膜または伝導性有機膜であることが好ましい。
図４を参照すると、無機ゲート絶縁膜３１上に有機ゲート絶縁膜３７を形成する。有機ゲート絶縁膜３７を形成する物質、方法及び厚さは上述した第１の実施の形態と同様である。
有機ゲート絶縁膜３７と前記無機ゲート絶縁膜３１は、有機薄膜トランジスタのゲート絶縁膜を形成する。結果的に、ゲート絶縁膜は、無機ゲート絶縁膜３１と有機ゲート絶縁膜３７の積層構造を有する。したがって、有機ゲート絶縁膜３７による柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を有する薄膜トランジスタを具現することができる。特に、ゲート電極２１上にゲート電極２１の酸化膜である無機ゲート絶縁膜３１を形成して、無機ゲート絶縁膜３１上に前記有機ゲート絶縁膜３７を形成することによって、ゲート電極２１とゲート絶縁膜間の界面特性をより一層向上させることができる。さらに、無機ゲート絶縁膜３１をゲート電極を取り囲むように形成するが、ゲート電極周辺の基板上に延びないように形成することによって、柔軟性が悪い無機絶縁膜を局部的に形成することができ、結果的に素子の柔軟性向上を達成することができる。
さらに、無機ゲート絶縁膜３３の厚さは、素子の柔軟性及びモーフォロジーの減少のために３０００Å以下であることが望ましい。また、有機ゲート絶縁膜の緻密ではない特性を補完するために１００Å以上の厚さを有することが望ましい。より一層望ましい厚さは、無機ゲート絶縁膜は５００〜１０００Åである。
続いて、上述した第１の実施の形態と同様の方法でソース／ドレイン電極４１、４３及び有機半導体層５０を形成する。
（第３の実施の形態）
図５及び図６は、本発明の第３の実施の形態に係る薄膜トランジスタおよびその製造方法を示した断面図である。本実施の形態による有機薄膜トランジスタの製造方法は、図１及び図２に示した有機薄膜トランジスタの製造方法に比べて無機ゲート絶縁膜の形成方法が異なる。
まず、図５に示すように、基板１０を用意する。この基板１０の詳細は上述した第１の実施の形態と同様である。
その後、基板１０上にゲート導電膜を形成して、ゲート導電膜をパターニングすることによって、ゲート電極２５を形成する。ゲート導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）またはこれらの合金を用いて形成することができる。合金はＭｏＷ、ＡｌＮｄ、ＡｌＣｕ、ＡｕＴｉまたはＡｕＣｒであることが好ましい。この他、ゲート導電膜はドーピングされたシリコン膜または伝導性有機膜であることが好ましい。
次に、ゲート電極２５上に無機ゲート絶縁膜３０を積層する。無機絶縁膜３０は物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、レーザーアブレーションまたはゾルゲルスピンコーティング法を用いて形成することができる。詳細には、蒸発法、スパッタリング法、低圧化学気相蒸着法またはプラズマ強化化学気相蒸着法を用いて形成することができる。結果的に、無機ゲート絶縁膜３５はゲート電極２５の上部面を含んで前記ゲート電極２５を取り囲むように形成され、またゲート電極２５周辺の基板上に延びる。
無機ゲート絶縁膜３０は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜で構成された群から選択される少なくとも一つの膜、金属酸化膜または強誘電性絶縁膜であることが好ましい。金属酸化膜及び前記強誘電性絶縁膜の具体的な例は上述した実施の形態と同様である。
図６に示すように、無機ゲート絶縁膜３５上に有機ゲート絶縁膜３７を形成する。有機ゲート絶縁膜３７を形成する物質、方法及び厚さは上述した実施の形態と同様である。
有機ゲート絶縁膜３７と無機ゲート絶縁膜３５は、有機薄膜トランジスタのゲート絶縁膜を構成する。結果的に、ゲート絶縁膜は、無機ゲート絶縁膜３５と有機ゲート絶縁膜３７の積層構造を有する。したがって、有機ゲート絶縁膜３７による柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を有する薄膜トランジスタを具現することができる。特に、ゲート電極２５上に無機ゲート絶縁膜３５を形成して、無機ゲート絶縁膜３５上に有機ゲート絶縁膜３７を形成することによって、ゲート電極２５と無機ゲート絶縁膜３５間及び有機ゲート絶縁膜３７と後工程で形成される有機半導体層間の界面特性の向上を達成することができる。
なお、無機ゲート絶縁膜３５の厚さは素子の柔軟性及びモーフォロジーの減少のために３０００Å以下であることが望ましい。また、有機ゲート絶縁膜３７の緻密ではない特性を補完するために１００Å以上の厚さを有することが望ましい。より一層望ましくは前記無機ゲート絶縁膜は５００ないし１０００Åの厚さを有する。
続いて、上述した実施の形態と同様の方法でソース／ドレイン電極４１、４３及び有機半導体層５０を形成する。
（第４の実施の形態）
図７は、本発明の第４の実施の形態に係る有機薄膜トランジスタを示した断面図である。本実施の形態に係る有機薄膜トランジスタは、上述した実施の形態と異なってトップゲート型有機薄膜トランジスタである。
図７に示すように、基板６０を用意する。この基板６０に対する詳細は上述お実施の形態と同様である。
基板６０上にソース／ドレイン導電膜を積層及びパターニングすることによって、相互に離隔して位置するソース電極７１及びドレイン電極７３を形成する。ソース／ドレイン導電膜は金属または導電性有機膜を用いて形成することができる。詳細には、ソース／ドレイン導電膜はＣｒ、Ｔｉ、Ｃｕ、Ａｌ、Ｍｏ、Ｗ、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ、ポリアニリンまたはポリエチレンジオキシチオフェン（ＰＥＤＯＴ）を用いて形成することができる。望ましくは、ソース／ドレイン導電膜は後続する有機半導体層のイオン化エネルギーを考慮して適切な仕事関数を有する物質で形成する。
ソース／ドレイン電極７１、７３を形成する前に、前記基板６０上にバリヤ層（図示せず）を形成することができる。バリヤ層は外部または基板６０から浸入する水分または有機気体から後続する工程で形成される有機半導体層を保護するための層である。
続いて、ソース／ドレイン電極７１、７３上部及びソース／ドレイン電極７１、７３間に露出した基板６０上に有機半導体層７５を形成する。結果的にソース／ドレイン電極７１、７３は有機半導体層７５の下部に位置して前記有機半導体層７５と電気的に接続する。このような構造をボトムコンタクト構造という。このようなボトムコンタクト構造を採用することによって、有機半導体層７５の損傷が少なくて製造工程が容易い有機薄膜トランジスタを形成することができる。
有機半導体層７５は、蒸着法、昇華法または溶液法を用いて形成することができる。詳細には、熱蒸発法、ＯＭＢＤ法、スピンコーティング法またはディップコーティング法を用いて形成することができる。さらに、有機半導体層７５のパターニングはシャドーマスクを用いるか、リフト−オフ法を用いて行ってもよい。
有機半導体層７５は、ポリアセンチレン、ポリチオフェン、Ｐ３ＨＴ（ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ−２、５−ｄｉｙｌ））、Ｆ８Ｔ２（ｐｏｌｙ（９、９'−ｄｉｏｃｔｙｌｆｌｕｏｒｅｎｅ−ｃｏ−ｂｉｔｈｉｏｐｈｅｎｅ））、ＰＴＶ（ｐｏｌｙ（ｔｈｉｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ））、ペンタセン、テトラセン、ルブレン及びα−６Ｔ（ａｌｐｈａ−ｈｅｘａｔｈｉｅｎｙｌｅｎｅ）で構成された群から選択される少なくとも一つの物質膜であることが好ましい。
有機半導体層７５上には、有機ゲート絶縁膜８５を形成する。有機ゲート絶縁膜８５はビニル系高分子、スチレン系高分子、アクリル系高分子、エポキシ系高分子、エステル系高分子、フェノール系高分子、イミド系高分子及びシクロアルケンで構成された群から選択される少なくとも一つの物質膜であることが好ましい。詳細には、有機ゲート絶縁膜８５はポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリビニルクロライド（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルピロリドン（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリアクリルレート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリカーボネート系（ＰＣ）、ポリテレフタル酸エチレン（ＰＥＴ）、パリレン、ポリフェニレンスルフィド（ＰＰＳ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）及びシクロペンテン（ＣｙＰｅ）で構成された群から選択される少なくとも一つの物質膜であることが好ましい。
有機ゲート絶縁膜８５は、蒸着法、昇華法または溶液法を用いて形成することができる。詳細には、有機ゲート絶縁膜８５は、熱蒸発法、ＯＭＢＤ法、スピンコーティング法またはディップコーティング法を用いて形成することができる。また、有機ゲート絶縁膜８５は３０００〜１００００Åの厚さで形成することができる。
そして、有機ゲート絶縁膜８５上に無機ゲート絶縁膜８７を形成する。無機ゲート絶縁膜８７は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜で構成された群から選択される少なくとも一つの膜、金属酸化膜または強誘電性絶縁膜であることが好ましい。金属酸化膜は、アルミニウム酸化膜（Ａｌ２Ｏ３）、イットリウム酸化膜（Ｙ２Ｏ３）、亜鉛酸化膜（ＺｎＯ２）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）、タンタル酸化膜（Ｔａ２Ｏ５）及びチタン酸化膜（ＴｉＯ２）で構成された群から選択される少なくとも一つの膜であることが好ましい。強誘電性絶縁膜としては、ＰｂＺｘＴｉ１−ｘＯ３（ＰＺＴ）膜、Ｂｉ４Ｔｉ３Ｏ１２膜ＢａＭｇＦ４膜及びＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ）膜で構成された群から選択される少なくとも一つの膜であることが好ましい。
無機ゲート絶縁膜８７は、物理気相蒸着法（ＰＶＤ）、化学気相蒸着法（ＣＶＤ）、レーザーアブレーションまたはゾルゲルスピンコーティング法を用いて形成することができる。詳細には、蒸発法、スパターリング、低圧化学気相蒸着法またはプラズマ強化化学気相蒸着法を用いて形成することができる。
有機ゲート絶縁膜８５と前記無機ゲート絶縁膜８７は、有機薄膜トランジスタのゲート絶縁膜を形成する。結果的にゲート絶縁膜は有機ゲート絶縁膜８５と無機ゲート絶縁膜８７の積層構造を有する。無機ゲート絶縁膜８７は有機ゲート絶縁膜８５に比べて比較的緻密な膜質を形成するので、有機ゲート絶縁膜だけでゲート絶縁膜を形成した場合に比べて薄膜トランジスタの漏れ電流を減らすことができる。また、無機ゲート絶縁膜８７は有機ゲート絶縁膜に比べて高い誘電率を持つので、有機ゲート絶縁膜だけでゲート絶縁膜を形成した場合に比べて低い薄膜トランジスタのしきい電圧を具現することができる。したがって、有機ゲート絶縁膜８５による柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を有する有機薄膜トランジスタを具現することができる。
そして、有機半導体層７５上に有機ゲート絶縁膜８５を形成して、有機ゲート絶縁膜８５上に無機ゲート絶縁膜８７を形成することによって、有機半導体層７５と有機ゲート絶縁膜８５間及び無機ゲート絶縁膜８７と後続する工程で形成されるゲート電極間の界面特性の向上を達成することができる。
無機ゲート絶縁膜８７の厚さは、素子の柔軟性及びモーフォロジーの減少のために３０００Å以下であることが望ましい。また、有機ゲート絶縁膜の緻密ではない特性を補完するために１００Å以上の厚さを有することが望ましい。より一層望ましくは前記無機ゲート絶縁膜８７は５００〜１０００Åの厚さを有する。
そして、無機ゲート絶縁膜８７上に有機半導体層７５と重なるゲート電極９０を形成する。なお、ゲート電極９０は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）またはこれらの合金を用いて形成することができる。合金としては、ＭｏＷ、ＡｌＮｄ、ＡｌＣｕ、ＡｕＴｉまたはＡｕＣｒであることが好ましい。ゲート電極９０はドーピングされたシリコン膜または伝導性有機膜を用いて形成することもできる。
本発明の第１の実施の形態に係る有機薄膜トランジスタの製造方法を示す工程断面図である。 本発明の第１の実施の形態に係る有機薄膜トランジスタを示す断面図である。 本発明の第２の実施の形態に係る有機薄膜トランジスタの製造方法を示す工程断面図である。 本発明の第２の実施の形態に係る有機薄膜トランジスタを示す断面図である。 本発明の第３の実施の形態に係る有機薄膜トランジスタの製造方法を示す工程断面図である。 本発明の第３の実施の形態に係る有機薄膜トランジスタを示す断面図である。 本発明の第４の実施の形態に係る有機薄膜トランジスタを示す断面図である。
符号の説明
１０ 基板
２１、２３、２５ ゲート電極
３１、３３、３５ 無機ゲート絶縁膜
３７ 有機ゲート絶縁膜
４１ ソース電極
４３ ドレイン電極
５０ 有機半導体層

Claims (14)

  1. 基板と、
    前記基板上に位置するゲート電極と、
    積層構造を有するゲート絶縁膜であって、前記ゲート電極上の上部面上にだけ位置する無機ゲート絶縁膜と、前記ゲート電極の側面と前記無機ゲート絶縁膜の上を覆って前記基板上に延びる有機ゲート絶縁膜からなるゲート絶縁膜と、
    前記有機ゲート絶縁膜上の、前記ゲート電極に対応する位置に備えられた、ルブレンからなる有機半導体層と、
    前記有機ゲート絶縁膜上に位置するソース／ドレイン電極であって、各々の一の端部が前記有機半導体層の端部と夫々接して、前記有機半導体層と電気的に接続されているソース／ドレイン電極と、
    を備えることを特徴とする有機薄膜トランジスタ。
  2. 前記無機ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜で構成された群から選択される少なくとも一つの膜であることを特徴とする請求項１に記載の有機薄膜トランジスタ。
  3. 前記無機ゲート絶縁膜は、金属酸化膜であることを特徴とする請求項１に記載の有機薄膜トランジスタ。
  4. 前記金属酸化膜は、アルミニウム酸化膜（Ａｌ２Ｏ３）、イットリウム酸化膜（Ｙ２Ｏ３）、亜鉛酸化膜（ＺｎＯ２）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）、タンタル酸化膜（Ｔａ２Ｏ５）及びチタン酸化膜（ＴｉＯ２）で構成された群から選択される少なくとも一つの膜であることを特徴とする請求項３に記載の有機薄膜トランジスタ。
  5. 前記無機ゲート絶縁膜は、強誘電性絶縁膜であることを特徴とする請求項１に記載の有機薄膜トランジスタ。
  6. 前記強誘電性絶縁膜は、ＰｂＺｘＴｉ１−ｘＯ３（ＰＺＴ）膜、Ｂｉ４Ｔｉ３Ｏ１２膜、ＢａＭｇＦ４膜及びＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ）膜で構成された群から選択される少なくとも一つの膜であることを特徴とする請求項５に記載の有機薄膜トランジスタ。
  7. 前記無機ゲート絶縁膜は、前記ゲート電極の酸化膜であることを特徴とする請求項１に記載の有機薄膜トランジスタ。
  8. 前記ゲート電極は、アルミニウム（Ａｌ）、イットリウム（Ｙ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）及びこれらの合金で構成された群から選択される少なくとも一つの物質膜であることを特徴とする請求項１〜７のいずれか１項に記載の有機薄膜トランジスタ。
  9. 前記ゲート電極は、アルミニウム−モリブデン合金膜またはチタン膜であることを特徴とする請求項８に記載の有機薄膜トランジスタ。
  10. 前記無機ゲート絶縁膜は、１００〜３０００Åの厚さを有することを特徴とする請求項１〜９のいずれか１項に記載の有機薄膜トランジスタ。
  11. 前記有機ゲート絶縁膜は、ビニル系高分子、スチレン系高分子、アクリル系高分子、エポキシ系高分子、エステル系高分子、フェノール系高分子、イミド系高分子及びシクロアルケンで構成された群から選択される少なくとも一つの物質膜であることを特徴とする請求項１〜１０のいずれか１項に記載の有機薄膜トランジスタ。
  12. 前記有機ゲート絶縁膜は、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリビニルクロライド（ＰＶＣ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルピロリドン（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリアクリルレート、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリカーボネート系（ＰＣ）、ポリテレフタル酸エチレン（ＰＥＴ）、パリレン、ポリフェニレンスルフィド（ＰＰＳ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）及びシクロペンテン（ＣｙＰｅ）で構成された群から選択される少なくとも一つの物質膜であることを特徴とする請求項１１に記載の有機薄膜トランジスタ。
  13. 前記有機ゲート絶縁膜は、３０００〜１００００Åの厚さを有することを特徴とする請求項１〜１２のいずれか１項に記載の有機薄膜トランジスタ。
  14. 前記基板は、ガラス、プラスチック、サファイアまたは石英で構成された群から選択される一つの基板であることを特徴とする請求項１〜１３のいずれか１項に記載の有機薄膜トランジスタ。
JP2005149630A 2004-06-24 2005-05-23 有機薄膜トランジスタ及びその製造方法 Active JP4454536B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047892A KR100560796B1 (ko) 2004-06-24 2004-06-24 유기 박막트랜지스터 및 그의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009160804A Division JP4398511B2 (ja) 2004-06-24 2009-07-07 有機薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2006013468A JP2006013468A (ja) 2006-01-12
JP4454536B2 true JP4454536B2 (ja) 2010-04-21

Family

ID=35504649

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005149630A Active JP4454536B2 (ja) 2004-06-24 2005-05-23 有機薄膜トランジスタ及びその製造方法
JP2009160804A Active JP4398511B2 (ja) 2004-06-24 2009-07-07 有機薄膜トランジスタの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009160804A Active JP4398511B2 (ja) 2004-06-24 2009-07-07 有機薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US7902602B2 (ja)
JP (2) JP4454536B2 (ja)
KR (1) KR100560796B1 (ja)
CN (1) CN1713409B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668407B1 (ko) * 2004-10-15 2007-01-16 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR100953652B1 (ko) * 2005-08-18 2010-04-20 삼성모바일디스플레이주식회사 유기 박막 트랜지스터 및 그 제조 방법
TWI261361B (en) * 2005-08-31 2006-09-01 Ind Tech Res Inst Organic thin-film transistor structure and method for fabricating the same is provided
KR101172666B1 (ko) * 2005-09-29 2012-08-08 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100766318B1 (ko) 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP4424341B2 (ja) * 2005-12-02 2010-03-03 セイコーエプソン株式会社 薄膜トランジスタ、電子回路、表示装置および電子機器
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
GB0601008D0 (en) * 2006-01-18 2006-03-01 Qinetiq Ltd Method of fabricating a semicondutor device
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
WO2007099689A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
JP4807159B2 (ja) * 2006-04-12 2011-11-02 凸版印刷株式会社 絶縁塗料、これから形成された有機絶縁膜、その形成方法および有機トランジスタ
KR101245216B1 (ko) * 2006-05-17 2013-03-19 엘지디스플레이 주식회사 평판표시소자 및 그 제조방법
KR100820077B1 (ko) * 2006-06-23 2008-04-08 홍익대학교부설과학기술연구소 유-무기 혼합 절연체를 사용한 유기 박막 트랜지스터
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP2008021838A (ja) * 2006-07-13 2008-01-31 Dainippon Printing Co Ltd 有機半導体素子の製造方法
KR100737383B1 (ko) 2006-09-11 2007-07-09 한국전자통신연구원 절연막, 이를 이용한 유기박막 트랜지스터 및 제조방법
KR100799498B1 (ko) * 2006-09-15 2008-01-31 한국과학기술연구원 유전체 박막 및 이를 이용한 박막 트랜지스터
KR100781953B1 (ko) * 2006-12-29 2007-12-06 전자부품연구원 유기 박막 트랜지스터 및 그 제조방법
CN101669225B (zh) * 2007-04-25 2013-03-13 默克专利股份有限公司 电子器件的制备方法
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
US8450732B2 (en) 2007-06-19 2013-05-28 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR100889020B1 (ko) * 2007-08-14 2009-03-19 한양대학교 산학협력단 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
KR101374106B1 (ko) * 2007-08-20 2014-03-14 연세대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
US7926407B1 (en) * 2007-11-16 2011-04-19 Gerald Hallissy Armor shielding
JP5636626B2 (ja) * 2007-12-27 2014-12-10 ソニー株式会社 半導体薄膜の形成方法および薄膜半導体装置の製造方法
WO2009120394A2 (en) * 2008-01-04 2009-10-01 Massachusetts Institute Of Technology Method and apparatus for forming structures of polymer nanobeads
KR100976113B1 (ko) * 2008-03-05 2010-08-16 성균관대학교산학협력단 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법
FR2934714B1 (fr) * 2008-07-31 2010-12-17 Commissariat Energie Atomique Transistor organique et procede de fabrication d'une couche dielectrique d'un tel transistor.
KR101049802B1 (ko) 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
US8653510B2 (en) * 2009-12-18 2014-02-18 Sri International Enhanced E-field sensing using negative capacitance FET subthreshold slope enhancement
KR101056599B1 (ko) * 2010-05-04 2011-08-11 경희대학교 산학협력단 유기박막트랜지스터의 유기-무기 복합형 게이트 절연막 형성방법 및 이로부터 형성된 유기박막트랜지스터의 유기-무기 복합형 게이트 절연막
CN102338931B (zh) 2010-07-15 2014-03-12 上海丽恒光微电子科技有限公司 光调制器像素单元及其制作方法
JP2012109561A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ
JP5931083B2 (ja) * 2010-11-22 2016-06-08 スリーエム イノベイティブ プロパティズ カンパニー 組立品及びそれを含む電子デバイス
KR20120075048A (ko) * 2010-12-28 2012-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102637636A (zh) * 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN102386237A (zh) * 2011-11-23 2012-03-21 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及装置和一种制备方法
KR101381549B1 (ko) * 2013-02-28 2014-04-04 인하대학교 산학협력단 트랜지스터와 그 제조 방법 및 트랜지스터를 포함하는 전자 소자
US9368360B2 (en) 2013-04-28 2016-06-14 Boe Technology Group Co., Ltd Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device
CN103236403B (zh) * 2013-04-28 2015-11-11 京东方科技集团股份有限公司 防扩散层及制备方法、薄膜晶体管、阵列基板、显示装置
CN103311130B (zh) * 2013-05-14 2014-03-05 广州新视界光电科技有限公司 一种非晶金属氧化物薄膜晶体管及其制备方法
CN103325943A (zh) 2013-05-16 2013-09-25 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法
KR102450399B1 (ko) * 2015-10-06 2022-09-30 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
KR102126526B1 (ko) * 2016-08-10 2020-06-25 단국대학교 산학협력단 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법
CN106910780B (zh) 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
KR101771882B1 (ko) 2017-06-08 2017-08-25 엘지디스플레이 주식회사 액정표시장치의 어레이 기판 제조방법
KR102097692B1 (ko) * 2018-03-30 2020-05-26 호서대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102046127B1 (ko) * 2018-03-30 2019-11-19 호서대학교 산학협력단 수직 구조 박막 트랜지스터의 제조 방법
CN108550627A (zh) * 2018-04-19 2018-09-18 湘潭大学 一种柔性外延铁电栅薄膜晶体管及其制备方法
CN110752219B (zh) * 2019-10-29 2022-07-26 昆山国显光电有限公司 一种薄膜晶体管和显示面板
KR20220033638A (ko) 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20230017973A (ko) 2021-07-28 2023-02-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN113663890A (zh) * 2021-08-23 2021-11-19 中北大学 薄膜传感器绝缘层的制备方法及设备

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
KR100268300B1 (ko) 1996-09-30 2000-10-16 구본준 이중게이트절연막을 포함한 박막트랜지스터
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100303934B1 (ko) 1997-03-25 2001-09-29 포만 제프리 엘 낮은작동전압을필요로하는유기반도체를갖는박막전장효과트랜지스터
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP2003086804A (ja) 2001-09-07 2003-03-20 Seiko Epson Corp 有機半導体装置
JP4269134B2 (ja) 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP4224578B2 (ja) 2002-03-26 2009-02-18 独立行政法人産業技術総合研究所 有機薄膜トランジスタ
JP4231248B2 (ja) 2002-06-27 2009-02-25 日本放送協会 有機トランジスタ及びその製造方法
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
EP1383179A2 (en) 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
CN1186822C (zh) * 2002-09-23 2005-01-26 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法
KR100524552B1 (ko) * 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
JP2004128124A (ja) 2002-10-01 2004-04-22 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
US6803262B2 (en) 2002-10-17 2004-10-12 Xerox Corporation Process using self-organizable polymer
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
JP2004241528A (ja) * 2003-02-05 2004-08-26 Ricoh Co Ltd 有機半導体装置及びそれを有する表示素子
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
US20070178710A1 (en) * 2003-08-18 2007-08-02 3M Innovative Properties Company Method for sealing thin film transistors
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR101213871B1 (ko) * 2005-12-15 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2009224812A (ja) 2009-10-01
US7902602B2 (en) 2011-03-08
CN1713409A (zh) 2005-12-28
JP4398511B2 (ja) 2010-01-13
US20050285102A1 (en) 2005-12-29
KR100560796B1 (ko) 2006-03-13
CN1713409B (zh) 2012-05-02
KR20050123332A (ko) 2005-12-29
JP2006013468A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
JP4454536B2 (ja) 有機薄膜トランジスタ及びその製造方法
JP4436280B2 (ja) 薄膜トランジスタ及びその製造方法
JP4550030B2 (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
JP5638944B2 (ja) 有機薄膜トランジスタ
US7288818B2 (en) Organic thin film transistor with low gate overlap capacitance and flat panel display including the same
JP4602959B2 (ja) 表示装置とその製造方法
TWI374545B (en) Manufacturing method of thin film transistor and thin film transistor, and display
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
WO2016152090A1 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
US7538017B2 (en) Method of manufacturing a thin film transistor, a thin film transistor manufactured by the method, a method of manufacturing flat panel display device, and a flat panel display device manufactured by the method
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
JP2007053147A (ja) 有機半導体装置及びその製造方法
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
CN108428795B (zh) 薄膜晶体管、其制造方法和包括其的电子设备
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
JP2008010676A (ja) 有機薄膜トランジスタ
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR101051075B1 (ko) 유기박막 트랜지스터 어레이 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4454536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250