KR100976113B1 - 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법 - Google Patents

유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법 Download PDF

Info

Publication number
KR100976113B1
KR100976113B1 KR1020080020545A KR20080020545A KR100976113B1 KR 100976113 B1 KR100976113 B1 KR 100976113B1 KR 1020080020545 A KR1020080020545 A KR 1020080020545A KR 20080020545 A KR20080020545 A KR 20080020545A KR 100976113 B1 KR100976113 B1 KR 100976113B1
Authority
KR
South Korea
Prior art keywords
insulating layer
organic
film transistor
thin film
inorganic insulating
Prior art date
Application number
KR1020080020545A
Other languages
English (en)
Other versions
KR20090095286A (ko
Inventor
홍병유
박용섭
부진효
조상진
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020080020545A priority Critical patent/KR100976113B1/ko
Publication of KR20090095286A publication Critical patent/KR20090095286A/ko
Application granted granted Critical
Publication of KR100976113B1 publication Critical patent/KR100976113B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기박막 트랜지스터에 관한 것으로, 보다 상세하게는 절연층에 유기물 및 무기물을 복합적으로 적용함으로써 각 재질특성의 장점을 얻을 수 있는 유기박막 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 유기박막 트랜지스터는, 기판; 상기 기판 위에 형성된 게이트 전극; 상기 게이트 전극 위에 형성된 무기 절연층; 상기 무기 절연층 위에 형성된 유기 절연층; 상기 유기 절연층 위에 형성된 유기 반도체층; 및 상기 유기 절연층 위에 형성된 소스/드레인 전극을 포함한다.
유기박막, 트랜지스터, 절연, 게이트, 소스, 드레인

Description

유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및 그의 제조방법{ORGANIC THIN-FILM TRANSISTOR WITH ORGANIC-INORGANIC HYBRID INSULATOR LAYER AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기박막 트랜지스터에 관한 것으로, 보다 상세하게는 절연층에 유기물 및 무기물을 복합적으로 적용함으로써 각 재질특성의 장점을 얻을 수 있는 유기박막 트랜지스트 및 그 제조방법에 관한 것이다.
유기박막 트랜지스터는 채널층(활성층)으로 무기질(실리콘)층 대신 유기 반도체층을 사용한 박막 트랜지스터이다. 이 유기박막 트랜지스터의 전체 구조는 실리콘을 기반으로 한 트랜지스터와 큰 차이가 없으며, 게이트에 전압을 가하게 되면 절연막 때문에 전류가 흐르지 않고, 반도체에 전기장(전계)이 걸림에 따라 전계 효과를 나타낸다. 이러한 유기박막 트랜지스트의 동작 원리는 게이트에 가해진 전압에 따라 절연체 부분이 전하가 없는 공핍층(depletion layer), 또는 전하가 모인 축적층(accumulation layer)이 되어 소스와 드레인 사이에 흐르는 전류의 양이 제어된다. 이 전류량의 비를 점멸비라고 하며, 이는 컴퓨터 모니터와 같은 디스플레이에서 중요한 역할을 한다. 이러한 유기박막 트랜지스터를 이용한 모니터는 밝고 컬러가 선명하며, 감응 속도가 빠르고, 또한 화면기판으로 폴리머를 사용함에 따라 플렉서블(flexible) 소자를 구현할 수 있다.
한편, 이러한 유기박막 트랜지스터은 기판(substarte), 게이트 전극, 게이트 절연층, 소스/드레인 전극, 유기반도체층(활성층) 등을 포함하고 있다.
상기 게이트 절연층은 유기물 또는 무기물로 이루어질 수 있고, 유기물이 이용되는 경우에는 기판의 표면에 스핀 코팅법 등에 의해 코팅될 수 있으며, 무기물이 이용되는 경우에는 기판의 표면에 진공증착법 등에 의해 증착될 수 있다.
하지만, 종래의 게이트 절연층에 요구되는 유기물 또는 무기물 등은 그 유전상수가 낮기 때문에 그 두께가 얇게 형성된다. 이러한 게이트 절연층의 얇은 두께는 큰 누설전류를 만들고, 이러한 큰 누설전류는 유기박막 트랜지스터의 전체 두께를 증대시키는 요인이 된다.
특히, 무기물로 게이트 절연층을 형성하는 경우 기판과의 접착성 문제 때문에 박막의 유연성(flexible)이 저하되고, 소자 제작시 절연층 자체의 스트레스 또는 낮은 절연상수값으로 인해 고전압에서 구동시켜야 하거나 큰 누설전류가 발생하는 단점이 있었다.
그리고, 유기물과 무기물은 그 서로 다른 재질 성분때문에 접착력이 취약하여 기판, 게이트 절연층, 유기반도체층 사이의 접착특성이 낮은 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 게이트 절연층을 유기 절연층과 무기 절연층의 다층구조로 구성함으로써 저전압 구동, 누설전류의 최소화, 전체적인 두께의 박층화, 유연성의 확보 등을 구현할 수 있는 유기박막 트랜지스터 및 그 제조방법을 제공하는 데 그 목적이 있다.
또한, 본 발명은 기판, 게이트 절연층, 유기 반도체층 사이의 접착성능을 대폭 향상시킨 유기박막 트랜지스터 및 그 제조방법을 제공하는 데 그 목적이 있다.
그리고, 본 발명은 저온의 플라즈마 공정을 통해 절연층을 형성함에 따라 소자의 전기적 특성을 대폭 향상시킬 수 있는 유기박막 트랜지스터의 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 유기박막 트랜지스터는,
기판;
상기 기판 위에 형성된 게이트 전극;
상기 게이트 전극 위에 형성된 무기 절연층;
상기 무기 절연층 위에 형성된 유기 절연층;
상기 유기 절연층 위에 형성된 유기 반도체층; 및
상기 유기 절연층 위에 형성된 소스/드레인 전극을 포함한다.
이와 같은 본 발명의 유기박막 트랜지스터는 게이트 절연층을 유기 절연층과 무기 절연층의 다층구조로 구성함으로써 저전압 구동, 누설전류의 최소화, 전체적인 두께의 박층화, 유연성의 확보 등을 구현할 수 있는 장점이 있다.
상기 무기 절연층은 수소를 함유한 비정질 탄소재질(a-C:H)로 이루어지고, 그 두께가 90±10㎚이며, 비저항은 5×107Ωㆍ㎝이고, 0.15㎚이하의 표면조도값을 가지는 것을 특징으로 한다.
이와 같이, 본 발명의 무기 절연층은 수소 및 탄소를 함유한 비정질(a-C:H) 재질로 이루어짐에 따라 물리적ㆍ전기적으로 안정된 절연특성을 나타내고, 그 두께의 제한이 따르는 유기 절연층의 단점을 보완할 수 있는 장점이 있다. 특히, 수소 및 탄소를 주성분으로 함에 따라 탄소를 주성분으로 하는 유기 절연층, 금속, 실리콘, 유리, 폴리머 등과의 우수한 접착특성을 나타낸다.
상기 유기 절연층은 사이클로헥센(cyclohexene, C6H10)으로 이루어지고, 그 두께가 200±15㎚이며, 비저항은 9×108Ωㆍ㎝이며, 2.3±0.2 정도의 유전율을 가지고, 0.8㎚이하의 표면조도값을 가지는 것을 특징으로 한다.
상기 유기 절연층 및 무기 절연층은 플라즈마화학기상증착법에 의해 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 유기박막 트랜지스터의 제조방법은,
기판 위에 게이트 전극을 형성하는 게이트 전극 형성단계;
상기 게이트 전극 위에 무기 절연층을 형성하는 무기 절연층 형성단계;
상기 무기 절연층 위에 유기 절연층을 형성하는 유기 절연층 형성단계;
상기 유기 절연층 위에 유기 반도체층을 형성하는 유기 반도체층 형성단계; 및
상기 유기 반도체층 위에 소스/드레인 전극을 형성하는 소스/드레인 전극 형성단계를 포함한다.
상기 무기 절연층 형성단계는 플라즈마화학기상증착법에 의해 진행되는 것을 특징으로 한다.
상기 유기 절연층 형성단계는 플라즈마화학기상증착법에 의해 진행되는 것을 특징으로 한다.
특히, 본 발명은 저온의 플라즈마화학기상증착법에 의해 무기 절연층 및 유기 절연층이 형성하는 것이 용이함에 따라 소자의 전기적 특성을 향상시킬 수 있어 저온 공정이 요구되는 소자의 제작 및 대량 생산화에 기여할 수 있는 장점이 있다.
상기 게이트 전극 형성단계 및 유기 반도체층 형성단계는 열증착법에 의해 진행되는 것을 특징으로 한다.
이상과 같은 본 발명은, 게이트 절연층을 유기 절연층과 무기 절연층의 다층구조로 구성함으로써 저전압 구동, 누설전류의 최소화, 전체적인 두께의 박층화, 유연성의 확보 등을 구현할 수 있는 장점이 있다.
또한, 본 발명은 기판, 게이트 절연층, 유기 반도체층 사이의 접착성능을 대폭 향상시킬 수 있다.
그리고, 본 발명은 저온의 플라즈마 공정을 통해 절연층을 형성하는 것이 용이함에 따라 소자의 전기적 특성을 대폭 향상시킬 수 있어 저온 공정이 요구되는 소자의 제작 및 대량 생산화에 기여할 수 있는 장점이 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기박막 트랜지스터를 도시한 단면도이다.
도시된 바와 같이, 본 발명의 유기박막 트랜지스터는 기판(110), 상기 기판(110) 위에 형성된 게이트 전극(120), 상기 게이트 전극(120) 위에 형성된 무기 절연층(130), 상기 무기 절연층(130) 위에 형성된 유기 절연층(140), 상기 유기 절연층(140) 위에 형성된 유기 반도체층(150), 및 상기 유기 절연층(150) 위에 형성된 소스/드레인 전극(161, 162)을 포함한다.
기판(110)는 유리, 폴리이미드(polyimide), 폴리에스테르설폰(PES) 등으로 이루어질 수 있다.
상기 기판(110)의 표면을 세척한 후에 열증착법 등에 의해 증착된 후에 패터닝됨으로써 게이트 전극(120)이 형성되고, 상기 게이트 전극(120)은 금 등과 같이 전도성이 양호한 재질로 이루어진다.
무기 절연층(130)은 게이트 전극(120) 및 기판(110)의 표면에 RF-플라즈마화학증착법(PECVD) 등에 의해 증착되고, 상기 무기 절연층(130)은 수소가 함유된 비 정질 탄소(a-C:H)로 이루어짐이 바람직할 것이다.
이와 같이 본 발명의 무기 절연층(130)은 수소 및 탄소를 함유한 비정질(a-C:H) 재질로 이루어짐에 따라 물리적ㆍ전기적으로 안정된 절연특성을 나타내고, 그 두께의 제한이 따르는 유기 절연층의 단점을 보완할 수 있는 장점이 있다. 특히, 본 발명의 무기 절연층(130)은 수소 및 탄소를 주성분으로 함에 따라 탄소를 주성분으로 하는 유기 절연층(140), 금속, 실리콘, 유리, 폴리머 등과의 우수한 접착특성을 나타낸다.
유기 절연층(140)은 상기 무기 절연층(130)의 표면에 RF-플라즈마화학증착법(PECVD) 등에 의해 증착되고, 상기 유기 절연층(140)은 사이클로헥센(cyclohexene, C6H10)로 이루어진다.
유기 반도체층(150)은 상기 유기 절연층(140) 위에 열증착법 등에 의해 증착된 후에 패터닝됨으로써 형성되고, 이 유기 반도체층(150)은 펜타센(petacene), 올리코티오펜(oligothiophene), 폴리티오펜(polythiophene) 등과 같은 유기물로 이루어지며, 유기 반도체층(150)은 활성층의 역할을 한다.
소스/드레인 전극(161, 162)은 상기 유기 반도체층(150) 위에 마스크 공정 등에 의해 형성된다.
도 2는 본 발명의 일 실시예에 따른 유기박막 트랜지스터 제조방법을 도시한 공정도이다.
도시된 바와 같이, 본 발명의 유기박막 트랜지스터 제조방법은 게이트 전극 형성단계(S1), 무기 절연층 형성단계(S2), 유기 절연층 형성단계(S3), 유기 반도체층 형성단계(S4), 소스/드레인 전극 형성단계(S5) 등으로 이루어진다.
ⅰ)게이트 전극 형성단계(S1)
기판(110)을 세척하여 불순물을 제거하고, 이 기판(110)의 표면에 금 등과 같은 도전성 재질을 열증착법 등에 의해 증착한 뒤에 패터닝함으로써 게이트 전극(120)을 형성한다.
ⅱ)무기 절연층 형성단계(S2)
50℃ 이하의 저온의 공정온도 조건에서 RF-플라즈마화학기상증착법(PECVD)에 의해 게이트 전극(120) 및 기판(110) 위에 수소를 함유한 비정질 탄소재질(a-C:H)의 무기 절연층(130)을 소정두께로 형성한다.
ⅲ)유기 절연층 형성단계(S3)
30℃ 이하의 저온의 공정온도 조건에서 RF-플라즈마화학기상증착법(PECVD)에 의해 무기 절연층(130) 위에 사이클로헥센(cyclohexene, C6H10) 재질의 유기 절연층(140)을 소정두께로 형성한다.
ⅳ)유기 반도체층 형성단계(S4)
유기 절연층(140) 위에 펜타센 등과 같은 유기 반도체층(150)을 열증착법을 이용하여 소정 두께로 증착한다.
ⅴ)소스/드레인 전극 형성단계(S5)
마스크 공정에 의해 소스/드레인 전극(161, 162)을 증착하여 유기박막 트랜지스터를 완성한다.
[실시예]
먼저, 기판(110)을 세척하여 불순물을 제거한하고, 이 기판(110)의 표면에 금 등과 같은 도전성 재질을 열증착법에 의해 소정두께로 증착시킨 후에 패터닝함으로써 게이트 전극(120)을 형성하고, 이 게이트 전극(120) 및 기판(110)의 표면에 무기 절연층(130)을 형성하기 위하여 도 3에 예시된 RF-플라즈마화학기상증착장치(10)를 이용한다.
이러한 무기 절연층(130)을 형성하기 위한 플라즈마화학기상증착공정은 다음과 같이 진행된다. 전처리 가스로서 80sccm의 수소(H2)를 주입하여 전처리하고, 반응가스로 25sccm의 메탄(CH4)을 80sccm의 수소와 함께 주입하며, 50℃의 공정온도에서 진행함으로써 무기 절연층(130)을 형성하였다. 이렇게 형성된 무기 절연층(130)은 그 두께가 90±10㎚이고, 비저항은 5×107Ωㆍ㎝이다. 그리고, 무기 절연층(130)은 0.15㎚이하의 표면조도값을 가짐에 따라 부드러운 표면을 가진다.
한편, 도 3의 RF-플라즈마화학기상증착장치(10)는 챔버(11), 챔버(11) 내에 형성된 홀더(12), 상기 챔버(11) 내로 13.56MHz의 RF 바이어스를 인가하는 RF소 스(13), 상기 RF소스(13)에 접속된 RF 매칭박스(14), 상기 챔버(11) 내로 반응가스 및 전처리 가스를 주입하는 가스 샤워(15), 이 가스 샤워(15)에 연결된 가스 공급관(15a), 상기 챔버(11)의 일측에 연결된 진공라인(16) 등을 구비한다. 홀더(12)에는 게이트전극(120)이 형성된 기판(110)이 장착되고, 이 홀더(12)는 상하이동가능하게 설치되며, 홀더(12) 내에는 히터가 내장되고, 이 히터에 의해 기판(110)의 온도가 조절된다.
그런 다음, 무기 절연층(130) 위에 유기 절연층(140)을 형성하기 위하여 도 4에 예시된 RF-플라즈마화학기상증착장치(20)를 이용한다.
이러한 유기 절연층(140)를 형성하기 위한 플라즈마화학기상증착공정은 다음과 같이 진행된다. 공정온도는 30℃ 정도의 저온에서 진행되고, 기본 진공은 1× 10-2Torr까지 뽑아내며, 그 증착시에는 4×10-1Torr까지 뽑아낸다. 이 증착 압력을 유지하기 위해 플라즈마 가스로서 55 sccm의 아르곤(Ar) 가스를 사용하고, 반응가스로서 사이클로헥센(C6H10)의 유기 전구체 용액을 가열하여 발생되는 증기를 45 sccm 수소(H2)가스와 혼합하여 챔버내로 주입하였고, 이러한 플라즈마 가스 및 반응가스가 주입된 상태에서 RF바이어스가 인가됨으로써 플라즈마가 생성되고, 이 플라즈마에 의해 반응가스는 무기절연층(130)의 표면에 증착됨으로써 유기 절연층(140)을 형성하였다. 이렇게 형성된 유기 절연층(140)은 그 두께가 200±15㎚이고, 비저항은 9×108[Ωㆍ㎝]이며, 2.3±0.2 정도의 유전율을 가진다. 그리고, 유기 절연 층(140)은 0.8㎚이하의 표면조도값을 가진다.
한편, 도 4의 RF-플라즈마화학기상증착장치(20)를 예시한 도면으로, 무기 절연층 형성용 증착장치(20)는 챔버(21), 챔버(21) 내에 배치된 홀더(22), 상기 챔버(21) 내로 RF 바이어스를 인가하는 RF소스(23), 상기 챔버(21)의 내벽면에 설치된 히터(27), 상기 챔버(11) 내로 유기가스를 공급하는 유기가스 샤워(25), 상기 챔버(21) 내로 Ar 등과 같은 플라즈마 가스를 공급하는 플라즈마가스 샤워(26), 상기 유기가스 샤워(25) 및 플라즈마 샤워(26)로 공급되는 가스의 유량을 조절하는 유량 조절부(25a, 26a), 상기 챔버(21)의 일측에 연결된 진공라인(28) 등을 구비한다. 홀더(22)에는 무기 절연층(140)이 형성된 기판(110)이 장착된다.
이렇게 형성된 유기 절연층(140) 위에 펜타센 등과 같은 유기 반도체층(150)을 열증착법을 이용하여 90±10㎚ 정도의 두께로 증착한다. 그런 다음, 채널의 길이가 100㎛이고, 그 폭이 1500㎛인 메탈 마스크(metal mask)를 이용한 마스크공정에 의해 소스/드레인 전극(161, 162)을 200±10㎚ 정도의 두께로 증착함으로써 유기박막 트랜지스터를 완성한다.
도 5는 무기 절연층(130) 위에 유기 절연층(140)이 합성된 상태의 표면 조도를 2차원 및 3차원 이미지로 나타낸 도면이다. 이로부터 본 발명은 무기 절연층(130) 및 유기 절연층(140)의 다층구조에 의해 핀홀(pin hole) 또는 보이드(void)가 없는 더욱 부드러운 표면을 형성함을 알 수 있고, 또한 그 표면거칠기가 0.2㎚이하의 값을 나타냄을 알 수 있었다.
도 6은 수소를 함유한 비정질 탄소재질의 무기 절연층(130)과 사이클로헥 센(cyclohexene)의 유기 절연층(140)의 누설 전류밀도를 나타낸 그래프이다. 이로부터 무기 절연층(130) 및 유기 절연층(140)의 총 누설전류는 10-11A 정도, 즉 전계에 대해 약 10-7A/㎝2의 작은 전류밀도값을 나타냄을 알 수 있었다.
도 7은 유기 절연층(140) 위에 증착된 유기 반도체층(150)의 2차원 및 3차원 이미지를 나타낸 도면이다. 이로부터 펜타센 재질의 유기 반도체층(150)은 나뭇잎 모향으로 잘 성장되었음을 알 수 있었고, 이는 무기 및 유기 절연층(130, 140)의 부드러운 표면이 유기 반도체층(150)의 성장에 기여한 것으로 판단되며, 유기 반도체층(150)은 6㎚ 정도의 RMS 거칠기값을 가진다.
도 8은 본 발명의 유기박막 트랜지스터의 전류전달특성을 나타낸 그래프이다.
도 9는 본 발명의 유기박막 트랜지스터의 전류 점멸비를 나타낸 그래프이고, 이로부터 게이트전압(VG)가 -20V일 때 문턱전압(VT) = -9.9V 값이 나타남을 알 수 있었다.
도 1은 본 발명의 일 실시예에 따른 유기박막 트랜지스터를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기박막 트랜지스터의 제조방법을 나타낸 공정도이다.
도 3은 본 발명의 무기 절연층을 형성하기 위한 RF-플라즈마화학기상증착장치를 예시한 도면이다.
도 4는 본 발명의 유기 절연층을 형성하기 위한 RF-플라즈마화학기상증착장치를 예시한 도면이다.
도 5는 무기 절연층 위에 유기 절연층이 합성된 상태의 표면 조도를 2차원 및 3차원 이미지로 나타낸 도면이다.
도 6은 수소를 함유한 비정질 탄소재질의 무기 절연층과 사이클로헥센(cyclohexene)의 유기 절연층의 누설 전류밀도를 나타낸 그래프이다.
도 7은 유기 절연층 위에 증착된 유기 반도체층의 2차원 및 3차원 이미지를 나타낸 도면이다.
도 8은 본 발명의 유기박막 트랜지스터의 전류전달특성을 나타낸 그래프이ㄷ다.
도 9는 본 발명의 유기박막 트랜지스터의 전류 점멸비를 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
110: 기판 120: 게이트 전극
130: 무기 절연층 140: 유기 절연층
150: 유기 반도체층 161, 162: 소스/드레인 전극

Claims (10)

  1. 기판;
    상기 기판 위에 형성된 게이트 전극;
    상기 게이트 전극 위에 형성된 무기 절연층;
    상기 무기 절연층 위에 형성된 유기 절연층;
    상기 유기 절연층 위에 형성된 유기 반도체층; 및
    상기 유기 절연층 위에 형성된 소스/드레인 전극을 포함하고,
    상기 무기 절연층은 수소를 함유한 비정질 탄소재질(a-C:H)로 이루어지는 것을 특징으로 하는 유기박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서,
    상기 유기 절연층은 사이클로헥센(cyclohexene)으로 이루어지는 것을 특징으로 하는 유기박막 트랜지스터.
  4. 제1항에 있어서,
    상기 유기 절연층 및 무기 절연층은 플라즈마화학기상증착법에 의해 형성되 는 것을 특징으로 하는 유기박막 트랜지스터.
  5. 기판 위에 게이트 전극을 형성하는 게이트 전극 형성단계;
    상기 게이트 전극 위에 무기 절연층을 형성하는 무기 절연층 형성단계;
    상기 무기 절연층 위에 유기 절연층을 형성하는 유기 절연층 형성단계;
    상기 유기 절연층 위에 유기 반도체층을 형성하는 유기 반도체층 형성단계; 및
    상기 유기 반도체층 위에 소스/드레인 전극을 형성하는 소스/드레인 전극 형성단계를 포함하고,
    상기 무기 절연층 형성단계에 의해 형성된 무기 절연층은 수소를 함유한 비정질 탄소재질(a-C:H)로 이루어지는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
  6. 제5항에 있어서,
    상기 무기 절연층 형성단계는 플라즈마화학기상증착법에 의해 진행되는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
  7. 제5항에 있어서,
    상기 유기 절연층 형성단계는 플라즈마화학기상증착법에 의해 진행되는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
  8. 제5항에 있어서,
    상기 게이트 전극 형성단계 및 유기 반도체층 형성단계는 열증착법에 의해 진행되는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
  9. 삭제
  10. 제5항에 있어서,
    상기 유기 절연층 형성단계에 의해 형성된 유기 절연층은 사이클로헥센(cyclohexene)으로 이루어지는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
KR1020080020545A 2008-03-05 2008-03-05 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법 KR100976113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080020545A KR100976113B1 (ko) 2008-03-05 2008-03-05 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080020545A KR100976113B1 (ko) 2008-03-05 2008-03-05 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090095286A KR20090095286A (ko) 2009-09-09
KR100976113B1 true KR100976113B1 (ko) 2010-08-16

Family

ID=41295607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080020545A KR100976113B1 (ko) 2008-03-05 2008-03-05 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법

Country Status (1)

Country Link
KR (1) KR100976113B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101655810B1 (ko) * 2014-04-22 2016-09-22 엘지전자 주식회사 차량용 디스플레이 장치
KR102279790B1 (ko) 2015-03-10 2021-07-19 엘지전자 주식회사 차량용 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241528A (ja) 2003-02-05 2004-08-26 Ricoh Co Ltd 有機半導体装置及びそれを有する表示素子
KR20050060513A (ko) * 2003-12-16 2005-06-22 주식회사 미뉴타텍 개선된 절연막 구조를 갖는 유기물 트랜지스터
KR20050123332A (ko) * 2004-06-24 2005-12-29 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241528A (ja) 2003-02-05 2004-08-26 Ricoh Co Ltd 有機半導体装置及びそれを有する表示素子
KR20050060513A (ko) * 2003-12-16 2005-06-22 주식회사 미뉴타텍 개선된 절연막 구조를 갖는 유기물 트랜지스터
KR20050123332A (ko) * 2004-06-24 2005-12-29 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
KR20090095286A (ko) 2009-09-09

Similar Documents

Publication Publication Date Title
CN102113120B (zh) 用于薄膜晶体管的杂化的介电材料
JP4247377B2 (ja) 薄膜トランジスタ及びその製造方法
Sung et al. Direct patterning of sol–gel metal oxide semiconductor and dielectric films via selective surface wetting
US20100078639A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
US20110117695A1 (en) Fabrication method of organic thin-film transistors
US10115915B1 (en) Organic thin film transistor and method for making the same
Nénon et al. Ambipolar organic field-effect transistors based on CuPc and F16CuPc: Impact of the fine microstructure at organic–organic interface
Onojima et al. Sharp phase-separated interface of 6, 13-bis (triisopropylsilylethynyl) pentacene/polystyrene blend films prepared by electrostatic spray deposition
KR100976113B1 (ko) 유기-무기 복합 절연층을 포함하는 유기박막 트랜지스터 및그의 제조방법
Guo et al. High-performance 2, 9-DPh-DNTT organic thin-film transistor by weak epitaxy growth method
KR100850495B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
Mandal et al. Hole-injection barrier across the intermolecular interaction mediated interfacial DNTT layer
Castillo-Saenz et al. Bias-stress instabilities in low-temperature thin-film transistors made of Al2O3 and ZnO films deposited by PEALD
JP2002141292A (ja) シリコン系薄膜の製造法
JP6588054B2 (ja) 有機薄膜トランジスタの製造方法及び製造装置
US7816675B2 (en) Organic thin film transistor comprising gate electrode of nanocrystalline conductive carbon layer, fabrication method thereof, and organic semiconductor device comprising the same
Zheng et al. Organic Single-Crystal Transistors and Circuits on Ultra-Fine Au Wires With Diameters as Small as 15$\mu\text {m} $ via Jigsaw Puzzle Method
Chou et al. Plasma-enhanced chemical vapor-deposited organic dielectric layer for low voltage, flexible organic thin-film transistor
Liu et al. Organic thin film transistors with double insulator layers
Gorjanc et al. Oligo-p-phenylevinylene organic thin-film transistors with chemically modified dielectric surfaces
JP5659567B2 (ja) 有機トランジスタ及び有機トランジスタの製造方法
Onojima et al. Preparation of wettability-controlled surface by electrostatic spray deposition to improve performance uniformity of small molecule/polymer blend organic field-effect transistors
CN101752506A (zh) 一种修饰有机场效应晶体管底电极的方法
Patra et al. Electrical properties of diamond-like carbon films grown using ECR plasma decomposition of methane
KR20040057030A (ko) 유기물 전계효과 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee