KR100741102B1 - 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치 - Google Patents

유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100741102B1
KR100741102B1 KR1020050127790A KR20050127790A KR100741102B1 KR 100741102 B1 KR100741102 B1 KR 100741102B1 KR 1020050127790 A KR1020050127790 A KR 1020050127790A KR 20050127790 A KR20050127790 A KR 20050127790A KR 100741102 B1 KR100741102 B1 KR 100741102B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
derivatives
semiconductor layer
organic semiconductor
Prior art date
Application number
KR1020050127790A
Other languages
English (en)
Other versions
KR20070066511A (ko
Inventor
이상민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050127790A priority Critical patent/KR100741102B1/ko
Publication of KR20070066511A publication Critical patent/KR20070066511A/ko
Application granted granted Critical
Publication of KR100741102B1 publication Critical patent/KR100741102B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터의 절연층 및/또는 유기 반도체층의 패터닝 공정을 저온에서 간단히 수행하기 위한 것으로서, 기판 상부에 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 전기적으로 접촉된 유기 반도체층, 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 절연된 게이트 전극, 및 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층을 형성하는 제1단계와, 상기 게이트 전극을 마스크로 이용하여 상기 유기 반도체층 및 절연층 중 하나 이상을 패터닝하는 제2단계를 포함하는 유기 박막 트랜지스터의 제조 방법, 상기 방법으로 제조된 유기 박막 트랜지스터 및 이를 포함한 평판 표시 장치에 관한 것이다.

Description

유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터 및 이를 구비한 평판 표시 장치{Method for preparing organic thin film transistor, the organic thin film transistor and flat display device comprising the organic thin film transistor}
도 1 내지 5는 본 발명을 따르는 유기 박막 트랜지스터 제조 방법의 일 구현예를 순서대로 설명한 도면이고,
도 6 및 7은 본 발명을 따르는 유기 박막 트랜지스터의 일 구현예를 각각 개략적으로 도시한 단면도이고,
도 8은 본 발명을 따르는 유기 박막 트랜지스터를 구비한 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101: 기판 111: 소오스/드레인 전극
112: 유기 반도체층 120: 절연층
114: 게이트 전극 121: 화소정의막
131: 화소전극 132: 유기 발광층
133: 대향전극
본 발명은 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로서, 보다 구체적으로는, 게이트 전극을 마스크로 이용하여 절연층 및/또는 유기 반도체층을 패터닝하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법, 상기 방법으로 제조된 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 상기 유기 박막 트랜지스터 제조 방법에 따르면, 별도의 마스크없이 또는 별도의 포토레지스트 공정없이 절연층 및/또는 유기 반도체층을 간편하게 패터닝할 수 있다. 또한, 절연층을 저온에서 패터닝할 수 있으므로, 절연층 패터닝 시 절연층 하부의 유기 반도체층 손상이 실질적으로 방지될 수 있다.
액정 표시 장치나 유기 발광 표시 장치 또는 무기 발광 표시 장치 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, 최근의 평판 표시 장치는 박형화와 아울러 플렉서블(flexible)한 특성 이 요구되고 있다.
이러한 플렉서블한 특성을 위해 표시 장치의 기판을 종래의 유리 기판과 달리 절연성 유기물로 이루어진 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는 데, 이렇게 플라스틱 기판을 사용할 경우에는 기판 열화를 방지하기 위하여 고온 공정을 사용하지 않고, 저온 공정을 사용해야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다. 이러한 유기 박막 트랜지스터는 예를 들면, 대한민국 특허 공개번호 제2004-0012212호에 개시되어 있다.
상기 박막 트랜지스터의 절연층이 유기 고분자로 이루어진 경우, 유기 박막 트랜지스터의 특성으로 인하여 유기 절연층의 패터닝 공정은 제약을 받을 수 있다. 예를 들어, 유기 반도체층 상부에 절연층이 형성된 유기 박막 트랜지스터의 경우, 유기 절연층을 습식 식각법(wet etching)을 이용하여 패터닝할 경우, 에천트(etchant)가 유기 절연층 하부의 유기 반도체층으로 침투할 수 있다. 이는 유기 박막 트랜지스터의 전기적 특성의 저하를 초래할 수 있는 바, 이의 개선이 필요하다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 저온에서 간단히 수행할 수 있는 유기 박막 트랜지스터의 제조 방법 및 이로부터 얻은 유기 박막 트랜지스터를 제공하는데 그 목적이 있다. 또한, 상기 유기 박막 트랜지스터를 포함한 평판 표시 장치도 제공한다.
상기 목적을 달성하기 위하여, 본 발명은, 기판 상부에 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 전기적으로 접촉된 유기 반도체층, 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 절연된 게이트 전극, 및 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층을 형성하는 제1단계와, 상기 게이트 전극을 마스크로 이용하여 상기 유기 반도체층 및 절연층 중 하나 이상을 패터닝하는 제2단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 상기 방법으로 제조된 유기 박막 트랜지스터를 제공한다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 상기 방법으로 제조된 유기 박막 트랜지스터 및 표시 소자를 포함한 평판 표시 장치를 제공한다.
상기 유기 박막 트랜지스터의 제조 방법에 따르면, 별도의 마스크없이 및/또는 별도의 포토레지스트없이 저온 공정으로 유기 절연층 및/또는 유기 반도체층의 패터닝이 가능한 바, 유기 반도체층의 실질적인 손상을 수반하지 않으면서, 유기 박막 트랜지스터의 제조 단가 및 시간을 절감할 수 있다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 5는 본 발명을 따르는 유기 박막 트랜지스터 제조 방법의 일 실시예를 순서대로 설명한 것이다. 도 1 내지 도 5에 따르면, 본 발명을 따르는 유기 박막 트랜지스터는, 기판 상부에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상부에 절연층을 형성하는 단계와, 상기 절연층 상부에 게이트 전극을 형성하는 단계를 차례대로 수행한 다음, 상기 게이트 전극을 마스크로 이용하여 상기 유기 반도체층 및 절연층 중 하나 이상을 패터닝하여 제조될 수 있다.
먼저, 도 1로부터 알 수 있듯이, 기판(101) 상부에 소스 전극(111a) 및 드레인 전극(111b)을 형성한다.
상기 기판(101)은 유리 기판, 플라스틱 기판 또는 금속 기판을 포함할 수 있다.
상기 유리 기판은 실리콘 산화물로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속제 호일, 예컨대, 스테인레스 스틸(SUS), Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
기판(101)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 형성될 수 있다. 특히, 상기 기판(101)이 메탈 기판을 포함하는 경우, 상기 메탈 기판과 소스 및 드레인 전극과의 사이에 절연층을 더 포함할 수 있다.
소스 및 드레인 전극(111)을 이루는 물질은 이어서 형성될 유기 반도체층을 이루는 물질과의 일함수를 고려하여, 선택하도록 하며, 소스 전극(111a)과 드레인 전극(111b)는 서로 동일한 물질로 이루어지거나, 상이한 물질로 이루어질 수 있다. 한편, 드레인 전극(111a)은 도 1에서와 같이 연장됨으로써, 이어서 구비될 수 있는 표시 소자의 화소 전극과 일체형이 되도록 마련될 수 있다. 이 때, 상기 드레인 전극(111b)을 이루는 물질은 상기 표시 소자가 전면 발광형인지 또는 배면 발광형인지도 고려하여, 화소 전극으로도 사용될 수 있는 재료를 선택하도록 한다.
상기 소스 및 드레인 전극(111)을 이루는 물질은 예를 들면, Au, Pd, Pt, Ni, Rh, Ru, Ir 또는 Os를 포함하나, 이에 한정되는 것은 아니다. 이 중, 2 이상의 금속으로 이루어진 합금을 사용하는 것도 가능하다.
상기 소스 및 드레인 전극(111)의 형성은 선택된 재료의 특징에 따라 공지된 다양한 방법을 이용할 수 있다. 예를 들면, 공지된 통상의 증착법 또는 잉크젯 프린팅법 등을 사용할 수 있다. 잉크젯 프린팅법을 이용할 경우, 전술한 바와 같은 소스 및 드레인 전극 형성용 도전성 분말, 예를 들면, Au, Pd, Pt, Ni, Rh, Ru, Ir 또는 Os 분말을 포함한 페이스트를 이용할 수 있다.
이 후, 도 2 및 3에서와 같이, 상기 소스 및 드레인 전극(111) 상부에 유기 반도체층(112)을 형성한다.
상기 유기 반도체층(112)을 이루는 재료로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌테트라카르복실릭디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌테트라카르복실릭디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있으나 이에 한정되는 것은 아니다.
상기 유기 반도체층(112)은 선택된 유기 반도체층(112)의 재료에 따라 공지된 다양한 방법을 이용하여 형성될 수 있다. 예를 들면, 다양한 증착법 또는 코팅법을 이용할 수 있다.
상기 유기 반도체층(112) 형성시, 도 2에 도시된 바와 같이, 유기 반도체층을 소스 및 드레인 전극(111) 상부에 전면 형성한 다음, 도 3에 도시된 바와 같이 유기 반도체층(112) 중 개구부(112a)를 더 형성함으로써 유기 반도체층의 채널 영역을 패터닝할 수 있다. 상기 개구부(112a)에는 도 4에 도시된 바와 같이 절연 물질이 채워질 수 있다. 이로써, 유기 박막 트랜지스터 상부에 표시 소자가 더 형성될 때, 상기 유기 박막 트랜지스터의 유기 반도체층과 표시 소자의 도전층(예를 들면, 화소 전극) 또는 유기층이 전기적으로 접촉되는 것을 방지할 수 있다.
상기 개구부(112a)은 유기 반도체층(112)을 이루는 재료에 따라 다양한 방법으로 형성될 수 있는데, 예를 들면, 공지된 레이저 식각법 등을 이용할 수 있다.
그리고 나서, 도 4에 도시된 바와 같이, 절연층(120)을 상기 유기 반도체층(112) 상부에 형성한다.
상기 절연층(120)은 절연 특성을 갖는 각종 무기물 또는 유기물로 이루어질 수 있다. 예를 들어, 상기 절연층(120)은 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 이루어지거나, 멜라민 수지, 폴리비닐알콜 수지, 셀룰로오스 수지, 폴리테트라 플루오로에틸렌, 폴리비닐리덴 플루오라이드(PVDF), 폴리비닐페놀, 폴리(에테르 에테르)케톤, 폴리(에틸렌 테레프탈레이트), 폴리(페닐렌 설파이드), 벤조사이클로부텐, 폴리이미드류, 폴리아미드류, 폴리케톤류 또는 폴리노보르넨류 등과 같은 유기물로 이루어질 수 있다.
상기 절연층(120)의 두께는 500Å 내지 6000Å, 바람직하게는 1000Å 내지 5000Å의 범위 내에서 다양하게 선택될 수 있다. 상기 절연층(120)의 두께가 500 Å 미만인 경우, 만족할 만한 수준의 절연 특성을 얻을 수 없을 수 있고, 상기 절연층(120)의 두께가 6000Å을 초과할 경우, 식각 시 측면 손상이 발생가능하고 제조 비용이 상승할 수 있기 때문이다. 한편, 본 발명을 따르는 유기 박막 트랜지스터를 표시 소자를 포함하는 평판 표시 장치에 사용할 경우, 표시 소자의 화소 전극과 드레인 전극이 일체형이라면 상기 절연층(120)은 화소 정의막의 두께를 고려하여 선택될 수 있다.
상기 절연층(120)은 이를 이루는 재료의 특성에 따라 다양한 방법을 이용하여 형성될 수 있다. 예를 들어, 무기물로 이루어진 경우에는 증착법을 이용할 수 있고, 유기물로 이루어진 경우에는 코팅법 등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
이 후, 도 5에 도시된 바와 같이 절연층(120) 상부에 게이트 전극(114)을 형성한 다음, 상기 게이트 전극(114)을 마스크로서 이용하여 절연층(120) 및 유기 반도체층(112)을 패터닝한다.
상기 게이트 전극(114)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Nd 및 W로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다. 이 중, 2 이상의 금속의 합금을 사용하는 것도 물론 가능하다.
상기 게이트 전극(114)은 선택된 재료의 특성에 따라 다양한 방법을 이용하여 형성될 수 있다. 예를 들면, 공지된 통상의 증착법 또는 잉크젯 프린팅법 등과 같은 다양한 방법을 이용할 수 있다. 잉크젯 프린팅법을 이용할 경우, 전술한 바와 같은 게이트 전극 형성용 도전성 분말, 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Nd 및 W 분말을 포함한 페이스트를 이용할 수 있다.
이 후, 절연층(120) 및 유기 반도체층(112)을 패터닝하는데, 이 때, 상기 게이트 전극(114)을 마스크로 이용하는 건식 식각법(dry etching)을 수행할 수 있다. 건식 식각법을 이용함으로써, 습식 식각법의 에천트가 절연층 하부의 유기 반도체층, 특히 채널 영역에 침투함으로써, 유기 반도체층(112)가 손상 또는 오염되는 것이 방지될 수 있다. 이로써, 유기 박막 트랜지스터의 전기적 특성 저하를 방지할 수 있다. 또한, 별도의 마스크없이 또는 별도의 포토레지스트 공정없이 절연층(120) 및/또는 유기 반도체층(112)의 패터닝이 가능하므로, 유기 박막 트랜지스터 제조 비용 및 시간이 절감될 수 있다.
상기 건식 식각법의 식각 가스(etching gas)로는 공지된 다양한 가스를 이용할 수 있다. 예를 들어, 할로겐화탄소, 할로겐화규소, 할로겐화질소, 산화규소 및 질화규소로 이루어진 군으로부터 선택된 하나 이상 식각 가스를 이용할 수 있으나, 이에 한정되는 것은 아니다. 보다 구체적으로, CF4, CClF3, CCl2F2, CCl3F, CBrF3, CBr2F2, CBr3F, CHClF2, CHCl2F, C2F5Cl, SF6, NF3, SiO2 및 SiN으로 이루어진 군으로부터 선택된 하나 이상의 식각 가스를 이용할 수 있다. 이들 외에 선택적으로 O2 가스 등을 혼합하여 사용할 수 있다.
상기 건식 식각법은, 20sccm 내지 100sccm의 유량으로 30초 내지 300초 동안 식각 가스를 흘려줌으로써 수행될 수 있다. 상기 식각 가스가 상기 유량 범위 및 시간 범위 미만의 수준으로 공급되는 경우, 절연층 및 유기 반도체층이 효과적으로 패터닝될 수 없다는 문제점이 있고, 상기 식각 가스가 상기 유량 범위 및 시간 범위 이상의 수준으로 공급되는 경우, 막 손상이 발생할 수 있고, 제조 단가가 지나치게 상승할 수 있기 때문이다.
이와 같은 방법으로, 도 6에 도시된 바와 같이, 기판(101), 소스 및 드레인 전극(111), 유기 반도체층(112), 절연층(120) 및 게이트 전극(114)이 순차적으로 적층된 구조의 유기 박막 트랜지스터를 제조할 수 있다.
도 7에는 본 발명을 따르는 유기 박막 트랜지스터의 다른 일 실시예에 의하여 제조된 유기 박막 트랜지스터의 개략적인 단면도이다. 도 7에 따르면, 기판(101), 유기 반도체층(112), 소스 및 드레인 전극(111), 절연층(120) 및 게이트 전극(114)이 순차적으로 도시된 유기 박막 트랜지스터가 도시되어 있다. 상기 유기 박막 트랜지스터의 제조 방법은 유기 반도체층(112)을 소스 및 드레인 전극(111) 보다 먼저 형성하였다는 점을 제외하고는 상기 도 1 내지 도 6에 관한 설명을 참조한다.
본 발명을 따르는 박막 트랜지스터의 제조 방법 및 박막 트랜지스터로서 도 1 내지 7을 참조하여 설명하였으나, 본 발명의 박막 트랜지스터의 제조 방법 및 박막 트랜지스터는 도 6 및 7에 도시된 바와 같이 드레인 전극이 연장되는 구조에 한정되는 것이 아니라, 다양한 변형예가 가능함은, 당업자에게 용이하게 인식하능한 것이다.
이와 같이 제조된 유기 박막 트랜지스터는 각종 평판 표시 장치의 스위칭 트랜지스터 또는 구동 트랜지스터 등으로 사용될 수 있다. 상기 평판 표시 장치는 유기 박막 트랜지스터 외에 각종 표시 소자를 포함한다. 상기 표시 소자는 예를 들면, 유기 발광 소자(Organic Light Emitting Device : OLED), LCD(Liquid Crystal Device), 전자 방출 소자(Electron Emission Device) 등일 수 있으나, 이에 한정되는 것은 아니다.
도 8은 본 발명을 따르는 유기 박막 트랜지스터 및 표시 소자로서 유기 발광 소자를 구비한 평판 표시 장치, 즉, AM형 (Active Matrix type) 유기 발광 표시 장치의 단면 구조를 개략적으로 도시한 것이다.
도 8에서 볼 수 있듯이, 본 발명의 바람직한 일 실시예에 따른 AM 유기 발광 표시 장치는 기판(101), 소스 및 드레인 전극(111), 유기 반도체층(112), 절연층(120) 및 게이트 전극(114)를 포함하는 유기 박막 트랜지스터(110) 및 화소 전극(131), 화소 전극(131) 상에 구비되며 적어도 발광층을 포함하는 유기층(132) 및 유기 발광층(132)을 덮는 대향 전극(133)을 포함하는 유기 발광 소자(Organic Light Emitting Device : OLED)를 포함한다. 상기 유기 박막 트랜지스터(110)에 대한 상세한 설명은 전술한 바를 참조한다.
도 8에 도시된 유기 발광 표시 장치를 살펴보면, 유기 박막 트랜지스터(110)의 드레인 전극(111b)이 연장되어 유기 발광 소자의 화소 전극(131)의 역할을 할 수 있음을 알 수 있다. 즉, 유기 박막 트랜지스터(110)의 드레인 전극과 유기 발광 소자의 화소 전극(131)이 일체형이다. 따라서, 도 8에 도시된 유기 발광 표시 장치의 경우, 화소 전극(131)을 따로이 형성하지 않을 수 있다.
상기 화소 전극(131) 및 게이트 전극(114)을 덮도록 절연물로 이루어진 화소 정의막(121)을 형성한 다음, 상기 화소 정의막(121)에 개구가 형성되어 화소 전극(131)이 노출되도록 한다.
그리고, 화소 정의막(121)의 노출된 개구에 대응되도록, 적어도 발광층을 포함하는 유기층(132)이 화소 전극(131)을 덮도록 형성되고, 상기 유기층(132) 위에 대향 전극(133)이 형성된다. 상기 대향 전극(133)은 전체 화소들을 모두 덮도록 형성될 수 있는데, 반드시 이에 한정되는 것은 아니며, 패턴화될 수도 있다.
상기 화소 전극(131)은 애노드 전극의 기능을 하고, 상기 대향 전극(133)은 캐소드 전극의 기능을 할 수 있는 데, 그 역으로 되어도 무방하다.
한편, 배면 발광형(bottom emission type)일 경우, 상기 화소 전극(131)은 투명 전극으로 구비될 수 있고, 대향 전극(133)은 반사 전극으로 구비될 수 있다. 이 때, 이러한 투명 전극은 일함수가 높고 투명한 ITO, IZO, In2O3, 및 ZnO 등을 사용하여 형성할 수 있고, 대향 전극(133)이 되는 반사 전극은 일함수가 낮은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등의 금속재로 구비될 수 있다.
전면 발광형(top emission type)일 경우, 상기 화소 전극(131)은 반사 전극으로 구비될 수 있고, 대향 전극(133)이 투명 전극으로 구비될 수 있다. 이 때, 화소 전극(131)이 되는 반사 전극은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등을 형성하여 이루어질 수 있다. 그리고, 상기 대향 전극 (133)이 되는 투명 전극은, 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
상기 화소 전극(131)을 이루는 물질에 관한 설명 중, 드레인 전극(111b)을 이루는 물질과 일치되지 않는 부분은 유기 발광 소자의 화소 전극과 드레인 전극이 개별적으로 형성되는 구조의 유기 발광 표시 장치에 대하여 참조한다.
양면 발광형의 경우, 상기 화소 전극(131)과 대향 전극(133) 모두를 투명 전극으로 구비될 수 있다.
상기 화소 전극(131) 및 대향 전극(133)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트 등으로 형성할 수도 있다. 이러한 전도성 페이스트를 사용할 경우, 잉크젯 프린팅 방법을 사용하여 프린팅할 수 있으며, 프린팅 후에는 소성하여 전극으로 형성할 수 있다.
상기 유기 발광층(132)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)- N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
이렇게 유기 전계 발광 소자(OLED)를 형성한 후에는, 그 상부를 밀봉하여 외기로부터 차단한다.
한편, 상기 화소 정의막(121)은 유기절연막, 무기절연막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어진다.
상기 유기 절연막으로서는 폴리머재를 사용할 수 있는 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다.
무기 절연막으로서는, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능하다.
본 발명을 따르는 유기 박막 트랜지스터를 구비한 평판 표시 장치로서, 전술한 바와 같은 유기 발광 표시 장치를 예로 들어 설명하였으나, 본 발명을 따르는 유기 박막 트랜지스터는 유기 발광 표시 장치뿐만 아니라, 액정 표시 장치, 전자 방출 표시 장치 등 다양한 평판 표시 장치에 모두 적용될 수 있다.
이하, 보 발명을 하기 실시예를 통하여 보다 상세히 설명한다. 하기 실시예는 본 발명을 예시하기 위한 것으로서, 본 발명이 이에 한정되는 것은 아니다.
[실시예]
실시예
700Å의 두께를 가지며 Au로 이루어진 소스 및 드레인 전극이 형성된 유리 기판을 준비한 다음, 상기 소스 및 드레인 전극 상부에 유기 반도체층으로서 펜타센을 600Å 두께로 증착시켜 펜타센층을 형성하였다. 상기 펜타센층의 채널 영역을 레이저 식각법을 이용하여 패터닝한 다음, 그 상부에 폴리비닐리덴 플루오라이드를 포함하는 절연층을 1500Å 두께로 형성한 다음, 상기 절연층 상부에 Al을 2000Å 두께로 증착시켜, Al 게이트 전극층을 형성하였다. 상기 기판을 진공 챔버에 넣은 다음, 식각 가스로서 CF4를 50sccm의 유량으로 80초간 주입하여, 절연층 및 유기반도체층을 패터닝하였다. 이로부터 얻은 유기 박막 트랜지스터를 샘플 1이라고 한다.
전술한 바와 같은 본 발명에 따르면, 별도의 마스크없이 또는 별도의 포토레 지스트 공정없이 절연층 및/또는 유기 반도체층을 간편하게 패터닝할 수 있으며, 이 때, 유기 반도체층의 손상도 실질적으로 방지할 수 있다. 이로써, 전기적 특성이 향상된 유기 박막 트랜지스터를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 기판 상부에 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 전기적으로 접촉된 유기 반도체층, 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 절연된 게이트 전극, 및 상기 소스 및 드레인 전극 또는 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층을 형성하는 제1단계; 및
    상기 게이트 전극을 마스크로 이용하여 상기 유기 반도체층 및 절연층 중 하나 이상을 패터닝하는 제2단계;
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 제1단계가,
    기판 상부에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 상부에 절연층을 형성하는 단계; 및
    상기 절연층 상부에 게이트 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 제1단계가,
    기판 상부에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 상부에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극 상부에 절연층을 형성하는 단계; 및
    상기 절연층 상부에 게이트 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 기판이 유리 기판, 플라스틱 기판 또는 메탈 기판을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  5. 제4항에 있어서,
    상기 메탈 기판이 SUS 기판을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  6. 제1항에 있어서,
    상기 유기 반도체층이 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체 및 파이로멜리틱 디이미드 및 이들의 유도체로 이루어진 군으로부터 선택된 유기 반도체 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  7. 제1항에 있어서,
    상기 절연층이 실리콘 산화물, 실리콘 질화물, 멜라민 수지, 폴리비닐알콜 수지, 셀룰로오스 수지, 폴리테트라 플루오로에틸렌, 폴리비닐리덴 플루오라이드(PVDF), 폴리비닐페놀, 폴리(에테르 에테르)케톤, 폴리(에틸렌 테레프탈레이트), 폴리(페닐렌 설파이드), 벤조사이클로부텐, 폴리이미드류, 폴리아미드류, 폴리케톤류 및 폴리노보르넨류로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제1항에 있어서,
    상기 게이트 전극이 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Nd 및 W로 이루어진 군으로부터 선택된 하나 이상의 금속으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  9. 제1항에 있어서,
    상기 소스 및 드레인 전극 및 게이트 전극을 증착법 또는 잉크젯 프린팅법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  10. 제1항에 있어서,
    상기 제2단계를 건식 식각법을 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  11. 제10항에 있어서,
    상기 건식 식각법을 할로겐화탄소, 할로겐화규소, 할로겐화질소, 산화규소 및 질화규소로 이루어진 군으로부터 선택된 하나 이상의 식각 가스를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  12. 제11항에 있어서,
    상기 건식 식각법을 CF4, CClF3, CCl2F2, CCl3F, CBrF3, CBr2F2, CBr3F, CHClF2, CHCl2F, C2F5Cl, SF6, NF3, SiO2 및 SiN으로 이루어진 군으로부터 선택된 하나 이상의 식각 가스를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스 터의 제조 방법.
  13. 제10항에 있어서,
    상기 건식 식각법을, 20sccm 내지 100sccm의 유량으로 30초 내지 300초 동안 식각 가스를 흘려줌으로써 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020050127790A 2005-12-22 2005-12-22 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치 KR100741102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127790A KR100741102B1 (ko) 2005-12-22 2005-12-22 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127790A KR100741102B1 (ko) 2005-12-22 2005-12-22 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20070066511A KR20070066511A (ko) 2007-06-27
KR100741102B1 true KR100741102B1 (ko) 2007-07-20

Family

ID=38365565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127790A KR100741102B1 (ko) 2005-12-22 2005-12-22 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100741102B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028020A (ko) * 2002-07-15 2005-03-21 파이오니아 가부시키가이샤 유기 반도체 소자 및 그 제조 방법
KR20060057141A (ko) * 2004-11-23 2006-05-26 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050028020A (ko) * 2002-07-15 2005-03-21 파이오니아 가부시키가이샤 유기 반도체 소자 및 그 제조 방법
KR20060057141A (ko) * 2004-11-23 2006-05-26 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 유기 박막트랜지스터를 구비한 평판 표시 장치

Also Published As

Publication number Publication date
KR20070066511A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100683766B1 (ko) 평판표시장치 및 그의 제조방법
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8466467B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
KR100592278B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100696514B1 (ko) 전면 발광형 유기 발광 표시장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100683752B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100708738B1 (ko) 평판 표시 장치
KR100659127B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
KR101137382B1 (ko) 평판 디스플레이 장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100696555B1 (ko) 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13