KR100666760B1 - 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법 - Google Patents

비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100666760B1
KR100666760B1 KR1020040108881A KR20040108881A KR100666760B1 KR 100666760 B1 KR100666760 B1 KR 100666760B1 KR 1020040108881 A KR1020040108881 A KR 1020040108881A KR 20040108881 A KR20040108881 A KR 20040108881A KR 100666760 B1 KR100666760 B1 KR 100666760B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
organic
organic thin
insulating film
Prior art date
Application number
KR1020040108881A
Other languages
English (en)
Other versions
KR20060070220A (ko
Inventor
표승문
이미혜
이재흥
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020040108881A priority Critical patent/KR100666760B1/ko
Publication of KR20060070220A publication Critical patent/KR20060070220A/ko
Application granted granted Critical
Publication of KR100666760B1 publication Critical patent/KR100666760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극을 ITO나 금속으로, 유기 반도체를 활성층(active layer)으로, 유,무기절연층/금속나노입자/유,무기절연층의 메모리 삼중층(memory stack)을 게이트 절연막(gate insulating layer)으로, 일함수가 큰 금속을 소오스와 드레인 전극으로 사용한 비휘발성 메모리 유기 박막 트랜지스터(nonvolatile memory orgnic thin film transistor)에 관한 것으로서, 더욱 상세하게는 유리, 플라스틱, 실리콘 웨이퍼를 기판으로 하고, 상기 기판 위에 상기의 게이트 전극과 그 게이트 전극위에 상기의 메모리 삼중층을 게이트 절연막으로 형성하고, 상기 게이트 절연막 위에 소오스(source)와 드레인(drain) 전극을 형성하고, 상기 소오스와 드레인 전극 위에 유기 활성층을 가지는 비휘발성 메모리 유기 박막 트랜지스터 및 그를 제조하는 방법에 관한 것이다.
유기 박막 트랜지스터, 비휘발성 메모리, 게이트 절연막

Description

비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법{Nonvolatile memory organic thin film transistor and its fabrication methods}
도 1은 본 발명에 따른 비휘발성 메모리 유기 박막 트랜지스터를 제작하는 공정에 관한 도식이다.
도 2는 본 발명에 따라 제조된 하 게이트(bottom gate) 상접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 3은 본 발명에 따라 제조된 채널의 길이가 50 um인 하 게이트(bottom gate) 상 접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류(output)곡선이다.
도 4는 본 발명에 따라 제조된 채널의 길이가 50 um인 하 게이트(bottom gate) 상 접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 게이트 전압-드레인 전류(transfer)곡선이다.
도 5는 본 발명에 따라 제조된 채널의 길이가 50 um인 하 게이트(bottom gate) 상 접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 게이트 전압-드레인 전류(transfer) 곡선이다.
-도면의 주요부분에 대한 부호의 설명-
1 - 기판 2 - 게이트 전극
3 - 제 1 절연막 4 - 금속 나노입자층
5 - 제 2 절연막 6 - 유기 활성층
7 - 소오스 전극 8 - 드레인 전극
본 발명은 게이트 전극을 ITO나 금속으로 유기 반도체를 활성층(active layer)으로, 유,무기절연층/금속나노입자/유,무기절연층으로 이루어진 메모리 삼중층을 게이트 절연막(gate insulating layer)으로 사용하고 일함수가 큰 금속을 소오스 전극과 드레인 전극으로 사용한 비휘발성 메모리 유기 박막 트랜지스터(nonvolatile memory organic thin film transistor)에 관한 것으로서, 더욱 상세하게는 유리, 플라스틱, 실리콘 웨이퍼를 기판으로 하고, 상기 기판 위에 금속 게이트 전극을 형성하고 그 게이트 전극위에 제 1 절연막을 그 제 1 절연막위에 금속 나노입자층을, 그 나노입자층 위에 제 2 절연막을 형성하여 메모리 삼중층을 형성하고 그 삼중층 위에 유기 활성층을 형성하고 그 유기 활성층위에 소오스(source) 전극과 드레인(drain) 전극을 가지는 비휘발성 메모리 유기 박막 트랜지스터 및 그를 제조하는 방법에 관한 것이다.
최근에 유기 반도체를 이용한 표시 소자에 관한 연구가 활발하게 이루어지고 있으며 그 응용 분야가 점점 넓어지고 있다. 유기 반도체를 이용한 응용 분야로는 능동형 저가격 대면적 표시 소자(Active matrix low cost large area display), 태양전지(photovoltaic cell), 대면적 센서(large area sensor), 스마트카드(smart card) 등이 있다. 특히 유기 발광 다이오드(OLED)를 이용한 표시 소자는 상업화 단계에 진입했고, 일부 핸드폰과 같은 응용 분야에서는 제품이 나오고 있는 실정이다. 유기 발광 다이오드를 이용한 유기 표시 소자의 성공에 힘입어 유기 반도체의 유연성(flexibility)을 이용하고 유연한 플라스틱 기판을 이용한 유연성 표시 소자 (flexible display)에 관한 연구도 활발히 진행되고 있다. 유연성 표시 소자 구현을 위한 핵심 유닛(unit) 중의 하나인 유기 박막 트랜지스터에 대한 연구 또한, 1990년대 초반부터 서서히 진행되다가 2000년 초부터는 전 세계적으로 활발히 이루어지고 있다. 그 결과 단일 소자 성능은 비정질 실리콘 박막 트랜지스터를 능가하는 유기 박막 트랜지스터가 보고되었고 그를 이용한 직접회로 기술이 다양하게 제안되고 있다. 실제로 최근 Bell 실험실에서는 864 유기 박막 트랜지스터로 구성된 집적 회로를 제작한 바 있다.
상기에서 서술한 바와 같이 지금까지의 유기 반도체를 이용한 소자의 연구는 주로 유기 발광 소자와 같은 표시 소자의 발광부(display part)와 그 발광부를 구동하는 회로 부분으로 되어 있으며 그 회로 부분의 핵심 소자인 유기 박막 트랜지스터에 집중되어 있다. 유기 반도체를 이용한 소자를 구현함으로써 지금까지 사용되어오고 있는 무기 반도체를 기초로 한 소자를 대체하려는 노력이 주를 이루고 있 는 실정이다. 그로 인하여 비휘발성 유기 메모리 소자에 대한 연구는 그 중요성이 날로 증대대고 있음에도 불구하고 상대적으로 이루어지지 않고 있으며 특히, 유기 메모리 소자와 유기 박막 트랜지스터의 두 특성을 동시에 가진 유기 소자에 관한 연구는 극히 드물다. 대부분 연구되어진 비휘발성 유기 메모리 소자는 두개의 전극 (two terminals)을 가진 유기 소자이기 때문에 지금까지 세 개의 전극을 가진 소자를 바탕으로 이루어진 상용되고 있는 유기 표시 소자 구동 회로로의 적용에는 설계면에서 실제적으로 어려움 많다.
유기 메모리 소자의 최근 연구 동향을 살펴보면 다음과 같다. 대표적인 연구그룹으로는 미국의 UCLA(University of California, Los Angeles)그룹으로 위 그룹은 유기박막/금속박막/유기박막을 두개의 금속 전극 사이에 활성층으로 위치시켜 메모리 소자를 구현하였고(Applied physics letters, 80권, 2997페이지, 2002년, Applied physics letters, 82권, 1419페이지, 2003) 그 성능 또한 지금까지 보고되었던 어떤 유기 메모리 소자 보다 훨씬 월등하다고 보고하였고, 실제로 상기 연구팀에서는 유기 발광 다이오드를 표시 소자로 이용하여 구동한 X-Y 어드레스블(addressable) 유기 메모리 발광 다이오드를 구현하여 보고한 바 있다(Applied physics letters, 80권, 362페이지, 2002). 그러나 상기의 유기 메모리 소자는 두개의 전극을 가진 기존의 유기 소자와 같은 구조를 가지고 있어 실제 회로로의 적용에는 어려움이 있다. 또한, 상기의 유기 메모리 소자는 트랜지스터의 특성을 가지고 있지 않아 소자로 흐르는 전류의 모듈레이션(current modulation)을 구현 할 수 없는 단점을 가지고 있다.
최근에는 유기박막 트랜지스터와 유기 메모리 소자의 특성을 함께 가진 비휘발성 유기 박막 트랜지스터로서 페로일렉트릭 물질을 게이트 절연막으로 이용하여 제조된 비휘발성 메모리 유기 박막 트랜지스터가 연구되고 있고, 상기 비휘발성 유기 박막 트랜지스터의 게이트 전극에 가하는 극성에 따라서 그 게이트 절연막의 전하(charge)의 상태(state)가 ON 과 OFF 상태로 전이되는 그런 특성을 가진 것으로서 페로일렉트릭(feroelectric) 물질로 잘 알려진 PbZrTiO3를 게이트 절연막으로 이용한 비휘발성 메모리 유기 박막 트랜지스터가 개시(Applied physics letters, 79권, 659페이지, 2001) 된바 있다. 그러나 상기 비휘발성 메모리 유기 박막 트랜지스터에 있어 메모리 효과를 위한 핵심 요소인 게이트 절연막이 본 발명의 최종 목적물인 유연한 표시 소자로의 적용이 어려운 무기 박막 재료를 사용하였다는 점에서 적용의 어려움이 있다.
한편 유연한 표시 소자로의 적용을 위하여 페로일렉트릭 유기 게이트 절연막을 이용한 비휘발성 메모리 유기 박막 트랜지스터가 최근에 보고되었으며, 구체적으로는 나일론 계열의 폴리(메타-자일렌아디파마이드) (poly(m-xylene adipamide)를 게이트 절연막으로 사용한 비휘발성 메모리 유기 박막 트랜지스터가 공지(Advanced materials, 16권, 633 페이지, 2004)된바 있고, 폴리(비닐리덴플루오라이드) (poly(vunylidene fluoride))와 그 공중합체를 게이트 절연막으로 사용한 비휘발성 메모리 유기 박막 트랜지스터가 공지(Applied physics letters, 85권, 1823페이지, 2004)된 바 있다.
또한, 플로팅 게이트(floating gate) 전극을 이용한 비휘발성 메모리 유기 박막 트랜지스터에 관한 선행 발명(Journal of American Chemical Society, 125권, 9414, 2003)도 있지만 그 성능과 제작 방법에 있어서 개선의 여지가 많이 남아 있어 많은 연구가 더 진행되어야 하는 상황이며, 현재, 값이 싸고 제조 공정이 간단한 고성능의 비휘발성 메모리 유기 박막 트랜지스터의 구현에 대한 요구가 계속 증대되고 있다.
따라서, 본 발명의 목적은 유연성 유기 표시소자를 제조할 수 있는 값이 싸고 제조 공정이 간단한 고성능의 비휘발성 메모리 유기 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 세 개의 전극(three terminals)을 가진 유기 박막 트랜지스터와 비휘발성 유기 메모리 소자를 함께 하나의 소자에서 구현 할 수 있는 비휘발성 메모리 유기 박막 트랜지스터를 제공하는 것이다.
본 발명은 비휘발성 메모리 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 상기에 기술된 발명의 기술적 과제를 이루기 위해서 본 발명은 a) 세척된 기판위에 게이트 전극을 증착하는 단계; b) 상기 게이트 전극위에 게이트 절연막으로 동작하는 메모리 삼중층을 성막하는 단계; c) 상기 메모리 삼중층 위에 유기 활성 층을 성막하는 단계; d) 상기 유기 활성층 위에 소오스 전극과 드레인 전극을 형성하는 단계;로 이루어지는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법에 관한 것이다.
또한, 본 발명은 a) 세척된 기판위에 게이트 전극을 증착하는 단계; b) 상기 게이트 전극위에 게이트 절연막으로 동작하는 메모리 삼중층을 성막하는 단계; c) 상기 메모리 삼중층 위에 소오스 전극과 드레인 전극을 형성하는 단계; d) 상기 소오스 전극과 드레인 전극위에 유기 활성층을 형성하는 단계; 로 이루어지는 것을 특징으로 하며,
또 다르게는 a) 세척된 기판위에 게이트 전극을 증착하는 단계;
b) 상기 게이트 전극위에 게이트 절연막으로 동작하는 메모리 삼중층을 성막하는 단계;
c) 상기 메모리 삼중층 위에 소오스 전극과 드레인 전극을 형성하는 단계;
d) 상기 소오스 전극과 드레인 전극위에 유기 활성층을 형성하는 단계; 로 이루어지는 것을 특징으로 한다.
이하에서 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 유기 박막 트랜지스터 제작 공정 즉, 기판 세척 및 건조, 상기의 기판위에 게이트 전극을, 그 게이트 전극 위에 메모리 삼중층인 게이트 절연막을, 그 게이트 절연막 위에 유기 활성층을 그 유기 활성층 위에 소오스 전극과 드레인 전극을 형성하여 비휘발성 메모리 유기 박막 트랜지스터를 제작하는 공정에 관한 도식이다.
도 2는 본 발명의 실시예를 따라 제조된 하 게이트(bottom gate) 상접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 구조를 나타내는 단면도이다.
도 3은 본 발명의 실시예 1에 따라 제조된 채널의 길이가 50 um인 하 게이트(bottom gate) 상 접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-드레인 전류(output)곡선이다. 메모리 삼중층은 유기절연막(2-amino-4,5-imidazoledicarbonitrile, 200 nm)/알루미늄(10 nm)/유기절연막 (2-amino-4,5-imidazoledicarbonitrile, 200 nm)으로 이루어져 있으며 60 nm 두께의 펜타센이 유기 활성층으로 형성되어 있다.
도 4는 본 발명의 실시예 1에 따라 제조된 채널의 길이가 50 um인 하 게이트(bottom gate) 상 접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 게이트 전압-드레인 전류(transfer)곡선이다. 메모리 삼중층은 유기절연막(2-amino-4,5-imidazoledicarbonitrile, 200 nm)/알루미늄(10 nm)/유기절연막(2-amino-4,5-imidazoledicarbonitrile, 200 nm)으로 이루어져 있으며 60 nm 두께의 펜타센이 유기 활성층으로 형성되어 있다.
도 5는 본 발명의 실시예 2을 따라 제조된 채널의 길이가 50 um인 하 게이트(bottom gate) 상 접촉(bottom-contact) 비휘발성 유기 박막 트랜지스터의 게이트 전압-드레인 전류(transfer) 곡선이다. 메모리 삼중층은 유기절연막(2-amino-4,5-imidazoledicarbonitrile, 100 nm)/알루미늄(10 nm)/유기절연막(2-amino-4,5-imidazoledicarbonitrile, 100 nm)으로 이루어져 있으며 60 nm 두께의 펜타센이 유 기 활성층으로 형성되어 있다.
본 발명에 따른 비휘발성 메모리 유기 박막 트랜지스터의 제조방법은 하기의 단계를 거친다.
a) 세척된 기판위에 게이트 전극을 증착하는 단계.
b) 상기 게이트 전극위에 게이트 절연막으로 동작하는 메모리 삼중층을 성막하는 단계.
c) 상기 메모리 삼중층 위에 유기 활성층을 성막하는 단계.
d) 상기 유기 활성층 위에 소오스 전극과 드레인 전극을 형성하는 단계.
본 발명에 따른 비휘발성 메모리 유기 박막 트랜지스터의 제조방법에 있어서 사용되는 기판이 유리 및 플라스틱인 경우 제 1 절연막 층은 상기 기판 위에 ITO (indium tin oxide)나 금, 알루미늄과 같은 금속으로 형성된 게이트 전극을 빠짐없이 덮을 수 있는 전기적 절연 유기 물질 및 SiO2, SiNx와 같은 무기 절연 물질을 성막하게 되며, 또한 기판이 SiO2, SiNx와 같은 무기 절연막층이 이미 형성되어 있는 실리콘 웨이퍼인 경우 그 무기 절연막을 제 1 절연막으로 그대로 사용할 수 있다.
또한 기판위에 게이트 전극이 이미 형성되어 제공되는 기판에 절연막층을 성막하는 것도 본 발명의 범위 내이다.
본 발명에 따른 박막 트랜지스터의 제조 방법에서 사용되는 기판에 형성된 게이트 전극위에 형성되는 메모리 삼중층인 게이트 절연막층의 총 두께는 50 nm 내 지 1000 nm인 것이 바람직하며, 특히 제 1 절연막 층과 제 2 절연막층의 두께가 5 nm 내지 500 nm인 것이 더욱 바람직하고, 상기 제 1 절연막과 제 2 절연막 층의 두께가 동일하거나 상이할 수 있으며, 절연막으로 기능을 할 수 있다면 상기 제 1 절연막과 제 2 절연막 층을 형성하는 물질이 동일하거나 상이할 수 있다. 즉, 유기 및 무기물 모두 상기 제 1 절연막 또는 제 2 절연막으로 사용이 가능하다. 상기의 제 1 절연막과 제 2 절연막층 사이에 들어가는 금속 나노입자층의 두께는 1 nm 내지 30 nm인 것이 바람직하다.
b) 단계에 있어서, 게이트 전극위에 성막되는 제 1 절연막 또는 제 2 절연막은 폴리이미드, 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리바이닐알콜(polyvinylalcohol), 폴리바이닐페놀, BCB, 파릴렌-씨(parylene-C), 2-amino-4,5-imidazoledicarbonitrile, 메탈프탈로시아닌 및 이들의 유도체 및 LiF 로부터 선택되는 용액 공정 및 진공 증착이 가능한 절연 고분자 및 유기 단분자물이거나 실리콘다이옥사이드, 실리콘나이트라이드 유도체, 알루미늄옥사이드, Ta2O5, AlN, AlON, La2O5, BaZrTiO3, 및 PbZrTiO3로부터 선택되는 무기물이다.
b) 단계에 있어서, 제 1 절연막 위에 형성되는 금속 나노입자층은 알루미늄 (Al), 금(Au), 백금 (Pt), 칼슘 (Ca), 구리 (Cu), 은 (Ag)등 진공증착이 가능한 금속이 모두 가능하다. 이때 증착속도는 낮을수록 좋으며 그 속도가 0.01 Å/s 내지 5 Å/s인 것이 바람직하다.
b) 단계에 있어서, 금속 나노층 위에 성막되는 제 2 절연막은 폴리이미드 , 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리바이닐알콜(polyvinylalcohol), 폴리바이닐페놀, BCB, 파릴렌-씨(parylene-C), 2-amino-4,5-imidazoledicarbonitrile 및 그 유도체, 메탈프탈로시아닌 및 그 유도체 및 LiF로부터 선택되는 용액 공정 및 진공증착이 가능한 절연고분자 및 유기 단분자물이거나 실리콘다이옥사이드, 실리콘나이트라이드 유도체, 알루미늄옥사이드, Ta2O5, AlN, AlON, La2O 5, BaZrTiO3, 및 PbZrTiO3 로부터 선택되는 무기물이다.
c) 단계에서 본 발명에 따른 비휘발성 메모리 유기 박막 트랜지스터는 유기 활성층으로 p-타입 또는 n-타입 유기 반도체를 모두 가질 수 있고, 상기 p-타입을 위한 유기 활성층은 펜타센(pentacene), 테트라센(tetracene), 티오펜(thiophene), 금속 프탈로시아닌(metal phthalocyanine) 및 이들의 유도체인 유기물질과 폴리티오펜(polythiophene), 폴리페닐렌(polyphenylene), 폴리비닐렌페닐렌 (polyvinylenephenylene), 폴리플루오렌(polyfluorene) 및 이들의 유도체를 포함하는 고분자를 포함하며, n-타입을 위한 유기 활성층은 C60, 페닐렌테트라카르복실산2무수물(phenylenetetracarboxylic dianydride), 나프탈렌테투라카르복실산2무수물(naphthalenetetracarboxylic dianydride), 플루오르화프탈로시아닌(fluorophthalocyanine) 및 그의 유도체를 포함한다. 상기 유기 활성층을 성막하는 c) 단계에서 성막되는 유기 활성층의 두께가 20 nm 내지 500 nm인 것이 바람직하다.
d) 단계에서 본 발명에 따른 비휘발성 메모리 유기 박막 트랜지스터는 유기 활성층과 소오스 전극과 드레인 전극 사이에 옴접촉(Ohmic contact)을 유발할 수 있도록 일함수가 큰 금(Au), 백금(Pt), 팔라듐(Pd), 구리(Cu) 니켈(Ni), 알루미늄(Al), 인듐(In), 주석(Pb) 및 인듐-주석(In-Pb) 합금으로부터 선택되는 것이 바람직하다. 소오스 전극과 드레인 전극의 두께는 15 nm 내지 300 nm인 것이 적절하다.
d) 단계에서 소오스 전극과 드레인 전극 사이에 형성되는 미세 채널의 길이가 20 nm 내지 2 um인 것이 바람직하다.
게이트 절연막인 메모리 삼중층과 유기 활성층으로 이루어진 비휘발성 메모리 유기 박막 트랜지스터의 전계이동도는 0.01 내지 20 cm2/Vs인 것이 바람직하다.
본 발명은 상기의 제조방법에 따라 제조된 유기 박막 트랜지스터를 이용한 표시 소자를 포함한다.
이하 본 발명의 비휘발성 메모리 유기 박막 트랜지스터의 제조방법을 구체적인 예를 들어 설명하나, 본 발명의 목적을 위한 것으로 본 발명이 이에 제한되는 것은 아니며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
본 발명에서 사용되는 기판은 특별히 규정되거나 한정되어질 필요는 없으며, 특히 주로 실리콘 웨이퍼나 유리를 사용하나 유연성 표시 소자에 적용하기 위해서는 폴리이미드, 폴리카보네이트, 폴리에틸렌테르프탈레이트, 폴리에테르설폰, 폴리 에틸렌나프탈렌과 같은 폴리머를 사용하여도 무방하며, 본 발명에서는 현재 표시소자의 기판으로 널리 사용되고 있는 2 cm x 2 cm의 크기로 잘라진 ITO(Indium Tin Oxide)가 증착되어 있는 유리를 기판으로 사용하였고, 게이트 전극을 형성하기 위하여 일반적인 전자산업에서 사용되는 포토리지스터를 이용한 포토리소그라피법을 이용하여 ITO를 패터닝 하였다. 상기 게이트 전극이 패터닝되어 있는 기판의 청결도는 유기 전자 소자를 제작할 때 가장 중요한 요소 중의 하나이므로 세제, 증류수, 아세톤 그리고 아이소프로필알코올을 이용하여 초음파 세척을 한 후 오븐에서 충분히 건조시킨 것을 사용하였다.
깨끗하게 세척된 기판위에 스핀코팅 및 열 진공 증착 (유기물인 경우), 스퍼터링(무기물인 경우) 등과 같은 방법으로 제 1 절연막을 형성하며, 제 1 절연막의 경우 스핀코팅 및 열 진공 증착, 스퍼터링 방법으로 성막 가능한 유/무기 절연막이 모두 적용될 수 있다.
상기 제 1 절연막 위에 금속 나노입자층을 진공 증착으로 성막하였고 그 금속 나노층위에 제 2 절연막을 상기 제 1 절연막의 경우와 같은 방법으로 성막하였다. 상기의 방법으로 본 발명의 핵심인 메모리 삼중층을 게이트 전극 위에 형성한 후 유기 반도체를 유기활성층으로 용액 공정이나 진공 증착 방법으로 성막 하였다.
상기의 유기 활성층 위에 새도우 마스크를 이용하여 소오스 전극과 드레인 전극을 진공으로 증착을 하였다. 이때, 상기의 메모리 삼중층 위에 성막되는 유기 반도체층은 펜타센(p-type)과 페닐렌테트라카르복실산2무수물(n-type)과 같은 유기 분자와 폴리플루오렌(p-type)과 같은 고분자를 모두 포함한다. 본 발명에서는 유기 박막 트랜지스터 연구에서 가장 널리 사용되고 상대적으로 좋은 성능을 가지는 펜타센을 사용하였다. 상기의 유기 활성층 위에 구비되는 소오스 전극과 드레인 전극은 진공 증착으로 성막하여 본 발명의 비휘발성 메모리 유기 박막 트랜지스터의 제작을 마무리한다. 이때, 소오스 전극과 드레인 전극은 일함수가 큰 금속으로 이루어 질 수 있으며 금(Au), 백금 (Pt), 은 (Ag), 구리(Cu), 티타늄(Ti), 크롬(Cr) 등을 포함한다.
본 발명에서 이루어지는 하나 이상의 증착단계는 스핀코팅, 잉크젯 프린팅 및 딥핑 방법으로부터 선택된 기법을 이용할 수 있다.
위와 같이 제작된 유기 박막 트랜지스터의 특성은 에질런트 테크날리지사의 E5272장비를 이용하여 게이트 전압에 따른 드레인 전압-드레인 전류 특성을 평가하였다.
이하에서 본 발명을 더욱 상세하게 설명하고자 하나, 본 발명의 목적을 위한 것으로 본 발명이 이에 제한되는 것은 아니다.
[실험예]
도 1에 잘 나타나 있는 바와 같이 깨끗하게 세척된 기판 위에 게이트 전극을 증착하고 그 게이트 전극 위에 메모리 삼중층 (제1절연막/금속나노입자층/제2 절연막)을 성막하고 상기의 메모리 삼중층 위에 유기 활성층을 성막하고 상기 유기 활성층 위에 소오스 전극과 드레인 전극을 형성함으로써 본 발명의 비휘발성 메모리 유기 박막 트랜지스터의 제작을 마무리한다. 여기서 기판은 특별히 규정되거나 한정되어질 필요는 없다. 주로 실리콘 웨이퍼나 유리를 사용하나 유연성 표시 소자에 적용하기 위해서는 폴리이미드, 폴리카보네이트, 폴리에틸렌테르프탈레이트, 폴리에테르설폰, 폴리에틸렌나프탈렌과 같은 폴리머를 사용하여도 무방하다. 메모리 삼중층의 형성을 위해서는 제 1, 제 2 절연막은 용액 공정 및 진공증착이 가능한 절연고분자 및 유기 단분자물이거나 다른 증착 방법으로 성막이 가능한 절연 무기물을 포함한다. 제 1, 제2 절연막 사이에 들어가는 금속 나노입자층은 진공 증착이 가능한 모든 금속이 포함된다. 상기 메모리 삼중층 위에 성막되는 유기 활성층은 펜타센(p-type)과 페닐렌테트라카르복실산2무수물(n-type)과 같은 유기 분자와 폴리플루오렌(p-type)과 같은 고분자를 모두 포함한다. 상기의 유기 활성층 위에 올라가는 소오스 전극과 드레인 전극은 진공 증착으로 성막될 수 있는 특히 일함수가 큰 금속으로 이루어 질 수 있으며 금(Au), 백금 (Pt), 은 (Ag), 구리(Cu), 티타늄(Ti), 크롬(Cr) 등을 포함한다.
[실시예 1]
본 발명에 기술된 소자의 제작 공정은 도 1에 도시하였다. 먼저, 소자 기판으로는 게이트 전극으로 사용될 ITO가 전면에 증착되어 있는 유리를 사용하였다. 게이트 전극을 형성하기 위하여 먼저 ITO 유리 기판을 증류수로 30배 희석된 중성 세제를 이용하여 20 분간 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거하고 그 다음 다시 증류수로 20 분간 초음파 세척하여 세제를 제거하였다. 상기 중 성 세제로 세척된 기판을 다시 아세톤과 아이소프로필알콜을 이용하여 각각 20분간 초음파 세척기로 세정하여 게이트 전극 패턴닝 직전까지 80 ℃ 오븐에 보관 하였다. 세정된 ITO 유리 기판 위에 포토리지스터를 200 nm 두께로 스핀코팅하고 90 ℃에서 1분간 건조하고 새도우마스크를 통하여 365 nm의 UV를 30초간 조사하였다. UV-조사되어진 기판을 현상 용액에서 30 초간 현상을 하고 증류수로 세척한 다음 135 ℃에서 3 분간 건조하였다. 상기의 기판을 ITO 에칭 용액에서 ITO을 에칭 한 다음 아세톤으로 포토리지스터를 세척한 후 상기에서 서술된 기판 세척 방법(세제, 증류수, 아세톤, 아이소프로필알콜 순)으로 세척한 다음 소자 제작 직전까지 80 ℃ 오븐에 보관 하였다. 상기와 같이 세정된 기판 위에 본 실시예 1에서는 제 1 절연막 형성을 위해 일반적인 진공 증착법으로 성막이 가능하고 절연 특성이 우수한 2-amino-4,5-imidazoledicarbonitrile를 사용하였고 패터닝된 게이트 전극을 모두 덮을 수 있도록 제작된 새도우 마스크를 이용하여 1x10-6 torr 이하에서 성막하였다. 이때의 증착 조건은 기판 온도 25 ℃, 증착 속도는 5 Å/s, 증착 두께는 200 nm 였다. 상기 제 1 절연막 위에 성막될 금속 나노입자층을 위해서 상대적으로 진공증착이 쉬운 알루미늄을 사용하였다. 금속 나노입자층의 성막을 위해서 기판 위에 형성된 게이트 전극을 모두 덮을 수 있고 그 게이트 전극을 모두 덮도록 형성된 제 1 절연막을 다 덮지는 않도록 제작된 새도우 마스크를 통하여 1x10-6 torr 이하에서 진공 증착 하였다. 이때의 증착 조건은 기판 온도 25 ℃, 증착 속도는 0.1 Å/s, 증착 두께는 10 nm이었다. 상기 나노 입자층위에 제 2 절연막을 형성하기 위해서 상기에서 기술된 제 1 절연막의 형성법과 같은 방법으로 성막하였으나 사용된 새도우마스크는 제 1 절연층위에 성막된 금속 나노입자층을 완전히 덮을 수 있도록 제작된 것을 사용하였다. 제 1, 제 2 절연막과 금속 나노층의 증착은 진공챔버의 진공을 깨지 않고 연속 공정에 의해서 성막 되었다. 상기의 방법으로 성막된 메모리 삼중층 위에 유기 반도체로서 펜타센을 60 nm의 두께로 게이트 전극과 같은 위치와 크기로 성막 될 수 있도록 제작된 새도우 마스크를 통하여 1x10-6 torr 이하의 진공에서 증착하였다. 이때의 증착 조건은 기판온도가 25 ℃이고 증착속도는 1 Å/s 이었다. 마지막으로 비휘발성 메모리 유기 박막 트랜지스터의 완성을 위하여 상기 유기 활성층인 펜타센 위에 소오스 전극과 드레인 전극 형성을 위하여 100 nm 두께의 금속을 진공 증착했다. 이때 유기 활성층과의 옴접촉(ohmic contact)을 위해 일함수가 큰 금을 사용하였다. 또한 소오스와 드레인 전극 사이로 정의 되는 채널(channel)이 상기에서 증착된 게이트 전극위에 형성될 수 있도록 제작된 새도우 마스크를 이용하여 진공 증착하였다. 이때, 채널의 길이는 50 um이었다. 유기 활성층과 소오스 전극과 드레인 전극도 진공 챔버의 진공을 깨지 않고 연속적으로 증착하였다. 상기에서 기술 되어진 방법으로 제작된 비휘발성 메모리 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-전류(output) 곡선은 도 3에 잘 나타나 있다. 상기의 유기 박막 트랜지스터의 전압-전류 곡선이다. 그 곡선에서 볼 수 있듯이 게이트 전압에 따른 전류 모듈레이션 거동을 아주 잘 보여주고 있다. 도 4에는 본 실시예 1에서 제작된 비휘발성 메모리 유기 박막 트랜지스터의 게이트 전압-드 레인 전류(transfer) 곡선에서 볼 수 있듯이 메모리 효과를 잘 보이고 있다. 즉, 게이트 전압 스위핑(sweeping)방향과 싸이클에 따라서 채널에 흐르는 전류의 양이 달라지는 것을 볼 수 있다. 이는 전하가 제1 절연막과 제 2 절연막 사이에 있는 금속 나노입자층에 트랩되어 있음을 나타내고 있다.
[실시예 2]
본 발명에 기술된 소자의 제작 공정은 도 1에 잘 나타나 있다. 먼저, 소자 기판으로는 게이트 전극으로 사용될 ITO가 전면에 증착되어 있는 유리를 사용하였다. 게이트 전극의 패턴을 형성하기 위하여 먼저 ITO 유리 기판을 증류수로 30배 희석된 중성 세제를 이용하여 20 분간 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거하고 그 다음 다시 증류수로 20 분간 초음파 세척하여 세제를 제거하였다. 상기 중성 세제로 세척된 기판을 다시 아세톤과 아이소프로필알콜을 이용하여 각각 20분간 초음파 세척기로 세정하여 게이트 전극 패턴닝 직전까지 80 ℃ 오븐에 보관 하였다. 세정된 ITO 유리 기판 위에 포토리지스터를 200 nm 두께로 스핀코팅하고 90 ℃에서 1분간 건조하고 새도우 마스크를 통하여 365 nm의 UV를 30초간 조사하였다. 조사되어진 기판을 가판실리콘 현상 용액에서 30초간 현상을 하고 증류수로 세척한 다음 135 ℃에서 3분간 건조하였다. 상기의 기판을 ITO에칭 용액에서 ITO을 에칭 한 다음 아세톤으로 포토리지스터를 세척한 후 상기에서 서술된 기판 세척 방법(세제, 증류수, 아세톤, 아이소프로필알콜 순)으로 세척한 다음 소자 제작 직전까지 80°C 오븐에 보관 하였다. 상기와 같이 세정된 기판 위에 본 실시 예 2에서는 제 1 절연막 형성을 위해 일반적인 진공 증착법으로 성막이 가능하고 절연 특성이 우수한 2-amino-4,5-imidazoledicarbonitrile를 사용하였고 패터닝된 게이트 전극을 모두 덮을 수 있도록 제작된 새도우 마스크를 이용하여 1x10-6 torr 이하에서 성막하였다. 이때의 증착 조건은 기판 온도 25 ℃, 증착 속도는 5 Å/s, 증착 두께는 100 nm 였다. 상기 제 1 절연막 위에 성막될 금속 나노 입자층을 성막을 위해서 상대적으로 진공증착이 쉬운 알루미늄을 사용하였다. 금속 나노입자층의 성막을 위해서 기판 위에 형성된 게이트 전극을 모두 덮을 수 있고 그 게이트 전극을 모두 덮도록 형성된 제 1 절연막을 다 덮지는 않도록 제작된 새도우 마스크를 통하여 1x10-6 torr 이하에서 진공 증착 하였다. 이때의 증착 조건은 기판 온도 25 ℃, 증착 속도는 0.1 Å/s, 증착 두께는 10 nm이었다. 상기 나노 입자층위에 제 2 절연막을 형성하기 위해서 상기에서 기술된 제 1 절연막의 형성법과 같은 방법으로 성막하였으나 사용된 새도우 마스크는 제 1 절연층위에 성막된 금속 나노입자층을 완전히 덮을 수 있도록 제작된 것을 사용하였다. 제 1 절연막, 제 2 절연막 및 금속 나노층의 증착은 진공챔버의 진공을 깨지 않고 연속 공정에 의해서 성막 되었다. 상기의 방법으로 성막된 메모리 삼중층 위에 유기 반도체로서 펜타센을 60 nm의 두께로 게이트 전극과 같은 위치와 크기로 성막 될 수 있도록 제작된 새도우 마스크를 통하여 1x10-6 torr 이하의 진공에서 증착하였다. 이때의 증착 조건은 기판온도가 25 ℃ 이고 증착속도는 1 Å/s 이었다. 마지막으로 비휘발성 메모리 유기 박막 트랜지스터의 완성을 위하여 상기 유기 활성층인 펜타센위에 소오스 전극과 드레인 전극 형성을 위하여 100 nm 두께의 금속을 진공 증착했다. 이때 유기 활성층과의 옴접촉(ohmic contact)을 위해 일 함수가 큰 금을 사용하였다. 또한 소오스 전극과 드레인 전극 사이로 정의 되는 채널 (channel)이 상기에서 증착된 게이트 전극위에 형성될 수 있도록 제작된 새도우 마스크를 이용하여 진공 증착하였다. 이때, 채널의 길이는 50 um이었다. 유기 활성층, 소오스 전극과 드레인 전극도 진공 챔버의 진공을 깨지 않고 연속적으로 증착하였다. 상기에서 기술 되어진 방법으로 제작된 비휘발성 메모리 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-전류 (output) 곡선은 도 3에 도시 하였다. 도 5에는 본 실시예 1에서 제작된 비휘발성 메모리 유기 박막 트랜지스터의 게이트 전압-드레인 전류(transfer) 곡선으로서, 메모리 효과를 잘 보이고 있다. 즉, 게이트 전압 sweeping 방향과 싸이클에 따라서 채널에 흐르는 전류의 양이 달라지는 것을 볼 수 있다. 이는 전하가 제 1 절연막과 제 2 절연막 사이에 있는 금속 나노입자층에 전하가 트랩되어 있음을 나타내고 있다.
본 발명에 따른 비휘발성 메모리 유기 박막 트랜지스터는 기존의 유기 박막 트랜지스터의 효과를 그대로 가지고 있음과 동시에 메모리 효과도 가지고 있는 새로운 개념의 소자로서, 금속 나노입자층을 제외한 모든 부분을 유기물로 대체할 수 있어 유연성의 유기 표시 소자의 구동 회로로의 응용성도 기대된다. 또한 유기물을 사용함으로써 제조 공정이 상대적으로 간단하고 제조 단가가 낮은 장점을 보유하고 있고, 본 발명에 따라 제조된 비휘발성 메모리 유기 박막 트랜지스터를 사용함으로서 기존의 세 전극(three terminal)기준으로 설계된 구동회로에 그대로 적용할 수 있는 장점을 가지고 있어 위에서 서술한 제조 공정과 단가 및 회로 설계면에서 유기 표시 소자의 구동 회로 개발에 지대한 공헌을 할 수 있다.
또한 본 발명은 유연성, 저가격, 대면적 유기 표시 소자의 구동 회로 부에 적용할 수 있는 핵심 소자를 제공할 수 있는 장점이 있고, 유기 박막 트랜지스터의 게이트 전압에 따른 채널로 흐르는 전류의 양을 모듈레이션 할 수 있는 특성과 비휘발성 메모리 효과를 동시에 가지는 유기 소자, 즉 비휘발성 메모리 유기 박막 트랜지스터를 복잡하고 제조 단가가 높은 일련의 제조 공정 없이 간단하고 값이 싼 제조 공정의 장점이 있다.
따라서, 본 발명의 비휘발성 메모리 유기 박막 트랜지스터는 트랜지스터와 메모리의 특성을 함께 가지고 있어 트랜지스터와 캐패시터를 사용하는 현재의 구동회로 자체를 단순화 시킬 수 있고 상대적으로 단순하고 저가의 제조 공정으로 제작 될 수 있기 때문에 유기 재료를 이용하고 인쇄 및 스핀코팅과 같은 도포 기술을 함께 적용하면 대면적 소자화, 유연한 표시 소자의 실현을 앞당길 수 있는 효과가 있다.

Claims (17)

  1. a) 세척된 기판위에 게이트 전극을 증착하는 단계;
    b) 상기 게이트 전극위에 게이트 절연막으로 동작하며 제 1 절연막/금속나노입자층/제 2 절연막의 세층으로 이루어지는 메모리 삼중층을 성막하는 단계;
    c) 상기 메모리 삼중층 위에 유기 활성층을 성막하는 단계;
    d) 상기 유기 활성층 위에 소오스 전극과 드레인 전극을 형성하는 단계;
    로 이루어지는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  2. a) 세척된 기판위에 게이트 전극을 증착하는 단계;
    b) 상기 게이트 전극위에 게이트 절연막으로 동작하며 제 1 절연막/금속나노입자층/제 2 절연막의 세층으로 이루어지는 메모리 삼중층을 성막하는 단계;
    c) 상기 메모리 삼중층 위에 소오스 전극과 드레인 전극을 형성하는 단계;
    d) 상기 소오스 전극과 드레인 전극위에 유기 활성층을 형성하는 단계;
    로 이루어지는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    b) 단계의 게이트 절연막으로 작동하는 메모리 삼중층이 게이트 전극이 이미 형성되어 제공되는 기판위에 성막 되는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  4. 삭제
  5. 제 1항에 있어서,
    d) 단계에서 소오스 전극과 드레인 전극 사이에 형성된 미세채널의 길이가 5 nm 내지 2 um인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  6. 제 2항에 있어서,
    c) 단계에서 소오스 전극과 드레인 전극 사이에 형성된 미세채널의 길이가 5 nm 내지 2 um인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  7. 제 1항 또는 제 2항에 있어서,
    b) 단계에서 형성되는 제 1 절연막과 제 2 절연막의 두께가 5 nm 내지 500 nm인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  8. 제 1항 또는 제 2항에 있어서,
    제 1 절연막 또는 제 2 절연막은 폴리이미드, 폴리스티렌, 폴리메틸메타아크릴레이트, 폴리바이닐알콜(polyvinylalcohol), 폴리바이닐페놀, BCB, 파릴렌-씨(parylene-C), 2-amino-4,5-imidazoledicarbonitrile, 메탈프탈로시아닌 및 이들의 유도체로부터 선택되는 유기물 또는 LiF, 실리콘다이옥사이드, 실리콘나이트라이드 유도체, 알루미늄옥사이드, Ta2O5, AlN, AlON, La2O5, BaZrTiO3 및 PbZrTiO3로부터 선택되는 무기물인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  9. 제 1항 또는 제 2항에 있어서,
    b) 단계에서 형성되는 제 1 절연막과 제 2 절연막의 사이에 형성되는 금속 나노입자층의 두께가 1 nm 내지 30 nm인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  10. 제 9 항에 있어서,
    b) 단계에서 형성되는 금속 나노입자층은 알루미늄 (Al), 금(Au), 백금(Pt), 칼슘(Ca), 구리(Cu), 은(Ag)으로부터 선택되는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  11. 제 10항에 있어서,
    b) 단계에서 형성되는 금속 나노입자층의 증착 속도가 0.01 Å/s 내지 5 Å/s인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  12. 제 1항 또는 제 2항에 있어서,
    유기 활성층은 펜타센, 금속 프탈로시아닌, 폴리티오펜, 페닐렌비닐렌, C60, 페닐렌테트라카르복실산2무수물 (phenylenetetracarboxylic dianydride), 나프탈렌테투라카르복실산2무수물 (naphthalenetetracarboxylic dianydride), 플루오르화 프탈로시아닌 (fluorophthalocyanine) 및 이들의 유도체로부터 선택되는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  13. 제 12항에 있어서,
    유기 활성층의 두께가 10 nm 내지 500 nm인 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  14. 제 1항 또는 제 2항에 있어서,
    소오스 전극과 드레인 전극은 금, 백금, 팔라듐, 구리, 니켈, 알루미늄, 인듐, 주석 및 인듐-주석 합금으로부터 선택되는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조방법.
  15. 제 1항 또는 제 2항에 있어서,
    전계 전하 이동도가 0.01 내지 20 cm2/Vs인 것을 특징으로 하는 비휘발성 메 모리 유기 박막 트랜지스터의 제조방법.
  16. 제 1항 또는 제 2항에 있어서,
    상기 a) 내지 d)단계에서의 증착단계는 진공증착, 스핀코팅, 잉크젯 프린팅 및 딥핑 방법으로부터 선택된 기법을 이용하는 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터의 제조 방법.
  17. 제 1항 또는 제 2항의 제조방법에 따라 제조된 것을 특징으로 하는 비휘발성 메모리 유기 박막 트랜지스터를 이용한 표시 소자.
KR1020040108881A 2004-12-20 2004-12-20 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법 KR100666760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108881A KR100666760B1 (ko) 2004-12-20 2004-12-20 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108881A KR100666760B1 (ko) 2004-12-20 2004-12-20 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060070220A KR20060070220A (ko) 2006-06-23
KR100666760B1 true KR100666760B1 (ko) 2007-01-09

Family

ID=37164007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108881A KR100666760B1 (ko) 2004-12-20 2004-12-20 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100666760B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433273B1 (ko) * 2009-05-15 2014-08-27 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
KR101482723B1 (ko) * 2014-03-07 2015-01-15 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221789B1 (ko) * 2006-12-28 2013-01-11 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
KR101005808B1 (ko) * 2008-11-04 2011-01-05 한국화학연구원 광 경화 가능한 유기절연체 제조 방법 및 이를 적용한 유기박막 트랜지스터
KR101061053B1 (ko) * 2010-02-10 2011-09-01 국민대학교산학협력단 전하 트랩층을 갖는 비휘발성 유기 메모리 소자
KR101234225B1 (ko) * 2011-04-26 2013-02-18 국민대학교산학협력단 플렉서블 유기 메모리 소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040094A (ja) 2002-06-28 2004-02-05 Xerox Corp 有機強誘電メモリーセル

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040094A (ja) 2002-06-28 2004-02-05 Xerox Corp 有機強誘電メモリーセル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433273B1 (ko) * 2009-05-15 2014-08-27 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
KR101482723B1 (ko) * 2014-03-07 2015-01-15 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060070220A (ko) 2006-06-23

Similar Documents

Publication Publication Date Title
JP4398511B2 (ja) 有機薄膜トランジスタの製造方法
KR100781829B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
JP5811640B2 (ja) 電子デバイス及び半導体装置の製造方法
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
US7241652B2 (en) Method for fabricating organic thin film transistor
JP2000029403A (ja) 有機発光ダイオ―ドとモノリシックに集積化された薄膜トランジスタ
US20050110008A1 (en) Organic thin film transistor comprising buffer layer
KR100668615B1 (ko) 표면개질층을 가지는 유기 박막 트랜지스터 및 그 제조방법
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
JP5023630B2 (ja) 有機半導体素子の製造方法
JP2011233587A (ja) 有機トランジスタ及びその製造方法
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법
JP2006253380A (ja) 有機強誘電体メモリ及びその製造方法
KR100627622B1 (ko) 에이에프엠 리소그라피를 이용한 미세 채널 길이를 가지는유기 박막 트랜지스터의 제조 방법
Boudinov et al. Organic Field Effect Transistors
KR102126526B1 (ko) 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법
KR100659123B1 (ko) 게이트 절연막용 물질 제조방법, 이에 의해 제조된 게이트절연막을 구비한 유기 박막 트랜지스터 및 상기 유기 박막트랜지스터를 구비한 유기 발광 디스플레이 장치
JP5223294B2 (ja) 有機薄膜トランジスタの製造方法
Cavallari et al. PECVD silicon oxynitride as insulator for MDMO-PPV thin-film transistors
Lenz et al. Vertical, electrolyte-gated organic transistors: continuous operation in the MA/cm $^ 2$ regime and use as low-power artificial synapses
Tiwari Fabrication and Characterization of Low Voltage Solution Processed Organic Transistors and Circuits
Qiu et al. Preparation of organic thin-film field effect transistor
JP2020064903A (ja) ボトムコンタクト型有機薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee