JP4436280B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4436280B2
JP4436280B2 JP2005172358A JP2005172358A JP4436280B2 JP 4436280 B2 JP4436280 B2 JP 4436280B2 JP 2005172358 A JP2005172358 A JP 2005172358A JP 2005172358 A JP2005172358 A JP 2005172358A JP 4436280 B2 JP4436280 B2 JP 4436280B2
Authority
JP
Japan
Prior art keywords
source
insulating film
gate insulating
drain electrodes
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005172358A
Other languages
English (en)
Other versions
JP2006049836A (ja
Inventor
在 本 具
▲文▼ 徹 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006049836A publication Critical patent/JP2006049836A/ja
Application granted granted Critical
Publication of JP4436280B2 publication Critical patent/JP4436280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、薄膜トランジスタ(TFT)に係り、ソース・ドレイン電極とゲート絶縁膜との接着力を向上させ、ゲート絶縁膜のピンホール不良による漏れ電流を防止できる有機薄膜トランジスタ(OTFT:Organic TFT;以下、OTFTという。)及びその製造方法に関する。
OTFTは、次世代ディスプレイ装置の駆動素子として活発な研究が進められている。OTFTは、半導体層としてシリコン膜を使用するシリコンTFTとは、構造的にほぼ同じ構造を有し、半導体層としてシリコン膜の代わりに有機膜を使用する点で違いがある。
OTFTは、半導体層として使われる有機膜の材料によって、オリゴチオフェン、ペンタセンのような低分子有機物TFTと、ポリチオフェン系のような高分子有機物TFTとに分類される。
一方、OTFTは、半導体層とのコンタクト位置により、半導体層の上部にソース・ドレイン電極が形成されるトップコンタクト構造と、半導体層の下部にソース・ドレイン電極が形成されるボトムコンタクト構造とに分けられる。ボトムコンタクト構造を有するOTFTは、トップコンタクト構造を有するOTFTに比べ、後続工程中に受ける損傷が少なくて工程が容易なので、OTFTは、主にボトムコンタクト構造が使われている。
図13は、従来のOTFTの断面構造を図示したものである。図13を参照すれば、基板100上にゲート電極110が形成され、ゲート110及び基板100上に有機膜でなるゲート絶縁膜120が形成されている。ゲート絶縁膜120のうち、前記ゲート110に対応する部分が露出されるように、前記ゲート絶縁膜120上にソース・ドレイン電極151,155が形成されている。
前記ゲート絶縁膜120の露出された部分とソース・ドレイン電極151,155上に、半導体層160が形成されている。前記ソース・ドレイン電極151,155は、それぞれ仕事関数調整用の電極物質層141,145と、前記電極物質層141,145とゲート絶縁膜120との接着力を強化させるための接着層131,135とを備える二重層構造を有する。
上述のボトムコンタクト構造を有するOTFTにおいて、ソース・ドレイン電極151,155として、仕事関数調整用の電極物質層141,145と、ゲート絶縁膜120との接着力強化用の接着層131,135との二重層構造を使用することにより、ソース・ドレイン電極151,155とゲート絶縁膜120との接着力を向上させている。
しかし、仕事関数が小さい接着層131,135からホール注入が発生してコンタクト抵抗特性が悪くなるという問題点があった。また、ゲート絶縁膜の有機膜にピンホール不良が発生するが、このようなピンホール不良を介してゲート漏れ電流が発生するという問題点があった。
本発明の目的は、ソース・ドレイン電極とゲート絶縁膜との接着力及びコンタクト抵抗特性を向上させることができるOTFT及びその製造方法を提供するところにある。
本発明の他の目的は、ゲート絶縁膜に発生したピンホール不良による漏れ電流を防止できるOTFT及びその製造方法を提供するところにある。
前記目的を達成するために、本発明は、薄膜トランジスタであって、基板上に形成されたゲート電極と、前記ゲート電極を含んだ基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成されたソース・ドレイン電極と、前記ソース・ドレイン電極の下及び前記ソース・ドレイン電極間のゲート絶縁膜上に形成されたグルー層と、前記ソース・ドレイン電極とグルー層上に形成された半導体層とを備えることを特徴とする。
前記ゲート絶縁膜は、ベンゾシクロブテン(BCB)、ポリイミド及びパリレンから選択される有機絶縁膜を備える。
前記グルー層のうち、ソース・ドレイン電極とコンタクトされる部分は、ソース・ドレイン電極とゲート絶縁膜との接着力を強化させる役割を行い、前記ソース/ドレーン間の部分は、ゲート漏れ電流を防止する役割を行う。前記グルー層は、前記ソース・ドレイン電極より低い仕事関数を有し、酸化が容易な金属の金属酸化膜を備える。前記グルー層は、Ti、Cr、Mo及びAlから選択される金属の金属酸化膜からなる。
前記ソース・ドレイン電極は、電極物質層と、前記電極物質層とゲート絶縁膜との間に介在された接着層とを備える。前記ソース・ドレイン電極の電極物質層は、Au、Ni、Pt、Pd、Os、Rh、Ru及びIrから選択される貴金属を含む。前記接着層は、Ti、Cr、Mo及びAlから選択される金属を備える。
前記ソース・ドレイン電極は、電極物質層を備え、前記電極物質層は、Au、Ni、Pt、Pd、Os、Rh、Ru及びIrから選択される貴金属を含む。
また、本発明は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極及び基板上に形成された絶縁膜と、前記絶縁膜上に形成されたソース・ドレイン電極と、前記ソース・ドレイン電極の下部及び前記ソース・ドレイン電極間の絶縁膜上に形成された半導体層とを含み、前記ソース・ドレイン電極は、貴金属から構成された電極物質層を備え、前記半導体層は、有機物半導体膜を備え、前記絶縁膜は、金属の金属酸化物を備え、TFTのゲート絶縁膜として作用すると共に、ソース・ドレイン電極との接着力強化のためのグルー層として作用するTFTを提供する。
また、本発明は、基板上にゲート電極を形成するステップと、前記ゲート電極及び基板上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上にグルー層とソース・ドレイン電極とを形成するステップと、前記ソース・ドレイン電極とソース・ドレイン電極との間のグルー層上に半導体層を形成するステップとを含むTFTの製造方法を提供する。
前記グルー層とソース・ドレイン電極とを形成する方法は、基板上に絶縁膜を形成するステップと、前記絶縁膜上にソース・ドレイン電極用の金属膜を蒸着するステップと、前記絶縁膜と金属膜とを一度のエッチング工程で同時にエッチングし、ソース・ドレイン電極と、前記ソース/ドレーン領域下部及びソース/ドレーン領域間のゲート絶縁膜上にグルー層とを形成するステップを含む。
前記絶縁膜を形成する方法は、金属膜を蒸着するステップと、前記金属膜を金属酸化膜に酸化させて絶縁膜を形成するステップとを含む。前記金属膜は、熱酸化処理またはプラズマ酸化処理を介して金属酸化膜に酸化される。
半導体層として有機半導体物質を使用するOTFTにおいて、ソース・ドレイン電極とゲート電極との間にグルー層を形成し、ソース・ドレイン電極とゲート電極との接着力を向上させてゲート漏れを防止できる。
以下、本発明の実施の形態に係る薄膜トランジスタ及びその製造方法の詳細を図面を参照して説明する。
図1は、本発明の実施の形態に係る薄膜トランジスタ(OTFT)の断面構造を図示した図面である。
図1に示すように、基板200上にゲート電極210が形成され、ゲート電極210と基板200上にゲート絶縁膜220が形成されている。また、ゲート絶縁膜220上にグルー層275が形成されている。このグルー層275におけるゲート電極210に対応する部分が露出されるように、グルー層275上にソース・ドレイン電極251,255が形成されている。そして、これらソース・ドレイン電極251,255とグルー層275上に、所定導電型、例えばp型の半導体層260が形成されている。
基板200としては、ガラス基板や、シリコン基板を使用することができる。また、基板200として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリフェニレンスルフィド(PPS)、ポリアリレート、ポリイミド、ポリカーボネート(PC)、セルローストリアセテート、セルロースアセテートプロピオネート(CAP)のようなプラスチック基板を使用することもある。
ゲート電極210は、MoW、Al、Cr、Al/Crのような導電性金属で形成できる。また、ゲート電極210は、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン(PEDOT)及びポリスチレンスルホン酸(PSS)のような導電性ポリマーで形成することもできる。
また、ゲート絶縁膜220は、BCB、ポリイミド及びパリレンのような有機絶縁膜で形成できる。
ソース・ドレイン電極251,255は、それぞれ貴金属から構成された電極物質層241,245と、これら電極物質層241,245とゲート絶縁膜220との接着力を向上させるための接着層231,235とを備える。
電極物質層241,245は、Au、Pd、Pt、Ni、Rh、Ru、Ir及びOsから選択される一つ以上の貴金属を含んでなる。
接着層231,235は、電極物質層241,245を構成する貴金属よりは仕事関数が小さく、かつ金属酸化物の形成が容易な金属、例えばTi、Cr、Al、Moから選択される金属を使用する。
半導体層260は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボキシジイミド及びその誘導体、ペリレンテトラカルボン酸ニ無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフルオレン及びその誘導体、ポリチオフェンビニレン及びその誘導体から選択される膜を含む。
グルー層275は、ソース・ドレイン電極251,255とゲート絶縁膜220との接着力を向上させ、またゲート絶縁膜220に発生したピンホール不良によりゲート漏れ電流が流れることを防止する役割を行う。すなわち、グルー層275のうち、ソース・ドレイン電極251,255と接触する部分は、ソース・ドレイン電極251,255とゲート絶縁膜220との接着力を強化させる機能を有する。一方、グルー層275のうち、ソース・ドレイン電極251,255間の露出された部分、すなわちゲート電極210に対応する部分は、ゲート絶縁膜のピンホール不良によるゲート電極210の漏れ電流を防止する機能を有する。
前記グルー層275は、前記ソース・ドレイン電極251,255を構成する電極物質層241,245の貴金属より仕事関数が小さく、かつ酸化物の形成が容易な金属の金属酸化物から構成される。すなわち、前記グルー層275は、前記ソース・ドレイン電極251,255の接着層231,235を構成する金属、例えばNi、Cr、Al及びMoから選択される金属の金属酸化物から構成される。
図2ないし図4は、本発明の実施の形態に係る薄膜トランジスタ(OTFT)の製造方法を説明するための工程を示した図面である。
図2を参照すれば、ガラス、シリコンまたはプラスチックのような基板200上に導電性金属膜または導電性ポリマーのようなゲート電極物質を蒸着した後でパターニングし、ゲート電極210を形成する。ゲート電極210と基板200上に、BCB、ポリイミド、PVPまたはパリレンのような有機絶縁膜を蒸着してゲート絶縁膜220を形成する。
ゲート絶縁膜220上に反応性スパッタリング法を利用し、絶縁膜である金属酸化膜273を蒸着する。前記絶縁膜273は、ソース・ドレイン電極251,255として使われる貴金属よりは仕事関数が小さく、かつ酸化物の形成が容易な金属の金属酸化物から構成される。例えばTi、Cr、Al及びMoから選択される金属の金属酸化物から構成される。
図3を参照すれば、ソース・ドレイン電極251,255の下部及びそれらの間にだけ残るように前記絶縁膜273をパターニングし、接着力向上及びゲート漏れ電流防止用のグルー層275を形成する。
図4を参照すれば、基板上にゲート絶縁膜220との接着力を向上させるための第1金属膜を蒸着した後、仕事関数調整のための貴金属からなる第2金属膜を順次蒸着する。次に、前記第1金属膜と第2金属膜とをパターニングし、接着層231と電極物質層241とを備えるソース電極251と、接着層235と電極物質層245とを備えるドレーン電極255とをそれぞれ形成する。
前記ソース・ドレイン電極251,255用の電極物質層241,245は、Au、Ni、Pt、Pd、Ru、Rh、Ir、Osから選択される貴金属を含み、接着層231,235は、前記電極物質層241,245よりは仕事関数が小さく、かつ酸化物形成が容易な金属として、Ti、Cr、Al、Moから選択される金属の金属酸化膜を含む。
次に、有機半導体物質を基板上に蒸着し、図1に図示されたようにソース・ドレイン電極251,255とグルー層275上に半導体層260を形成する。このとき、前記半導体層260は、基板全面上に形成されるか、または有機半導体物質を基板上に蒸着した後でパターニングすることも可能である。
前記ソース・ドレイン電極251,255は、ゲート絶縁膜220と接触される部分にグルー層275が存在し、ゲート絶縁膜220との接着力がさらに向上し、前記ソース・ドレイン電極251,255間の半導体層260とゲート絶縁膜220との間に介在されたグルー層275により、ゲート絶縁膜220の有機絶縁膜に発生したピンホール不良によりゲート漏れ電流が流れることが防止される。
図5ないし図7は、本発明の実施の形態に係る薄膜トランジスタ(OTFT)の製造方法を説明するための工程断面図を示している。
図5ないし図7に図示されたOTFTの製造方法は、図2ないし図4に図示されたOTFTの製造方法と、グルー層275を形成する方法だけが異なる。
図5を参照すれば、ガラス、シリコンまたはプラスチックのような基板200上にゲート電極物質を蒸着した後でパターニングし、ゲート電極210を形成する。ゲート電極210と基板200上に有機絶縁膜を蒸着し、ゲート絶縁膜220を形成する。
ゲート絶縁膜220上に金属膜270を形成する。前記金属膜270は、ソース・ドレイン電極251,255として使われる貴金属よりは仕事関数が小さく、かつ酸化物の形成が容易な金属膜、例えばTi、Cr、Al及びMoから選択される金属膜を備える。
図6を参照すれば、前記金属膜270を酸化させ、金属酸化物からなる絶縁膜273を形成する。前記金属膜270を金属酸化膜273に酸化させる方法としては、ファーネス(furnace)でO雰囲気下で熱酸化させる方法、またはOまたはOプラズマを利用したプラズマ酸化処理法を利用することもできる。
図7を参照すれば、前記絶縁膜273をパターニングし、後続工程で形成されるソース・ドレイン電極251,255の下部及びそれらの間にだけ残るように、ゲート絶縁膜220上にグルー層275を形成する。
図8を参照すれば、基板上に接着力向上のための第1金属膜と、貴金属からなる仕事関数調整用の第2金属膜とを順次蒸着した後でパターニングし、接着層231と電極物質層241とを備えるソース電極251と、接着層235と電極物質層245とを備えるドレーン電極255とを形成する。
次に、図1に図示されたように、ソース・ドレイン電極251,255及びそれらの間のグルー層275上に半導体層260を形成してOTFTを製造する。
本発明の実施の形態によるOTFTを製造する方法は、図2ないし図4、及び図5ないし図8に図示されたように、絶縁膜273を1つのマスクを利用して写真エッチングしてグルー層275を形成し、次にソース・ドレイン電極251,255用の第1金属膜と第2金属膜とを順次蒸着した後、他のマスクを利用して写真エッチングし、ソース・ドレイン電極251,255を形成するわけで、二回のエッチング工程を経た。
しかし、他の例として、絶縁膜273と、ソース・ドレイン電極用の第1金属膜と第2金属膜とを順次蒸着した後、ハーフトーンマスクを利用し、一回のエッチング工程でグルー層275とソース・ドレイン電極251,255とを同時に形成することもできる。
図9は、本発明の他の実施の形態によるOTFTの断面構造を図示した図面である。本発明の他の実施の形態によるOTFTは、図1に図示された一実施形態によるOTFTの断面構造と同一である。ただし、一実施形態では、ソース・ドレイン電極251,255が接着層231,235と電極物質層241,245とを備えるが、他の実施形態では、ソース・ドレイン電極が仕事関数調整のための貴金属から構成された電極物質層だけを備えるという点においてのみ異なる。
図9を参照すれば、基板300上にゲート電極310が形成され、ゲート電極310と基板300上にゲート絶縁膜320が形成される。ゲート絶縁膜320上にグルー層375が形成され、前記グルー層375のうち、ゲート電極310に対応する部分が露出されるように前記グルー層375上にソース・ドレイン電極351,355が形成される。前記ソース・ドレイン電極351,355と前記グルー層375上に半導体層360が形成される。
前記基板300は、ガラス基板であるか、またはシリコン基板を使用することもできる。また、前記基板300として、PET、PEN、PES、ポリエーテルイミド、PPS、ポリアリレート、ポリイミド、PC、セルローストリアセテート、CAPのようなプラスチック基板を使用することも可能である。
前記ゲート電極310は、MoW、Al、Cr、Al/Crのような導電性金属を使用するか、または導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、PEDOT及びPSSのような導電性ポリマーが使われる。
前記ゲート絶縁膜320は、BCB、ポリイミド及びパリレンのような有機絶縁膜を備える。前記ソース・ドレイン電極351,355は、それぞれ単一の電極物質層から構成される。前記ソース・ドレイン電極351,355のための電極物質層は、Au、Pd、Pt、Ni、Rh、Ru、Ir及びOsから選択される貴金属を備える。
前記半導体層360は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボキシジイミド及びその誘導体、ペリレンテトラカルボン酸ニ無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフルオレン及びその誘導体、ポリチオフェンビニレン及びその誘導体から選択される膜を含む。
グルー層375のうち、前記ソース・ドレイン電極351,355と接触される部分は、ソース・ドレイン電極351,355とゲート絶縁膜320との接着力を強化させる機能を有する。また、グルー層375のうち、ソース・ドレイン電極351,355間の半導体層360とゲート絶縁膜320との間に介在された部分は、ゲート絶縁膜320のピンホール不良によるゲート電極310の漏れ電流を防止する機能を有する。
図10ないし図12は、本発明の他の実施の形態に係る薄膜トランジスタ(OTFT)の製造方法を説明するための工程図を図示した図面である。
図10を参照すれば、ガラス、シリコンまたはプラスチックのような基板300上に導電性金属膜または導電性ポリマーのようなゲート電極物質を蒸着した後でパターニングし、ゲート電極310を形成する。ゲート電極310と基板300上にBCB、ポリイミド、PVPまたはパリレンのような有機絶縁膜を蒸着し、ゲート絶縁膜320を形成する。
ゲート絶縁膜320上に反応性スパッタリング法を利用して絶縁膜373を蒸着する。前記絶縁膜373は、ソース・ドレイン電極351,355として使われる貴金属よりは仕事関数が小さく、かつ酸化物の形成が容易な金属の金属酸化物から構成される。前記絶縁膜373は、Ti、Cr、Al及びMoから選択される金属の酸化物を備える。
図11を参照すれば、ソース・ドレイン電極351,355の下部及びそれらの間にだけ残るように前記絶縁膜373をパターニングし、前記ゲート絶縁膜320上にグルー層375を形成する。
図12を参照すれば、基板上に仕事関数調整用の電極物質層を蒸着した後でパターニングし、ソース・ドレイン電極351,355を形成する。前記ソース・ドレイン電極351,355の電極物質層は、Au、Pt、Ni、Pd、Ru、Rh、Ir及びOsから選択される貴金属からなる金属膜を備える。
次に、基板上に有機半導体膜を蒸着した後でパターニングし、図9に図示されたようにソース・ドレイン電極351,355とグルー層375上に半導体層360を形成する。
前記ソース・ドレイン電極351,355とゲート絶縁膜320との間に介在されたグルー層375は、ゲート絶縁膜320の有機膜と、ソース・ドレイン電極351,355の貴金属層との接着力を向上させる。そして、前記ソース・ドレイン電極351,355間の半導体層360とゲート絶縁膜320との間に介在されたグルー層375は、ゲート絶縁膜320の有機絶縁膜に発生したピンホール不良によるゲート漏れ電流が流れることを防止する。
また、本発明の他の実施の形態によるOTFTでは、貴金属層を備えるソース・ドレイン電極351,355とゲート絶縁膜320とをグルー層375により接着させることにより、仕事関数が小さい接着層からのホール注入が発生しないので、コンタクト抵抗の特性低下を防止できる。
本発明の他の実施の形態によるOTFTの製造方法では、接着力強化及び漏れ電流防止用のグルー層375をパターニングし、次に貴金属を蒸着した後でパターニングし、ソース・ドレイン電極351,355を形成するわけで、二回の写真エッチング工程を行った。
しかし、他の例として、絶縁膜373と貴金属層とを順次蒸着した後、ハーフトーンマスクを利用し、一回の写真エッチング工程で絶縁膜373と貴金属層とを同時にエッチングし、グルー層375とソース・ドレイン電極351,355とを同時に形成することもできる。
また、本発明の他の実施の形態によるTFTも、図1ないし図8に示した実施の形態と同様に、金属膜を蒸着した後、前記金属膜を熱酸化またはプラズマ酸化処理法を介して金属酸化膜に酸化させてパターニングし、グルー層を形成することもできる。
上記実施の形態では、ゲート絶縁膜がBCB、ポリイミド、パリレンのような有機絶縁膜を備えることを例示したが、シリコン窒化膜(Si)、シリコン酸化膜(SiO)、酸化アルミニウム(Al)のような無機絶縁膜、またはTa、Y、TiO、BZT(Barium Zirconate Titanate)、PZT(Pb(Zr,Ti)O)のような高い誘電率を有する無期絶縁膜を備えることもできる。また、ゲート絶縁膜は、無機絶縁膜及び有機絶縁膜から選択される絶縁膜を単一または積層構造から形成できる。
また、グルー層は、Ti、Cr、Al、Moのような金属の金属酸化膜の代わりにTiN、TiAlNのような金属窒化物を備えることもできる。
本発明の実施の形態では、ゲート絶縁膜が形成され、さらに接着力強化及び漏れ電流防止用の絶縁膜を形成する構造を例示したが、他の実施の形態としてグルー層をゲート電極を含んだ基板全面に形成することにより、ゲート絶縁膜の役割を行うだけではなく、ソース・ドレイン電極との接着力を強化させ、またゲート漏れ電流を防止する役割を行うようにすることも可能である。
このとき、グルー層は、前記ソース・ドレイン電極の接着層と同一物質から構成されるが望ましい。従って、前記グルー層は、ソース・ドレイン電極の電極物質層を備える貴金属よりは仕事関数が小さく、かつ酸化が容易な金属、例えばTi、Cr、Al、Moのような金属の酸化膜を備えることが望ましい。
本発明の実施の形態では、グルー層を構成する絶縁膜がソース・ドレイン電極を構成する接着層の金属の金属酸化物から選択されることを例示したが、ソース・ドレイン電極とゲート絶縁膜との接着力を向上させ、ゲート絶縁膜のピンホール不良による漏れ電流を防止できる絶縁膜ならば、いずれも使用可能である。
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
本発明のTFT及びその製造方法は、例えばディプレイ装置に効果的に適用可能である。
本発明の一実施の形態に係るTFTの断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための工程断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための工程断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための工程断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための他の工程断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための他の工程断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための他の工程断面図である。 本発明の一実施の形態に係るTFTの製造方法を説明するための他の工程断面図である。 発明の他の実施の形態に係るTFTの断面構造図である。 本発明の他の実施の形態に係るTFTの製造方法を説明するための工程断面図である。 本発明の他の実施の形態に係るTFTの製造方法を説明するための工程断面図である。 本発明の他の実施の形態によるTFTの製造方法を説明するための工程断面図である。 従来のTFTの断面構造図である。
符号の説明
200 基板
210 ゲート電極
220ゲート絶縁膜
231,235 接着層
241,245 電極物質層
251,255 ソース・ドレイン電極
260 半導体層
275 グルー層

Claims (12)

  1. 基板上に形成されたゲート電極と、
    前記ゲート電極を含んだ基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の上に形成されたソース・ドレイン電極と、
    前記ゲート絶縁膜上で、且つ前記ソース・ドレイン電極の下及び前記ソース・ドレイン電極間に形成されたグルー層と、
    前記ソース・ドレイン電極と前記グルー層の上に形成された有機半導体層とを備え、
    前記ソース・ドレイン電極は、貴金属から構成された電極物質層、該電極物質層と前記グルー層との間に介在し、Ti、Cr、Mo及びAlから選択される金属から構成された接着層とを備え
    前記グルー層は、Ti、Cr、Mo及びAlから選択される金属の酸化膜から構成されることを特徴とする薄膜トランジスタ。
  2. 前記ゲート絶縁膜は、BCB、ポリイミド及びパリレンから選択される有機絶縁物を含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記グルー層における、前記ソース・ドレイン電極に接触される部分は、ソース・ドレイン電極とゲート絶縁膜とを接着すると共に、前記ソース・ドレイン電極間の部分は、ゲート漏れ電流を防止することを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 前記電極物質層は、Au、Ni、Pt、Pd、Os、Rh、Ru及びIrから選択される貴金属を含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  5. 基板と、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極及び前記基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたソース・ドレイン電極と、
    前記ソース・ドレイン電極の下及び前記ソース・ドレイン電極間の前記ゲート絶縁膜上に形成された有機半導体層とを備え
    前記ソース・ドレイン電極は、貴金属から構成された電極物質層、該電極物質層と前記ゲート絶縁膜との間に介在し、Ti、Cr、Mo及びAlから選択される金属から構成された接着層を備え、
    前記ゲート絶縁膜は、Ti、Cr、Mo及びAlから選択される金属の酸化膜を備え、前記ゲート絶縁膜と前記ソース・ドレイン電極とを接着するグルー層として機能することを特徴とする薄膜トランジスタ。
  6. 前記金属の酸化膜は、前記接着層を構成する金属の金属酸化物であることを特徴とする請求項に記載の薄膜トランジスタ。
  7. 前記電極物質層は、Au、Ni、Pt、Pd、Os、Rh、Ru及びIrから選択される貴金属を含むことを特徴とする請求項に記載の薄膜トランジスタ。
  8. 基板上にゲート電極を形成する工程と、
    前記ゲート電極及び前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にグルー層と、貴金属から構成された電極物質層、該電極物質層と前記グルー層との間に介在し、Al、Ti、Cr、Moから選択される金属から構成される接着層を備えるソース・ドレイン電極とを形成する工程と、
    前記ソース・ドレイン電極同士の間の前記グルー層上に有機半導体層を形成する工程と、
    を備え
    前記グルー層は、Ti、Cr、Mo及びAlから選択される金属の酸化膜から構成されることを特徴とする薄膜トランジスタの製造方法。
  9. 前記グルー層と前記ソース・ドレイン電極とを形成する工程は、
    前記ゲート絶縁膜上に絶縁膜を形成し、前記絶縁膜上にソース・ドレイン電極用の金属膜を蒸着し、前記絶縁膜と金属膜とをエッチングして、前記ソース・ドレイン電極と、前記ソース・ドレイン電極下部及び前記ソース・ドレイン電極間のゲート絶縁膜上に前記グルー層とを形成することを特徴とする請求項8に記載の有機薄膜トランジスタの製造方法。
  10. 前記絶縁膜を形成する方法は、
    金属膜を蒸着する工程と、
    前記金属膜を金属酸化膜に酸化させて絶縁膜を形成する工程と、
    を含むことを特徴とする請求項に記載の薄膜トランジスタの製造方法。
  11. 前記金属膜は、熱酸化処理またはプラズマ酸化処理を介して金属酸化膜に酸化されることを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
  12. 前記絶縁膜と金属膜は、それぞれのマスクを利用して順次にエッチングされるか、またはハーフトーンマスクを利用した一度のエッチング工程で、同時にエッチングされることを特徴とする請求項に記載の有機薄膜トランジスタの製造方法。
JP2005172358A 2004-08-07 2005-06-13 薄膜トランジスタ及びその製造方法 Active JP4436280B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062234A KR100615237B1 (ko) 2004-08-07 2004-08-07 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
JP2006049836A JP2006049836A (ja) 2006-02-16
JP4436280B2 true JP4436280B2 (ja) 2010-03-24

Family

ID=36080786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172358A Active JP4436280B2 (ja) 2004-08-07 2005-06-13 薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US7348593B2 (ja)
JP (1) JP4436280B2 (ja)
KR (1) KR100615237B1 (ja)
CN (1) CN100573954C (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909100B1 (ko) * 2003-09-24 2009-07-23 세이코 엡슨 가부시키가이샤 액체 분사 헤드와 그 제조 방법 및 액체 분사 장치
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
US7560735B2 (en) * 2005-04-22 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, organic transistor, light-emitting device, and electronic device
US20070027915A1 (en) * 2005-07-29 2007-02-01 Morris Robert P Method and system for processing a workflow using a publish-subscribe protocol
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
KR100723289B1 (ko) * 2005-12-07 2007-05-30 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
WO2007099689A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
TWI345835B (en) * 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100867924B1 (ko) * 2007-03-07 2008-11-10 삼성에스디아이 주식회사 도너기판, 그의 제조방법 및 유기전계발광소자
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101884108B (zh) * 2007-10-01 2012-09-19 罗姆股份有限公司 有机半导体装置
PT103998B (pt) * 2008-03-20 2011-03-10 Univ Nova De Lisboa Dispositivos electrónicos e optoelectrónicos de efeito de campo compreendendo camadas de fibras naturais, sintéticas ou mistas e respectivo processo de fabrico
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
JP5135073B2 (ja) * 2008-06-18 2013-01-30 出光興産株式会社 有機薄膜トランジスタ
CN101609838B (zh) * 2008-06-20 2011-12-07 群康科技(深圳)有限公司 有机发光二极管显示装置及其制造方法
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101035661B1 (ko) * 2010-02-24 2011-05-23 서울대학교산학협력단 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
US9123691B2 (en) 2012-01-19 2015-09-01 E Ink Holdings Inc. Thin-film transistor and method for manufacturing the same
WO2015033600A1 (ja) * 2013-09-06 2015-03-12 独立行政法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
CN104752515B (zh) * 2013-12-27 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制造方法
US9711402B1 (en) * 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
US10697287B2 (en) 2016-08-30 2020-06-30 Exxonmobil Upstream Research Company Plunger lift monitoring via a downhole wireless network field

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100428002B1 (ko) * 2001-08-23 2004-04-30 (주)그라쎌 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
US7102154B2 (en) * 2002-02-08 2006-09-05 Dai Nippon Printing Co. Ltd Organic semiconductor structure, process for producing the same, and organic semiconductor device
KR100538542B1 (ko) * 2003-01-21 2005-12-22 재단법인서울대학교산학협력재단 유기 박막 트랜지스터 및 그의 제조방법
KR101146208B1 (ko) 2003-11-14 2012-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제조 방법
KR100922800B1 (ko) 2005-05-27 2009-10-21 엘지디스플레이 주식회사 하프톤 마스크와 그 제조방법 및 이를 이용한 표시장치의 제조방법

Also Published As

Publication number Publication date
KR20060013598A (ko) 2006-02-13
KR100615237B1 (ko) 2006-08-25
CN100573954C (zh) 2009-12-23
CN1738070A (zh) 2006-02-22
JP2006049836A (ja) 2006-02-16
US7348593B2 (en) 2008-03-25
US20060027805A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
JP4436280B2 (ja) 薄膜トランジスタ及びその製造方法
US7902602B2 (en) Organic thin film transistor with stacked organic and inorganic layers
KR100647710B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
US7288818B2 (en) Organic thin film transistor with low gate overlap capacitance and flat panel display including the same
JP4384623B2 (ja) 有機薄膜トランジスタ、その製造方法、及びそれを具備した平板表示装置
US7919778B2 (en) Making organic thin film transistor array panels
JP4503544B2 (ja) 有機薄膜のパターニング方法、それを利用した有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
US20090134387A1 (en) Cmos semiconductor device
JP2008258608A (ja) 両極性トランジスタ設計
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
JP4638840B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US7777220B2 (en) Organic thin film transistor array panel
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP5272280B2 (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
JP2003249656A (ja) 有機薄膜トランジスタ素子とその製造方法
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
JP4984458B2 (ja) 半導体装置
JP2008010676A (ja) 有機薄膜トランジスタ
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
JP2009224689A (ja) 有機トランジスタ及びその製造方法
JP2015056570A (ja) 有機装置
KR20090037109A (ko) 유기 박막 트랜지스터 및 그의 제조 방법
JP2008066697A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタを備えた表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090617

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091225

R150 Certificate of patent or registration of utility model

Ref document number: 4436280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250