KR20060013598A - 박막 트랜지스터 및 그의 제조방법 - Google Patents

박막 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR20060013598A
KR20060013598A KR1020040062234A KR20040062234A KR20060013598A KR 20060013598 A KR20060013598 A KR 20060013598A KR 1020040062234 A KR1020040062234 A KR 1020040062234A KR 20040062234 A KR20040062234 A KR 20040062234A KR 20060013598 A KR20060013598 A KR 20060013598A
Authority
KR
South Korea
Prior art keywords
source
layer
metal
insulating film
electrode
Prior art date
Application number
KR1020040062234A
Other languages
English (en)
Other versions
KR100615237B1 (ko
Inventor
구재본
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040062234A priority Critical patent/KR100615237B1/ko
Priority to JP2005172358A priority patent/JP4436280B2/ja
Priority to US11/193,474 priority patent/US7348593B2/en
Priority to CNB2005101038030A priority patent/CN100573954C/zh
Publication of KR20060013598A publication Critical patent/KR20060013598A/ko
Application granted granted Critical
Publication of KR100615237B1 publication Critical patent/KR100615237B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 게이트 절연막중 소오스/드레인 전극 및 게이트전극에 대응하는 부분에 글루층을 형성하여 소오스/드레인 전극과 게이트 절연막간의 접착력을 향상시키고 게이트 절연막의 핀홀에 따른 누설전류를 방지할 수 있는 유기 박막 트랜지스터 및 그의 제조방법을 개시한다.
본 발명의 유기 박막 트랜지스터는 기판상에 형성된 게이트전극과; 상기 게이트전극을 포함한 기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상부에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극 하부 그리고 상기 소오스/드레인 전극사이의 게이트 절연막상에 형성된 글루층을 구비한다.
상기 글루층중 소오스/드레인 전극과 콘택되는 부분은 소오스/드레인 전극과 게이트 절연막의 접착력을 증가시켜주는 역할을 하고, 상기 소오스/드레인 사이의 부분은 게이트 누설전류를 방지하는 역할을 한다. 상기 글루층은 상기 소오스/드레인 전극보다 낮은 일함수를 갖으며 산화가 용이한 금속의 금속산화막을 구비한다. 상기 글루층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속의 금속산화막으로 된다.

Description

박막 트랜지스터 및 그의 제조방법{TFT and Method for fabricating the same}
도 1은 종래의 박막 트랜지스터의 단면구조도,
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 단면도,
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도,
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 다른 공정단면도,
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 단면구조도,
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도,
* 도면의 주요 부분에 대한 부호의 설명 *
200, 300 : 기판 210, 310 : 게이트 전극
220, 320 : 게이트 절연막 231, 235 : 접착층
241, 245 : 금속층 260, 360 : 반도체층
251/ 255, 351/355 : 소오스/드레인전극
270 : 금속막 273, 373 : 금속산화막
275, 375 : 글루층
본 발명은 박막 트랜지스터에 관한 것으로서, 소오스/드레인 전극과 게이트 절연막간의 접착력을 향상시키고 게이트 절연막의 핀홀불량에 누설전류를 방지할 수 있는 유기 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도체층으로 실리콘막을 사용하는 실리콘 박막 트랜지스터와는 구조적으로 거의 동일한 구조를 갖으며, 반도체층으로 실리콘막 대신에 유기막을 사용하는 것이 다르다.
유기 박막 트랜지스터는 반도체층으로 사용되는 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물과 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물로 분류된다.
한편, 유기 박막 트랜지스터는 반도체층과의 콘택위치에 따라, 반도체층상부에 소오스/드레인 전극이 형성되는 탑 콘택(top-contact) 구조와 반도체층하부에 소오스/드레인 전극이 형성되는 바텀 콘택(bottom-contact) 구조로 나뉘어진다. 바텀콘택구조를 갖는 유기 박막 트랜지스터는 탑콘택구조를 갖는 유기 박막 트랜지스터에 비하여 후속공정중에 받는 손상이 적고 공정이 용이하므로, 유기박막 트랜지 스터는 주로 바텀콘택구조가 사용되고 있다.
도 1은 종래의 유기박막 트랜지스터의 단면구조를 도시한 것이다.
도 1을 참조하면, 기판(100)상에 게이트전극(110)이 형성되고, 상기 게이트(110) 및 기판(100)상에 게이트 절연막(120)을 형성한다. 게이트 절연막(120)중 상기 게이트(110)에 대응하는 부분이 노출되도록, 상기 게이트 절연막(120)상에 소오스/드레인 전극(151), (155)을 형성한다.
상기 게이트 절연막의 노출된 부분과 소오스/드레인 전극(151), (155)상에 반도체층을 형성한다. 상기 소오스/드레인 전극(151), (155)은 각각 일함수조정용 전극물질층(141), (145)과 상기 전극물질층(141), (145)과 게이트 절연막(120)간의 접착력을 증가시켜 주기위한 접착층(131), (135)을 구비하는 이중층(double-layered) 구조를 갖는다.
상기한 바와같이 바텀콘택 구조를 갖는 유기 박막 트랜지스터에 있어서, 소오스/드레인전극으로 일함수 조정용 전극물질층(141), (145)과 게이트 절연막(120)과의 접착력 증가용 접착층(131), (135)의 이중층구조를 사용하므로써, 소오스/드레인 전극(151), (155)과 게이트 절연막(120)간의 접착력을 향상시킬 수 있었다.
그러나, 일함수가 낮은 접착층(131), (135)으로부터 홀주입(hole injection)이 발생하여 콘택저항 특성이 나빠지는 문제점이 있었다. 또한, 게이트 절연막인 유기막에 핀홀불량이 발생되는데, 이러한 핀홀불량을 통해 게이트 누설전류가 발생되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 소오스/드레인 전극과 게이트 절연막간의 접착력 및 콘택저항특성을 향상시킬 수 있는 유기 박막 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 게이트 절연막에 발생된 핀홀불량에 의한 누설전류를 방지할 수 있는 유기박막 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 기판상에 형성된 게이트전극과; 상기 게이트전극을 포함한 기판상에 형성된 게이트 절연막과; 상기 게이트 절연막상부에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극 하부 그리고 상기 소오스/드레인 전극사이의 게이트 절연막상에 형성된 글루층을 구비하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
상기 게이트 절연막은 BCB, 폴리이미드, PVP 및 파릴렌으로부터 선택되는 유기절연막을 구비한다.
상기 글루층중 소오스/드레인 전극과 콘택되는 부분은 소오스/드레인 전극과 게이트 절연막의 접착력을 증가시켜주는 역할을 하고, 상기 소오스/드레인 사이의 부분은 게이트 누설전류를 방지하는 역할을 한다. 상기 글루층은 상기 소오스/드레인 전극보다 낮은 일함수를 갖으며 산화가 용이한 금속의 금속산화막을 구비한다. 상기 글루층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속의 금속산화막으로 된다.
상기 소오스/드레인 전극은 전극물질층과; 상기 전극물질층과 게이트 절연막 사이에 개재된 접착층을 구비한다. 상기 소오스/드레인 전극의 전극물질층은 Au, Ni, Pt, Pd, Os, Rh, Ru 및 Ir 로부터 선택되는 노블메탈을 포함한다. 상기 접착층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속을 구비한다.
상기 소오스/드레인 전극은 전극물질층을 구비하며, 상기 전극물질층은 Au, Ni, Pt, Pd, Os, Rh, Ru 및 Ir 로부터 선택되는 노블메탈을 포함한다.
또한, 본 발명은 기판과; 상기 기판상에 형성된 게이트전극과; 상기 게이트전극 및 기판상에 형성된 절연막과; 상기 절연막상에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극상부 및 상기 소오스/드레인 전극사이의 절연막상에 형성된 반도체층을 포함하며, 상기 소오스/드레인 전극은 노블메탈로 구성된 전극물질층을 구비하고, 상기 반도체층은 유기물 반도체막을 구비하며, 상기 절연막은 금속의 금속산화물을 구비하여, 박막 트랜지스터의 게이트 절연막으로 작용함과 동시에 소오스/드레인 전극과의 접착력증가를 위한 글루층으로 작용하는 박막 트랜지스터를 제공한다.
또한, 본 발명은 기판상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 및 기판상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막상에 글루층과 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극과 소오스/드레인 전극사이의 글루층상에 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
상기 글루층과 소오스/드레인 전극을 형성하는 방법은 기판상에 절연막을 형성하는 단계와; 상기 절연막상에 소오스/드레인 전극용 금속막을 증착하는 단계와; 상기 절연막과 금속막을 한번의 식각공정으로 동시에 식각하여 소오스/드레인 전극과, 상기 소오스/드레인 영역하부 및 소오스/드레인 영역사이의 게이트 절연막상에 글루층을 형성하는 단계를 포함한다.
상기 절연막을 형성하는 방법은 금속막을 증착하는 단계와; 상기 금속막을 금속산화막으로 산화시켜 절연막을 형성하는 단계를 포함한다. 상기 금속막은 열산화처리 또는 플라즈마 산화처리를 통해 금속산화막으로 산화된다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 유기 박막트랜지스터의 단면구조를 도시한 것이다.
도 2를 참조하면, 기판(200)상에 게이트전극(210)이 형성되고, 게이트 전극(210)과 기판(200)상에 게이트 절연막(220)이 형성된다. 게이트 절연막(220)상에 글루층(glue layer, 275)이 형성되고, 상기 글루층(275)중 게이트 전극(210)에 대응하는 부분이 노출되도록, 상기 글루층(275)상에 소오스/드레인 전극(251), (255)이 형성된다. 상기 소오스/드레인 전극(251), (255)과 상기 글루층(275)의 노출된 부분상에 소정 도전형, 예를 들어 p형 반도체층(260)이 형성된다.
상기 기판(200)은 유리기판이거나 실리콘 기판을 사용할 수도 있다. 또한, 상기 기판(200)으로 폴리에틸렌 테리프탈레이트(polyethylene terephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에테르 술폰(polyether sulfone: PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide : PPS), 폴리아릴레이트(polyallyate), 폴리이미드 (polyimide), 폴리카아보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(CAP: cellulose acetate propionate) 등과 같은 플라스틱 기판을 사용할 수도 있다.
상기 게이트전극(210)은 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속을 구비한다. 또한, 게이트 전극(210)은 도전성 폴리아닐린(polyaniline), 도전성 폴리피롤(poly pirrole), 도전성 폴리티오펜(poly thiophene), 폴리에틸렌 디옥시티오펜(PEDOT: polyethylene dioxythiophene) 및 폴리스티렌 술폰산(PSS) 등과 같은 도전성 폴리머를 구비할 수도 있다.
상기 게이트절연막(220)은 BCB, 폴리이미드, PVP(polyvinylphenol) 및 파릴렌(parylene) 등과 같은 유기절연막을 구비한다.
상기 소오스/드레인 전극(251), (255)은 각각 노블메탈로 구성된 전극물질층(241), (245)와, 상기 전극물질층(241), (245)과 게이트 절연막(220)과의 접착력을 향상시켜 주기 위한 접착층(231), (235)을 구비한다.
상기 전극물질층(241), (245)은 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir) 및 오스뮴(Os) 으로부터 선택되는 하나이상의 노블금속을 구비한다.
상기 접착층(231), (235)은 상기 전극물질층을 구성하는 노블금속보다는 일함수가 작고 금속산화물의 형성이 용이한 금속, 예를 들어 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 으로부터 선택되는 금속을 사용한다.
상기 반도체층(260)은 펜타센(pentacene), 테트라센(tetracene), 안트라센 (anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체로부터 선택되는 막을 포함한다.
상기 글루층(275)은 소오스/드레인 전극(251), (255)과 게이트 절연막(220)과의 접착력을 향상시켜 주고, 또한 게이트 절연막(220)에 발생된 핀홀불량에 의해 게이트 누설전류가 흐르는 것을 방지하는 역할을 한다. 즉, 상기 글루층(275)중 상기 소오스/드레인 전극(251), (255)과 접촉되는 부분은 소오스/드레인 전극(251), (255)과 게이트 절연막(220)간의 접착력을 증대시켜 주는 역할을 한다. 한편, 상기 글루층(275)중 소오스/드레인 전극(251), (255)사이의 노출된 부분 즉, 게이트 전극(210)에 대응하는 부분은 게이트 절연막의 핀홀불량에 의한 게이트전극(210)의 누설전류를 방지하는 역할을 한다.
상기 글루층(275)은 상기 소오스/드레인 전극(251), (255)을 구성하는 전극물질층(241), (245)의 노블메탈보다 일함수가 낮고 산화물의 형성이 용이한 금속의 금속산화물로 구성된다. 즉, 상기 글루층(275)은 상기 소오스/드레인 전극(251), (255)의 접착층(231), (235)을 구성하는 금속, 예를 들어 Ni, Cr, Al 및 Mo 로부터 선택되는 금속의 금속산화물로 구성된다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제 조방법을 설명하기 위한 공정도를 도시한 것이다.
도 3a를 참조하면, 유리, 실리콘 또는 플라스틱 등과 같은 기판(200)상에 도전성 금속막 또는 도전성 폴리머 등과 같은 게이트전극물질을 증착한 다음 패터닝하여 게이트전극(210)을 형성한다. 게이트전극(210)과 기판(200)상에 BCB, 폴리이미드, 또는 파릴렌 등과 같은 유기 절연막을 증착하여 게이트 절연막(220)을 형성한다.
게이트 절연막(220)상에 반응성 스퍼터링방법(reactive sputtering)을 이용하여 절연막인 금속산화막(273)을 증착한다. 상기 절연막(273)은 소오스/드레인 전극(251), (255)으로 사용되는 노블메탈보다는 일함수가 작고 산화물의 형성이 용이한 금속의 금속산화물로 구성된다. 예를 들어 티타늄(Ti), 크롬(Cr), 알루미늄(Al) 및 몰리브덴(Mo) 으로부터 선택되는 금속의 금속산화물로 구성된다.
도 3b를 참조하면, 소오스/드레인전극(251), (255) 하부 및 이들사이에만 남도록 상기 절연막(273)을 패터닝하여, 접착력향상 및 게이트 누설전류 방지용 글루층(275)을 형성한다.
도 3c를 참조하면, 기판상에 게이트 절연막(220)과의 접착력을 향상시켜 주기 위한 제1금속막을 증착한 다음, 일함수 조정을 위한 노블메탈로 이루어진 제2금속막을 순차 증착한다. 이어서, 상기 제1금속막과 제2금속막을 패터닝하여, 접착층(231)과 전극물질층(241)을 구비하는 소오스전극(251)과 접착층(235)과 전극물질층(245)을 구비하는 드레인전극(255)을 각각 형성한다.
상기 소오스/드레인 전극(251), (255)용 전극물질층(241), (245)은 Au, Ni, Pt, Pd, Ru, Rh, Ir, Os 로부터 선택되는 노블메탈을 포함하고, 접착층(231), (235)은 상기 전극물질층(241), (245)보다는 일함수가 낮고 산화물 형성이 용이한 금속으로 Ti, Cr, Al, Mo 로부터 선택되는 금속을 포함한다.
이어서, 유기반도체물질을 기판상에 증착한 다음 패터닝하여 도 2에 도시된 바와같이 소오스/드레인 전극(251), (255)과 글루층(275)상에 반도체층(260)을 형성한다.
상기 소오스/드레인 전극(251), (255)은 게이트 절연막(220)과 접촉되는 부분에 글루층(275)이 존재하게 되어, 게이트 절연막(220)과의 접착력이 보다 더 향상되고, 상기 소오스/드레인 전극(251), (255)사이의 반도체층(260)과 게이트 절연막(220)사이에 개재된 글루층(275)에 의해 게이트 절연막(220)인 유기절연막에 발생된 핀홀불량에 의해 게이트 누설전류가 흐르는 것이 방지된다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 또 다른 공정단면도를 도시한 것이다.
도 4a 내지 도 4d에 도시된 유기 박막 트랜지스터의 제조방법은 도 3a 내지 도 3c 에 도시된 유기 박막 트랜지스터의 제조방법과 동일하다. 다만, 글루층(275)을 형성하는 방법만이 상이하다.
도 4a를 참조하면, 유리, 실리콘 또는 플라스틱 등과 같은 기판(200)상에 게이트전극물질을 증착한 다음 패터닝하여 게이트전극(210)을 형성한다. 게이트전극(210)과 기판(200)상에 유기 절연막을 증착하여 게이트 절연막(220)을 형성한다.
게이트 절연막(220)상에 금속막(270)을 형성한다. 상기 금속막(270)은 소오 스/드레인 전극(251), (255)으로 사용되는 노블금속보다는 일함수가 작고 산화물의 형성이 용이한 금속막, 예를 들어 티타늄(Ti), 크롬(Cr), 알루미늄(Al) 및 몰리브덴(Mo) 으로부터 선택되는 금속막을 구비한다.
도 4b를 참조하면, 상기 금속막(270)을 산화시켜 금속산화물로 된 절연막(273)을 형성한다. 상기 금속막(270)을 금속산화막(273)으로 산화시키는 방법으로는 로(furnace)에서 O2 분위기하에서 열산화시키는 방법 또는 O2 또는 O3 플라즈마를 이용한 플라즈마 산화처리법을 이용할 수도 있다.
도 4c를 참조하면, 상기 절연막(273)을 패터닝하여 후속공정에서 형성될 소오스/드레인전극(251), (255)의 하부 및 이들사이에만 남도록, 게이트 절연막(220)상에 글루층(275)을 형성한다.
도 4d를 참조하면, 기판상에 접착력 향상을 위한 제1금속막과 노블메탈로 이루어진 일함수 조정용 제2금속막을 순차 증착한 다음 패터닝하여, 제접착층(231)과 전극물질층(241)을 구비하는 소오스전극(251)과 접착층(235)과 전극물질층(245)을 구비하는 드레인전극(255)을 형성한다.
이어서, 도 2에 도시된 바와같이 소오스/드레인 전극(251), (255) 및 이들사이의 글루층(275)상에 반도체층(260)을 형성하여 유기박막 트랜지스터를 제조한다.
본 발명의 일실시예에 따른 유기 박막 트랜지스터를 제조하는 방법은 도 3a 내지 도 3c 그리고 도 4a 내지 도 4d에 도시된 바와같이, 절연막(273)을 하나의 마스크를 이용하여 사진식각하여 글루층(275)을 형성하고, 이어서 소오스/드레인 전극(251), (255)용 제1금속막과 제2금속막을 순차 증착한 다음 또 다른 마스크를 이 용하여 사진식각하여 소오스/드레인 전극(251), (255)을 형성하므로써, 2번의 식각공정을 수행하였다.
하지만, 다른 예로서, 절연막(273)과 소오스/드레인 전극용 제1금속막과 제2금속막을 순차 증착한 다음 하프톤 마스크를 이용하여 한번의 식각공정으로 글루층(275)과 소오스/드레인 전극(251), (255)을 동시에 형성할 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 단면구조를 도시한 것이다. 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터는 도 2에 도시된 일 실시예에 따른 유기 박막 트랜지스터의 단면구조와 동일하다. 다만, 일실시예에서는 소오스/드레인 전극(251), (255)이 접착층(231), (235)과 전극물질층(241), (245)을 구비하는 반면에, 다른 실시예에서는 소오스/드레인 전극이 일함수조정을 위한 노블메탈로 구성된 전극물질층만을 구비하는 것만이 상이하다.
도 5를 참조하면, 기판(300)상에 게이트전극(310)이 형성되고, 게이트 전극(310)과 기판(300)상에 게이트 절연막(320)이 형성된다. 게이트 절연막(320)상에 글루층(375)이 형성되고, 상기 글루층(375)중 게이트 전극(310)에 대응하는 부분이 노출되도록 상기 글루층(375)상에 소오스/드레인 전극(351), (355)이 형성된다. 상기 소오스/드레인 전극(351), (355)과 상기 글루층(375)의 노출된 부분에 반도체층(360)이 형성된다.
상기 기판(300)은 유리기판이거나 실리콘 기판을 사용할 수도 있다. 또한, 상기 기판(300)으로 폴리에틸렌 테리프탈레이트(polyethylene terephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에테르 술폰 (polyether sulfone: PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide : PPS), 폴리아릴레이트(polyallyate), 폴리이미드(polyimide), 폴리카아보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(CAP: cellulose acetate propionate) 등과 같은 플라스틱 기판을 사용할 수도 있다.
상기 게이트전극(310)은 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속을 사용하거나 또는 도전성 폴리아닐린(polyaniline), 도전성 폴리피롤(poly pirrole), 도전성 폴리티오펜(poly thiophene), 폴리에틸렌 디옥시티오펜(PEDOT: polyethylene dioxythiophene) 및 폴리스티렌 술폰산(PSS) 등과 같은 도전성 폴리머가 사용된다.
상기 게이트절연막(320)은 BCB, 폴리이미드, PVP 및 파릴렌(parylene) 등과 같은 유기절연막을 구비한다. 상기 소오스/드레인 전극(351), (355)은 각각 단일의 전극물질층으로 구성된다. 상기 소오스/드레인 전극(351), (355)을 위한 전극물질층은 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir) 및 오스뮴(Os) 으로부터 선택되는 노블메탈을 구비한다.
상기 반도체층(360)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체로부터 선택되는 막을 포함한다.
글루층(375)중 상기 소오스/드레인 전극(351), (355)과 접촉되는 부분은 소오스/드레인 전극(351), (355)과 게이트 절연막(320)간의 접착력을 증대시켜 주는 역할을 한다. 또한, 글루층(375)중 소오스/드레인 전극(351), (355)사이의 반도체층(360)과 게이트 절연막(320)사이에 개재된 부분은 게이트 절연막(320)의 핀홀불량에 의한 게이트전극(310)의 누설전류를 방지하는 역할을 한다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 공정도를 도시한 것이다.
도 6a를 참조하면, 유리, 실리콘 또는 플라스틱 등과 같은 기판(300)상에 도전성 금속막 또는 도전성 폴리머 등과 같은 게이트전극물질을 증착한 다음 패터닝하여 게이트전극(310)을 형성한다. 게이트전극(310)과 기판(300)상에 BCB, 폴리이미드, 또는 파릴렌 등과 같은 유기 절연막을 증착하여 게이트 절연막(320)을 형성한다.
게이트 절연막(320)상에 반응성 스퍼터링방법(reactive sputtering)을 이용하여 절연막(373)을 증착한다. 상기 절연막(373)은 소오스/드레인 전극(351), (355)으로 사용되는 노블금속보다는 일함수가 작고 산화물의 형성이 용이한 금속의 금속산화물로 구성된다. 상기 절연막(373)은 티타늄(Ti), 크롬(Cr), 알루미늄(Al) 및 몰리브덴(Mo) 으로부터 선택되는 금속의 산화물을 구비한다.
도 6b를 참조하면, 소오스/드레인전극(351), (355) 하부 및 이들사이에만 남 도록 상기 절연막(373)을 패터닝하여, 상기 게이트 절연막(320)상에 글루층(375)을 형성한다.
도 6c를 참조하면, 기판상에 일함수 조정용 전극물질층을 증착한 다음 패터닝하여 소오스/드레인 전극(351), (355)을 형성한다. 상기 소오스/드레인 전극(351), (355)의 전극물질층은 Au, Pt, Ni, Pd, Ru, Rh, Ir 및 Os 로부터 선택되는 노블메탈로 이루어진 금속막을 구비한다.
이어서, 기판상에 유기반도체막을 증착한 다음 패터닝하여, 도 5에 도시된 바와 같이 소오스/드레인 전극(351), (355)과 글루층(375)상에 반도체층(360)을 형성한다.
상기 소오스/드레인 전극(351), (355)과 게이트 절연막(320)사이에 개재된 글루층(375)은 게이트 절연막(320)의 유기막과 소오스/드레인 전극(351), (355)의 노블메탈층간의 접착력을 향상시켜 준다. 그리고, 상기 소오스/드레인 전극(351), (355)사이의 반도체층(360)과 게이트 절연막(320)사이에 개재된 글루층(375)은 게이트 절연막(320)인 유기절연막에 발생된 핀홀불량에 따른 게이트 누설전류가 흐르는 것을 방지한다.
또한, 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터에서는, 노블메탈층을 구비하는 소오스/드레인 전극(351), (355)과 게이트 절연막(320)을 글루층(375)에 의해 접착시켜 줌으로써, 일함수가 낮은 접착층으로부터의 홀주입이 발생되지 않으므로, 콘택저항의 특성저하를 방지할 수 있다.
본 발명의 다른 실시예에 따른 유기박막 트랜지스터의 제조방법에서는 접착 력증가 및 누설전류방지용 글루층(375)을 패터닝하고, 이어서 노블메탈을 증착한 다음 패터닝하여 소오스/드레인 전극(351), (355)을 형성하므로써, 2번의 사진식각공정을 수행하였다.
하지만, 다른 예로서, 절연막(373)과 노블메탈층을 순차 증착한 다음 하프톤 마스크를 이용하여 한번의 사진식각공정으로 절연막(373)과 노블메탈층을 동시에 식각하여 글루층(375)과 소오스/드레인 전극(351), (355)을 동시에 형성할 수도 있다.
또한, 본 발명의 다른 실시예에 따른 박막 트랜지스터도 일 실시예에서와 마찬가지로, 금속막을 증착한 다음 상기 금속막을 열산화 또는 플라즈마 산화처리법을 통해 금속산화막으로 산화시키고 패터닝하여 글루층을 형성할 수도 있다.
본 발명의 실시예에서는 게이트 절연막이 BCB, 폴리이미드, 파릴렌 등과 같은 유기절연막을 구비하는 것을 예시하였으나, 실리콘 질화막(Si3N4), 실리콘 산화막(SiO2), 산화알루미늄(Al2O3) 등과 같은 무기절연막 또는 Ta2O5, Y2O3, TiO2, BZT, PZT 등과 같은 높은 유전율을 갖는 무기절연막을 구비할 수도 있다. 또한, 게이트 절연막은 무기절연막 및 유기절연막으로부터 선택되는 절연막을 단일 또는 적층구조로 형성할 수 있다.
또한, 접착층은 Ti, Cr, Al, Mo 등과 같은 금속의 금속산화막 대신에 TiN, TiAlN 등과 같은 절연막을 구비할 수도 있다.
본 발명의 실시예에서는 게이트 절연막이 형성되고, 그위에 접착력증가 및 누설전류방지용 절연막을 형성하는 구조를 예시하였으나, 또 다른 실시예로서 글루 층을 게이트 전극을 포함한 기판전면에 형성하므로써, 게이트 절연막의 역할을 수행할 뿐만 아니라 소오스/드레인 전극과의 접착력을 증가시켜 주고 또한 게이트 누설전류를 방지하는 역할을 수행하도록 할 수도 있다.
이때, 상기 글루층은 상기 소오스/드레인 전극의 접착층과 동일물질로 구성됨이 바람직하다. 따라서, 상기 글루층은 소오스/드레인 전극의 전극물질층을 구비하는 노블메탈보다는 일함수가 낮고 산화가 용이한 금속, 예를 들어 Ti, Cr, Al, Mo 등과 같은 금속의 산화막을 구비하는 것이 바람직하다.
본 발명의 실시예에서는 글루층을 구성하는 절연막이 소오스/드레인 전극을 구성하는 접착층의 금속으로부터 선택되는 것을 예시하였으나, 소오스/드레인 전극과 게이트 절연막간의 접착력을 향상시키고 게이트 절연막의 핀홀불량에 의한 누설전류를 방지할 수 있는 절연막은 모두 사용가능하다.
상기한 바와같은 본 발명의 실시예에 따르면, 게이트 절연막중 소오스/드레인 전극 및 게이트전극에 대응하는 부분에 글루층을 형성하여 소오스/드레인 전극과 게이트 절연막간의 접착력을 향상시키고 게이트 절연막의 핀홀에 따른 누설전류를 방지할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 기판상에 형성된 게이트전극과;
    상기 게이트전극을 포함한 기판상에 형성된 게이트 절연막과;
    상기 게이트 절연막상부에 형성된 소오스/드레인 전극과;
    상기 소오스/드레인 전극 하부 그리고 상기 소오스/드레인 전극사이의 게이트 절연막상에 형성된 글루층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 게이트 절연막은 BCB, 폴리이미드, PVP 및 파릴렌으로부터 선택되는 유기절연막을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 글루층중 소오스/드레인 전극과 콘택되는 부분은 소오스/드레인 전극과 게이트 절연막의 접착력을 증가시켜주는 역할을 하고, 상기 소오스/드레인 사이의 부분은 게이트 누설전류를 방지하는 역할을 하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 글루층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속의 금속산화막으로 구성되는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 소오스/드레인 전극은 전극물질층과; 상기 전극물질층과 게이트 절연막사이에 개재된 접착층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제5항에 있어서,
    상기 소오스/드레인 전극의 전극물질층은 Au, Ni, Pt, Pd, Os, Rh, Ru 및 Ir 로부터 선택되는 노블메탈을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  7. 제6항에 있어서, 상기 글루층은 상기 소오스/드레인 전극보다 낮은 일함수를 갖으며 산화가 용이한 금속의 금속산화막을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  8. 제7항에 있어서,
    상기 글루층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속의 금속산화막인 것을 특징으로 하는 박막 트랜지스터.
  9. 제4항에 있어서,
    상기 소오스/드레인 전극의 접착층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  10. 제1항에 있어서,
    상기 소오스/드레인 전극은 전극물질층을 구비하며,
    상기 전극물질층은 Au, Ni, Pt, Pd, Os, Rh, Ru 및 Ir 로부터 선택되는 노블메탈을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  11. 제10항에 있어서, 상기 글루층은 상기 소오스/드레인 전극보다 낮은 일함수를 갖으며 산화가 용이한 금속의 금속산화막을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  12. 제11항에 있어서, 상기 글루층은 Ti, Cr, Mo 및 Al 으로부터 선택되는 금속의 금속산화막인 것을 특징으로 하는 박막 트랜지스터.
  13. 기판과;
    상기 기판상에 형성된 게이트전극과;
    상기 게이트전극 및 기판상에 형성된 절연막과;
    상기 절연막상에 형성된 소오스/드레인 전극과;
    상기 소오스/드레인 전극상부 및 상기 소오스/드레인 전극사이의 절연막상에 형성된 반도체층을 포함하며,
    상기 소오스/드레인 전극은 노블메탈로 구성된 전극물질층을 구비하고,
    상기 반도체층은 유기물 반도체막을 구비하며,
    상기 절연막은 금속의 금속산화물을 구비하여, 박막 트랜지스터의 게이트 절연막으로 작용함과 동시에 소오스/드레인 전극과의 접착력증가를 위한 글루층으로 작용하는 것을 특징으로 하는 박막 트랜지스터.
  14. 제13항에 있어서, 상기 소오스/드레인 전극은 노블메탈층하부에 상기 노블메탈층보다 일함수가 낮고 산화가 용이한 금속을 구비하는 접착층을 더 포함하며,
    상기 절연막은 상기 접착층을 구성하는 금속의 금속산화물인 것을 특징으로 하는 박막 트랜지스터.
  15. 제14항에 있어서, 상기 소오스/드레인 전극은 Pt, Au, Pd, Ni, Rh, Ru, Ir 및 Os로부터 선택되는 노블메탈을 포함하고, 접착층은 Ti, Cr 및 Al 로부터 선택되는 금속을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  16. 기판상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 및 기판상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막상에 글루층과 소오스/드레인 전극을 형성하는 단계와;
    상기 소오스/드레인 전극과 소오스/드레인 전극사이의 글루층상에 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  17. 제16항에 있어서, 상기 글루층과 소오스/드레인 전극을 형성하는 방법은
    기판상에 절연막을 형성하는 단계와;
    상기 절연막상에 소오스/드레인 전극용 금속막을 증착하는 단계와;
    상기 절연막과 금속막을 한번의 식각공정으로 동시에 식각하여 소오스/드레인 전극과, 상기 소오스/드레인 영역하부 및 소오스/드레인 영역사이의 게이트 절연막상에 글루층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  18. 제17항에 있어서,
    상기 소오스/드레인 전극은 단일의 노블메탈로 구성된 전극물질층을 구비하거나 또는 노블메탈로 구성된 전극물질층과 게이트 절연막과의 접착력향상을 위한 접착층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  19. 제18항에 있어서,
    상기 접착층은 Al, Ti, Cr, Mo 로부터 선택되는 금속을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  20. 제18항에 있어서,
    상기 글루층을 위한 절연막은 Al, Ti, Cr 및 Mo 로부터 선택되는 금속의 금속산화막을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  21. 제17항에 있어서, 상기 절연막을 형성하는 방법은
    금속막을 증착하는 단계와;
    상기 금속막을 금속산화막으로 산화시켜 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  22. 상기 금속막은 열산화처리 또는 플라즈마 산화처리를 통해 금속산화막으로 산화되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020040062234A 2004-08-07 2004-08-07 박막 트랜지스터 및 그의 제조방법 KR100615237B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040062234A KR100615237B1 (ko) 2004-08-07 2004-08-07 박막 트랜지스터 및 그의 제조방법
JP2005172358A JP4436280B2 (ja) 2004-08-07 2005-06-13 薄膜トランジスタ及びその製造方法
US11/193,474 US7348593B2 (en) 2004-08-07 2005-08-01 Thin film transistor and method of fabricating the same
CNB2005101038030A CN100573954C (zh) 2004-08-07 2005-08-05 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062234A KR100615237B1 (ko) 2004-08-07 2004-08-07 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20060013598A true KR20060013598A (ko) 2006-02-13
KR100615237B1 KR100615237B1 (ko) 2006-08-25

Family

ID=36080786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062234A KR100615237B1 (ko) 2004-08-07 2004-08-07 박막 트랜지스터 및 그의 제조방법

Country Status (4)

Country Link
US (1) US7348593B2 (ko)
JP (1) JP4436280B2 (ko)
KR (1) KR100615237B1 (ko)
CN (1) CN100573954C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR100723289B1 (ko) * 2005-12-07 2007-05-30 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
KR101035661B1 (ko) * 2010-02-24 2011-05-23 서울대학교산학협력단 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1671794A4 (en) * 2003-09-24 2009-04-08 Seiko Epson Corp LIQUID JET HEAD AND METHOD FOR PRODUCING THE JET HEAD AND LIQUID JET DEVICE
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US7560735B2 (en) * 2005-04-22 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, organic transistor, light-emitting device, and electronic device
US20070027915A1 (en) * 2005-07-29 2007-02-01 Morris Robert P Method and system for processing a workflow using a publish-subscribe protocol
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US20100237326A1 (en) * 2006-02-28 2010-09-23 Satoru Ohta Organic transistor and manufacturing method thereof
TWI345835B (en) * 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100867924B1 (ko) * 2007-03-07 2008-11-10 삼성에스디아이 주식회사 도너기판, 그의 제조방법 및 유기전계발광소자
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101884108B (zh) * 2007-10-01 2012-09-19 罗姆股份有限公司 有机半导体装置
PT103998B (pt) * 2008-03-20 2011-03-10 Univ Nova De Lisboa Dispositivos electrónicos e optoelectrónicos de efeito de campo compreendendo camadas de fibras naturais, sintéticas ou mistas e respectivo processo de fabrico
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
JP5135073B2 (ja) * 2008-06-18 2013-01-30 出光興産株式会社 有機薄膜トランジスタ
CN101609838B (zh) * 2008-06-20 2011-12-07 群康科技(深圳)有限公司 有机发光二极管显示装置及其制造方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
US9123691B2 (en) 2012-01-19 2015-09-01 E Ink Holdings Inc. Thin-film transistor and method for manufacturing the same
WO2015033600A1 (ja) * 2013-09-06 2015-03-12 独立行政法人科学技術振興機構 電極対、その作製方法、デバイス用基板及びデバイス
CN104752515B (zh) * 2013-12-27 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制造方法
US9711402B1 (en) * 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
US10697287B2 (en) 2016-08-30 2020-06-30 Exxonmobil Upstream Research Company Plunger lift monitoring via a downhole wireless network field

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100428002B1 (ko) * 2001-08-23 2004-04-30 (주)그라쎌 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
US6794220B2 (en) * 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
US7102154B2 (en) * 2002-02-08 2006-09-05 Dai Nippon Printing Co. Ltd Organic semiconductor structure, process for producing the same, and organic semiconductor device
KR100538542B1 (ko) * 2003-01-21 2005-12-22 재단법인서울대학교산학협력재단 유기 박막 트랜지스터 및 그의 제조방법
US7795616B2 (en) * 2003-11-14 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100922800B1 (ko) * 2005-05-27 2009-10-21 엘지디스플레이 주식회사 하프톤 마스크와 그 제조방법 및 이를 이용한 표시장치의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR100723289B1 (ko) * 2005-12-07 2007-05-30 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
KR101035661B1 (ko) * 2010-02-24 2011-05-23 서울대학교산학협력단 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터

Also Published As

Publication number Publication date
JP4436280B2 (ja) 2010-03-24
US7348593B2 (en) 2008-03-25
US20060027805A1 (en) 2006-02-09
CN1738070A (zh) 2006-02-22
KR100615237B1 (ko) 2006-08-25
JP2006049836A (ja) 2006-02-16
CN100573954C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
KR100615237B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100560796B1 (ko) 유기 박막트랜지스터 및 그의 제조방법
US7919778B2 (en) Making organic thin film transistor array panels
US7569851B2 (en) Organic thin film transistor array panels
US20090134387A1 (en) Cmos semiconductor device
KR100603393B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
JP4807174B2 (ja) 有機トランジスタとその製造方法
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20120121747A (ko) 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법
KR100998978B1 (ko) 듀얼 게이트 절연막을 갖는 유기 박막 트랜지스터 및 그의 제조 방법
JP4984458B2 (ja) 半導体装置
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
JP2008010676A (ja) 有機薄膜トランジスタ
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
JP2009224689A (ja) 有機トランジスタ及びその製造方法
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20130073183A (ko) 유기 박막 트랜지스터 및 이의 제조방법
KR20170082319A (ko) 유기 박막 트랜지스터 및 그 제조 방법
KR20080016192A (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14