KR100723289B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100723289B1 KR100723289B1 KR1020050118998A KR20050118998A KR100723289B1 KR 100723289 B1 KR100723289 B1 KR 100723289B1 KR 1020050118998 A KR1020050118998 A KR 1020050118998A KR 20050118998 A KR20050118998 A KR 20050118998A KR 100723289 B1 KR100723289 B1 KR 100723289B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- forming
- gate insulating
- source
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 123
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000011368 organic material Substances 0.000 claims abstract description 17
- 239000002253 acid Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 claims description 4
- 229920001197 polyacetylene Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 1
- 239000003960 organic solvent Substances 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 65
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006884 silylation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 본 박막 트랜지스터의 제조방법은 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극과 상기 기판상에 빛과 반응하여 산을 발생시키는 유기 물질로 이루어진 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 표면에 소정 두께의 산화막을 형성시키는 단계; 상기 산화막 상에 소스 및 드레인 전극을 형성하는 단계; 및 상기 소스 및 드레인 전극 사이에 채널영역이 위치하도록 상기 소스 및 드레인 전극 상에 소정 패턴을 갖는 반도체층을 형성하는 단계를 포함한다. 이에 따라, 게이트 절연막 상에 산화막을 형성함으로써, 소스/드레인 전극을 형성하기 위해 사용되는 유기성 용매 또는 반도체층을 형성하기 위해 진행되는 플라즈마 식각 공정 단계에 의해 게이트 절연막이 손상되는 것을 방지할 수 있으며, 이에 의해 박막 트랜지스터의 특성을 더욱 향상시킬 수 있다.
Description
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조순서를 나타내는 흐름도이다.
도 2a 내지 도 2k는 도 1의 제조 순서를 도시한 측단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 측단면도이다.
* 도면의 주요 구성요소에 대한 도면 부호*
200, 300: 박막 트랜지스터 201, 301: 기판
202, 302: 게이트 전극 203, 303: 게이트 절연막
207, 307: 산화막 210, 310: 소스/드레인 전극
211, 311: 반도체층 212: 보호막
213: 감광막
213: 감광막
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 구체적으로 는, 유기막으로 이루어진 게이트 절연막을 포함하는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 박막 트랜지스터는 게이트 전극과, 게이트 절연막, 소스/드레인 전극 및 게이트 전극에 걸리는 전압에 의해 전하의 전도도가 조절되는 반도체층으로 구성된다. 박막 트랜지스터는 게이트 전극이 소자 하부에 형성되는 하부 게이트형과 게이트 전극이 소자 상부에 형성되는 상부 게이트형으로 구분할 수 있으며, 박막 트랜지스터는 반도체층을 유기물질로 형성하느냐 무기물질로 형성하느냐에 따라 유기 박막 트랜지스터(organic thin film transistor: OTFT)와 무기 박막 트랜지스터로 나눌 수도 있다.
OTFT는 게이트 절연막을 무기막을 사용하는 방식과 유기막을 사용하는 방식으로 나눌 수 있을 뿐 아니라, 소스/드레인 전극을 먼저 형성하고 유기 반도체층을 증착하거나 유기 반도체층을 형성하고 게이트 전극 및 소스/드레인 전극을 증착할 수 있다. 일반적으로, 게이트 절연막으로 유기막을 이용하는 경우에는 무기막 보다 플라스틱 기판에 사용하는 것이 더욱 용이하여 저온 공정이 가능하고 또한 유기반도체층과의 계면특성이 양호하다. OTFT를 구성하는 게이트 절연막, 유기반도체층 및 게이트 절연막과 유기 반도체층 사이의 계면 등은 OTFT의 특성에 영향을 주는 인자이며, 일반적으로, 유기 반도체층은 유기용매(예를 들면, 솔벤트(solvent))에 취약하다. 따라서, 이를 보완하는 구조인 하부 게이트형 OTFT, 즉, 유기 게이트 절연막 상에 소스/드레인 전극을 형성하고 그 상부에 유기 반도체층을 형성하는 구조가 일반적인 OTFT구조로 채택되어 사용된다.
한편, OTFT의 집적도를 향상시키기 위해서는 유기 게이트 절연막 상에 형성되는 소스/드레인 전극이 미세하게 형성되어야 하는데, 이를 위해 반도체소자 제조 공정에 널리 응용되고 있는 감광막을 이용한 미세형상 형성방법을 사용한다. 감광막을 이용한 미세형상 형성방법은 감광막 상에 금속막을 증착한 다음, 감광막을 제거하는 리프트-오프 방식을 이용하여 소스/드레인 전극을 형성한다. 그 다음, 소스/드레인 전극 상에 유기 반도체층을 증착하여, 일정한 유기 반도체층을 정의하기 위해 감광막 패턴 형성 공정에 이용되는 유기 용매들로 인해 유기 반도체층 상에 완충막을 증착하고 그 위에 감광막 패턴을 형성시킨 후 이를 마스킹으로 하여 산소 플라즈마 건식 식각 공정을 이용하여 보호막, 유기 반도체층을 차례로 제거하여 OTFT를 제조한다.
그러나 전술한 OTFT 제조공정에서, 유기 게이트 절연막 상에 감광막을 도포하고, 노광하며, 현상 및 제거하는 공정을 수행할 때, 유기용매와 접촉된 유기 게이트 절연막이 표면에 손상을 야기시켜 OTFT 자체 특성을 열화시킨다는 문제점이 있다. 또한, 보호막과 유기 반도체층을 건식 식각공정을 이용하여 제거할 때, 그 하층에 존재하는 유기 게이트 절연막이 산소 플라즈마에 저항성이 없어 손상되며, 이로 인해 OTFT는 물론 OTFT가 채용된 소자 자체의 특성을 열화시키게 되는 단점이 있다.
본 발명은 전술한 문제점들을 해소하기 위해 고안된 것으로, 본 발명의 목적 은 박막 트랜지스터의 제작시 야기될 수 있는 유기 게이트 절연막의 손상을 방지하여 소자의 특성이 열화되는 것을 방지하여, 소자의 특성을 향상시키는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 박막 트랜지스터는 기판상에 형성되는 게이트 전극; 상기 게이트 전극 상에 형성되는 게이트 절연막; 자외선을 이용하여 상기 게이트 절연막의 표면에 형성된 소정 두께의 산화막; 상기 산화막 상에 형성되며 채널영역을 포함하는 반도체층; 상기 반도체층의 채널영역과 접촉하는 소스 전극 및 드레인 전극을 포함한다.
바람직하게, 상기 반도체층의 상기 채널영역이 상기 소스 전극 및 드레인 전극 사이에 위치하도록 상기 소스 전극 및 드레인 전극 상에 형성된다. 상기 반도체층의 상기 채널영역이 상기 소스 전극 및 드레인 전극 사이에 위치하도록 상기 소스 전극 및 드레인 전극 하부에 형성된다. 상기 게이트 절연막은 빛과 반응하여 산을 발생시키는 유기 물질을 이용하여 형성된다. 상기 반도체층은 유기물질을 이용하여 증착 공정을 통해 형성된다. 상기 유기물질은 펜타센(pentacene) 등의 저분자 물질이다. 상기 반도체층을 보호하기 위해 상기 채널영역의 상부에 형성되는 보호막을 더 포함한다.
한편, 본 발명의 다른 실시 예에 따르면, 본 박막 트랜지스터의 제조방법은 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극과 상기 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 표면에 소정 두께의 산화막을 형성시키는 단계; 상기 산화막 상에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 사이에 채널영역이 위치하도록 상기 소스 및 드레인 전극 상에 소정 패턴을 갖는 반도체층을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시 예에 따르면, 본 박막 트랜지스터의 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극과 상기 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 표면에 소정 두께의 산화막을 형성시키는 단계; 상기 산화막 상에 채널영역을 포함하는 반도체층을 형성하는 단계 및 상기 채널영역이 적어도 부분적으로 노출되도록 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계를 포함한다.
바람직하게, 상기 게이트 절연막을 형성하는 단계에서, 상기 게이트 절연막은 빛과 반응하여 산을 발생시키는 특성을 갖는 유기물질로 형성한다. 상기 산화막을 형성하는 단계는 상기 게이트 절연막에 빛을 쪼여 전면 노광시키는 단계와, 상기 노광 단계를 통해 산이 발생된 상기 게이트 절연막의 표면에 시릴레이션을 유도하는 단계와, 상기 시릴레이션된 상기 게이트 절연막 표면에 열과 산소가스를 주입하는 단계를 포함한다.
상기 소스 및 드레인 전극을 형성하는 단계는 상기 산화막 상부에 소스 및 드레인 전극을 형성하기 위해 소정 패턴의 감광막을 형성하는 단계, 상기 감광막 상에 소스/드레인 금속층을 증착하는 단계와, 상기 감광막을 리프트 오프 공정을 이용하여 제거하는 단계를 포함한다. 또한, 상기 반도체층을 형성하는 단계는, 상기 반도체층 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이용하여 상기 반도체층을 패터닝하는 단계와, 상기 반도체층의 패터닝 후, 상기 감광막 패턴을 제거하는 단계를 포함한다.
이하에서는 도면을 참조하여 본 발명에 따른 박막 트랜지스터를 제조하는 공정을 구체적으로 설명한다.
도 1은 본 발명에 따른 유기 박막 트랜지스터의 제조 공정 순서를 나타낸 흐름도이고, 도 2a 내지 도 2k는 유기 박막 트랜지스터의 제조 공정을 도시한 측단면도이다. 도 1 및 도 2a를 참조하면, 유기 박막 트랜지스터(200)를 제조하기 위해서는 우선, 기판(201)을 준비하고, 준비된 기판(201) 상에 게이트 전극(202)을 형성한다(S1,S2). 기판(201)은 다양한 형태로 제작할 수 있으며, 일반적으로 플라스틱, 실리콘 및 금속 박막 등을 이용하여 형성한다. 게이트 전극(202)은 금속, 금속 산화물, 전도성 고분자 등을 포함하는 전도성 물질을 기판(201) 상에 증착한 다음, 원하는 형태에 맞추어 패터닝하여 형성한다.
그 다음 단계에서는, 도 2b를 참조하면, 게이트 전극(202) 상에 게이트 절연막(203)을 형성한다. 게이트 전극(202) 상에 형성되는 게이트 절연막(203)은 감광제를 이용하는데, 감광제는 광과 반응하여 산을 발생시키는 유기물질로 형성하며, 본 실시 예에서 유기물질은 동진케미켐(주)의 TR-8887-SA7을 이용한다. 산을 발생 시키는 유기물질을 이용하는 경우, 상기 유기물질에서 발생된 산이 시릴레이션(silylation) 공정에서 촉매 역할을 수행하여 원활한 시릴레이션이 이루어지도록 하기 때문이다.
도 2c를 참조하면, 감광성 유기물질로 이루어진 게이트 절연막(203)이 형성된 다음, 게이트 절연막(203)에 자외선(204)을 조사하여 전면 노광시킨다(S4). 자외선(204)을 조사시킬 때, 게이트 절연막(203)의 상부 표면에서 소정 두께(대략 수십 ~ 수백 나노미터)만 노광되도록 자외선(204)의 조사량을 최적화시킨다. 게이트 절연막(203) 상에 자외선(204)이 조사되면, 게이트 절연막(203) 상부 표면층(205)에서는 산(H+)이 발생된다.
그 다음 단계에서는, 도 2d를 참조하면, 광 반응이 일어난 게이트 절연막(203)을 전기오븐(미도시)에 넣고, 게이트 절연막(203) 상에 시릴레이션 에이전트(예를 들면, Hexamethyldisilazane)를 증기화한 상태(206)로 열을 가한다(S5). 가해지는 열은 약 90 ~ 130℃의 온도범위로 가해지며, 이 온도는 시릴레이션 에이젼트가 증기화되어 감광성 유기 게이트 절연막 상층부가 시릴레이션이 형성되는데 요구되는 온도이다. 단계 (S5)에서, 게이트 절연막(203)의 표면층(205)에 이미 존재하는 산(H+)이 촉매 역할을 하면서 시릴화된다. 그 다음 단계에서는, 전기오븐을 진공상태로 만든 후, 다시 산소 가스를 공급하면서 동시에 기판(201)에 열을 가해 주면, 시릴화된 게이트 절연막 표면층(205)이 산화막(SiOx: 207)으로 변화된다. 형성된 산화막(207)은 단계 (S5)인 시릴레이션 단계에서 발생되는 실리콘(Si)과 오븐에 주입된 산소 가스(O2)가 결합함으로써, 게이트 절연막(203) 상에 형성된다. 생성된 산화막(207)은 이후에 진행될 다양한 공정(리소그라피 공정 등)에서 사용되는 각종 유기용매 들에 인해 유기물질로 이루어진 게이트 절연막(203)이 손상되는 것을 방지하는 역할을 수행한다.
그 다음, 도 2e 내지 도 2g를 참조하면, 산화막(207) 상에는 감광막(208)이 형성된다(S7). 감광막(208)은 소스/드레인 전극 형태에 따라 리소그래피 공정을 이용하여 형성된다. 감광막(208)이 형성된 다음, 감광막(208)과 산화막(207) 상에는 소스/드레인 전극용 금속막(209)이 증착된다(S8). 금속막(209)은 소자 특성을 향상시키기 위해, 금(Au), 백금(Pt), 팔라듐(Pd) 등과 같이 일함수가 큰 금속을 사용하여 증착한다. 그 다음 단계에서는 감광막(208) 상에 형성된 금속막(209)을 제거한다. 금속막(209)은 리프트 오프 공정을 이용하여 감광막(208)을 제거함으로써 제거된다. 이에 의해, 소스/드레인 전극(210)이 형성된다(S9).
다음 단계는, 도 2h 및 도 2j를 참조하면, 소스/드레인전극(210)이 형성된 기판(201) 상에 유기 반도체층(211)을 증착한다(S10). 유기 반도체층(211)은 저분자 유기 반도체물질을 이용하여 증착되며, 유기 반도체 물질로는 펜타센 (pentacene), 폴리아세틸렌(polyacetylene), 프탈로시아닌(phthalocyanine) 등을 이용할 수 있으며, 본 실시 예에서는 펜타센을 예로 들어 설명한다. 저분자 유기 반도체 물질인 펜타센은 유기 용매에 취약하다. 이에 의해, 유기 반도체층(211) 상에는 유기 반도체층(211)을 보호하기 위해 보호막(212)을 형성한다(S11). 보호막(212)은 진공상태에서 폴리머(예, parylen)로 증착한다. 그 다음 단계에서는 제작하고자 하는 유기 반도체층(211)의 형상에 따라 보호막(212) 상에 감광막(213) 패턴을 형성한다(S12).
다음 단계에서는, 도 2k를 참조하면, 보호막(212) 상에 형성된 감광막(213)을 마스크로 이용하여 보호막(212)과 반도체층(211)을 패터닝한다(S13). 보호막(212)과 반도체층(211)은 건식 식각 공정(예를 들면, 산소 플라즈마 식각)을 이용하여 식각한다. 유기 반도체층(211)을 식각할 때, 보호막(212) 상부에 제공되는 산소 플라즈마가 반도체층(211) 하부의 층들에 영향을 줄 수 있지만, 기판(201) 상에 형성된 산화막(207)이 산소 플라즈마에 내식각성이 있기 때문에 플라즈마 식각 멈춤층 역할을 수행하여 게이트 절연막(203), 게이트 전극(202)이 손상되는 것을 방지한다. 그 다음, 보호막(212) 상에 형성된 감광막(213)을 유기 용매를 이용하여 제거한다(S14). 전술한 공정 단계(S1 ~ S14)를 진행함으로써, 유기물질로 형성된 게이트 절연막(203)을 손상시키지 않고 유기 박막 트랜지스터(200)를 제조할 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 유기 박막 트랜지스터의 측단면도이다. 도 3을 참조하면, 도 3에 개시된 유기 박막 트랜지스터(300)는 하부 게이트형 박막 트랜지스터이다. 본 실시 예에 따른 박막 트랜지스터(300)는 기판(301), 게이트 전극(302), 게이트 절연막(303), 산화막(307), 소스/드레인전극(310) 및 반도체층(311)을 포함한다. 설명의 편의상, 도 2a 내지 도 2k와 동일한 구성요소에 대한 설명 및 전술한 공정과 동일한 제조공정에 대한 설명은 생략한다.
기판(301) 상에는 게이트 전극(302)이 형성된다. 게이트 전극(302) 상에는 게이트 절연막(303)이 형성된다. 게이트 절연막(203)은 감광제를 이용하며, 본 실시 예에서는 광과 반응하여 산을 발생시키는 유기물질(예를 들면, 동진케미켐(주)의 TR-8887-SA7)로 형성한다. 게이트 절연막(303) 상에는 산화막(307)이 형성된다. 산화막(307)은 시릴레이션 공정에서 발생된 실리콘(Si)과 기판(301) 측에 주입된 산소 가스(O2)가 결합함으로써 형성되는데, 이때, 게이트 절연막(303) 상에 자외선이 조사되면서 발생한 산(H+)이 촉매역할을 수행한다.
산화막(307) 상에는 유기 반도체 물질로 이루어진 저분자 반도체 물질(펜타센(pentacene), 폴리아세틸렌(polyacetylene), 프탈로시아닌(phthalocyanine) 등)이 도포되고, 도포된 유기 반도체 물질은 제작하고자 하는 패턴으로 패터닝되어 유기 반도체층(311)을 형성한다. 유기 반도체층(311)을 형성할 때는, 산소 플라즈마 식각 공정을 이용한다. 이때, 반도체층(311) 하부에 형성된 산화막(307)은 산소플라즈마 공정으로부터 게이트 절연막(303)의 손상을 방지한다. 그 다음, 유기 반도 체층(311) 상에는 소스/드레인 전극(310)이 형성된다. 본 실시 예에서는 반도체층(311)을 단일층으로 도시하고 있으나, 일반적으로 반도체층(311)과 소스/드레인 전극 사이에는 오믹컨택층이 더 형성된다.
실시 예들을 통해 본 발명에 따른 박막 트랜지스터를 제조하는 공정을 설명한 바에 따르면, 본 실시 예들에서는 게이트 절연막 상부에 산화막을 형성함으로써, 유기 반도체층 형성을 위해 사용되는 플라즈마 식각 공정 또는 소스/드레인 전극을 형성하기 위해 사용되는 유기성 용매에 의한 게이트 절연막의 손상이 방지된다.
본 발명은 첨부된 도면에 도시된 실시 예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 것을 이해할 수 있을 것이다.
이상, 전술에 따르면, 본 발명에서는 게이트 절연막을 감광성 유기물질로 형성하고 그 상부에 산화막을 형성함으로써, 소스/드레인 전극을 형성하기 위한 감광막 패턴 형성시 사용되는 유기성의 용매와 유기 반도체층을 산소 플라즈마로 식각공정에 의해 게이트 절연막이 손상되는 것을 방지할 수 있다. 이에 의해, 유기 박막 트랜지스터 소자의 특성을 향상시킬 수 있으며, 소자에 대해 제조 수율 역시 향 상시킬 수 있다.
Claims (15)
- 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극과 상기 기판상에 빛과 반응하여 산을 발생시키는 특성을 갖는 유기물질로 이루어진 게이트 절연막을 형성하는 단계;상기 게이트 절연막 표면에 소정 두께의 산화막을 형성시키는 단계;상기 산화막 상에 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극 사이에 채널영역이 위치하도록 상기 소스 및 드레인 전극 상에 소정 패턴을 갖는 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극과 상기 기판상에 빛과 반응하여 산을 발생시키는 특성을 갖는 유기물질로 이루어진 게이트 절연막을 형성하는 단계;상기 게이트 절연막 표면에 소정 두께의 산화막을 형성시키는 단계;상기 산화막 상에 채널영역을 포함하는 반도체층을 형성하는 단계상기 채널영역이 적어도 부분적으로 노출되도록 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조방법.
- 삭제
- 제1항 또는 제2항에 있어서, 상기 산화막을 형성하는 단계는상기 게이트 절연막에 빛을 쪼여 전면 노광시키는 단계와,상기 노광 단계를 통해 산이 발생되는 상기 게이트 절연막의 표면에 시릴레이션을 유도하는 단계와,상기 시릴레이션된 상기 게이트 절연막 표면에 열과 산소가스를 주입하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제4항에 있어서, 상기 열과 가스를 주입하는 단계에서 가해지는 열은 90 ~ 130℃ 온도범위인 박막 트랜지스터의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 소스 및 드레인 전극을 형성하는 단계는상기 산화막 상부에 소스 및 드레인 전극을 형성하기 위해 소정 패턴의 감광막을 형성하는 단계와,상기 감광막 상에 소스/드레인 금속층을 증착하는 단계와,상기 감광막을 리프트 오프 공정을 이용하여 제거하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 반도체층을 형성하는 단계는,상기 반도체층 상부에 감광막 패턴을 형성하는 단계와,상기 감광막 패턴을 이용하여 상기 반도체층을 패터닝하는 단계와,상기 반도체층을 패터닝 후, 상기 감광막 패턴을 제거하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제7항에 있어서,상기 반도체층은 유기 반도체층으로 펜타센(pentacene), 폴리아세틸렌(polyacetylene), 프탈로시아닌(phthalocyanine)을 포함하는 저분자 반도체 물질로 이루어지는 박막 트랜지스터의 제조방법.
- 기판상에 형성되는 게이트 전극;상기 게이트 전극 상에 형성되는 빛과 반응하여 산을 발생시키는 유기 물질로 이루어진 게이트 절연막;상기 게이트 절연막의 표면에 형성되는 소정 두께의 산화막;상기 산화막 상에 형성되며 채널영역을 포함하는 반도체층;상기 반도체층의 채널영역과 접촉하는 소스 전극 및 드레인 전극;을 포함하는 박막 트랜지스터.
- 제9항에 있어서,상기 반도체층의 상기 채널영역은 상기 소스 전극 및 드레인 전극 사이에 위치하도록 상기 소스 전극 및 드레인 전극 상에 형성되는 박막 트랜지스터.
- 제9항에 있어서,상기 반도체층의 상기 채널영역은 상기 소스 전극 및 드레인 전극 사이에 위치하도록 상기 소스 전극 및 드레인 전극 하부에 형성되는 박막 트랜지스터.
- 삭제
- 제10항 또는 제11항에 있어서,상기 반도체층은 유기 반도체층인 박막 트랜지스터.
- 제13항에 있어서,상기 유기 반도체층은 펜타센(pentacene), 폴리아세틸렌(polyacetylene), 프탈로시아닌(phthalocyanine)을 포함하는 저분자 반도체 물질인 박막 트랜지스터.
- 제10항에 있어서,상기 반도체층을 보호하기 위해 상기 채널영역의 상부에 형성되는 보호막을 더 포함하는 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050118998A KR100723289B1 (ko) | 2005-12-07 | 2005-12-07 | 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050118998A KR100723289B1 (ko) | 2005-12-07 | 2005-12-07 | 박막 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100723289B1 true KR100723289B1 (ko) | 2007-05-30 |
Family
ID=38278695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050118998A KR100723289B1 (ko) | 2005-12-07 | 2005-12-07 | 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100723289B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409635A (zh) * | 2014-12-16 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128124A (ja) | 2002-10-01 | 2004-04-22 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 |
| JP2004235298A (ja) | 2003-01-29 | 2004-08-19 | Pioneer Electronic Corp | 有機半導体素子及びその製造方法 |
| JP2004241528A (ja) | 2003-02-05 | 2004-08-26 | Ricoh Co Ltd | 有機半導体装置及びそれを有する表示素子 |
| KR20060013598A (ko) * | 2004-08-07 | 2006-02-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
-
2005
- 2005-12-07 KR KR1020050118998A patent/KR100723289B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128124A (ja) | 2002-10-01 | 2004-04-22 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 |
| JP2004235298A (ja) | 2003-01-29 | 2004-08-19 | Pioneer Electronic Corp | 有機半導体素子及びその製造方法 |
| JP2004241528A (ja) | 2003-02-05 | 2004-08-26 | Ricoh Co Ltd | 有機半導体装置及びそれを有する表示素子 |
| KR20060013598A (ko) * | 2004-08-07 | 2006-02-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409635A (zh) * | 2014-12-16 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN104409635B (zh) * | 2014-12-16 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US9728723B2 (en) | 2014-12-16 | 2017-08-08 | Boe Technology Group Co., Ltd. | Organic thin film transistor and manufacturing method thereof, array substrate |
| US10050200B2 (en) | 2014-12-16 | 2018-08-14 | Boe Technology Group Co., Ltd. | Organic thin film transistor and manufacturing method thereof, array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9159925B2 (en) | Process for imprint patterning materials in thin-film devices | |
| US20050208779A1 (en) | Imprint lithography process | |
| US9837609B2 (en) | Method for manufacturing an organic electronic device and organic electronic device | |
| US20080296562A1 (en) | Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices | |
| TW200425405A (en) | Method of forming contact holes and electronic device formed thereby | |
| CN109742089B (zh) | 显示基板、显示装置和显示基板的制造方法 | |
| WO2014185023A1 (en) | Method for forming epoxy-based planarization layer | |
| WO2017016236A1 (en) | Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof | |
| CN104409635B (zh) | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| KR100723289B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100662787B1 (ko) | 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법 | |
| WO2019229256A1 (en) | Transistor arrays | |
| KR20040031933A (ko) | 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 | |
| EP2985798B1 (en) | Method for manufacturing an organic electronic device | |
| US11417849B2 (en) | Fabrication of corrugated gate dielectric structures using atomic layer etching | |
| KR20200024327A (ko) | 탑 게이트 박막 트랜지스터의 제조 방법 | |
| CN114334617B (zh) | 一种用于基材上有机层光刻图案化的方法 | |
| KR20100074622A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100904735B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
| Guo et al. | LCDU improvement of EUV-patterned vias with DSA | |
| CN113488591A (zh) | 一种平面型无寄生电容的有机场效应晶体管及其制作方法 | |
| TW201923434A (zh) | 光致變裝置 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| TW201924104A (zh) | 用於薄膜電晶體(tft)裝置之半導體圖案化技術 | |
| KR101318083B1 (ko) | 어레이기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150427 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |