KR20120121747A - 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법 - Google Patents

트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20120121747A
KR20120121747A KR1020110039724A KR20110039724A KR20120121747A KR 20120121747 A KR20120121747 A KR 20120121747A KR 1020110039724 A KR1020110039724 A KR 1020110039724A KR 20110039724 A KR20110039724 A KR 20110039724A KR 20120121747 A KR20120121747 A KR 20120121747A
Authority
KR
South Korea
Prior art keywords
derivatives
transistor
gate insulating
insulating layer
electrode
Prior art date
Application number
KR1020110039724A
Other languages
English (en)
Other versions
KR101811807B1 (ko
Inventor
임규현
박종진
허재현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110039724A priority Critical patent/KR101811807B1/ko
Publication of KR20120121747A publication Critical patent/KR20120121747A/ko
Application granted granted Critical
Publication of KR101811807B1 publication Critical patent/KR101811807B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]

Abstract

트랜지스터, 이를 포함한 인버터 및 이들의 제조방법을 제공한다. 본 트랜지스터는 원통 형상의 기판, 기판의 외주면을 감싸는 게이트 전극, 게이트 전극의 외주면을 감싸는 게이트 절연층 및 게이트 절연층의 외주면에 형성된 소스 전극, 드레인 전극 및 채널층를 포함한다.

Description

트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법{Transistor, inverter comprising the same and methods of manufacturing transistor and inverter}
본 발명의 실시예는 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법에 관한 것이다.
박막 트랜지스터는 기판 상에 소스 전극 및 드레인 전극과 이 소스 전극 및 드레인 전극에 접하는 반도체층이 형성되고, 이들을 덮도록 게이트 절연층이 형성되며, 이 게이트 절연층 상에 게이트 전극이 형성되는 것과 같은 복수 개의 박막들로 이루어진 층상 구조를 갖는 것이 일반적이다. 그러나 이와 같은 박막 트랜지스터는 외부로부터의 스트레스에 의한 휨 등이 발생하는 경우 구성요소간의 박리와 같은 현상이 발생하여 플렉서블 특성이 좋지 않다.
최근에는 플렉서블 디스플레이 장치에 대한 수요가 증가하고 있는 바, 플렉서블 디스플레이 장치에 적용할 수 있는 트랜지스터 및 인버터의 개발이 요구되고 있다.
본 개시는 플렉서블한 트랜지스터 및 이를 포함한 인버터를 제공한다
그리고, 제조가 용이한 트랜지스터 및 이를 포함한 인버터를 제공한다.
본 발명의 일 유형에 따르는 트랜지스터는 원통 형상의 기판; 상기 기판의 외주면을 감싸는 게이트 전극; 상기 게이트 전극의 외주면을 감싸는 게이트 절연층; 및 상기 게이트 절연층의 외주면에 형성된 소스 전극, 드레인 전극 및 채널층;를 포함한다.
그리고, 상기 소스 전극 및 드레인 전극은 링 형상을 가질 수 있다.
또한, 상기 채널층은 반도체적 성질을 갖는 유기 물질을 포함할 수 있다.
그리고, 상기 유기 물질은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 그 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 그 유도체 중 적어도 하나일 수 있다.
또한, 상기 게이트 절연층은 유기 절연체를 포함할 수 있다.
그리고, 상기 기판은 광 파이버일 수 있다.
한편, 본 발명에 따른 인버터는 부하 트랜지스터; 및 상기 부하 트랜지스터와 연결된 스위칭 트랜지스터;를 포함하고, 상기 부하 트랜지스터 및 상기 스위칭 트랜지스터 중 적어도 하나는 앞서 기재된 트랜지스터이다.
그리고, 상기 부하 트랜지스터의 게이트 절연층과 상기 스위칭 트랜지스터의 게이트 절연층은 매질이 서로 다를 수 있다.
또한, 상기 부하 트랜지스터의 채널층과 상기 스위칭 트랜지스터의 채널층은 두께가 서로 다를 수 있다.
그리고, 상기 스위칭 트랜지스터의 채널층은 상기 부하 트랜지스터의 채널층보다 두께가 클 수 있다.
또한, 상기 부하 트랜지스터의 게이트 절연층은 전하가 트랩되지 않는 층을 포함하고, 상기 스위칭 트랜지스터의 게이트 절연층은 전하가 트랩된 층을 포함할 수 있다.
한편, 본 발명에 따른 트랜지스터의 제조 방법은, 원통 형상의 기판을 준비하는 단계; 딥 코팅 방식으로 상기 기판의 외주면에 게이트 전극을 형성하는 단계; 딥 코딩 방식으로 상기 게이트 전극의 외주면에 게이트 절연층을 형성하는 단계; 및 상기 게이트 절연층의 외주면에 소스 전극, 드레인 전극 및 채널층을 증착시키는 단계; 를 포함한다.
그리고, 상기 기판은 광 파이버일 수 있다.
본 개시의 일 실시예에 따른 트랜지스터는 외부로부터의 스트레스에 의한 휨 등이 발생할 경우에도 구성요소간의 박리와 같은 현상이 발생하지 않는다.
또한, 원통 형상의 기판상에 복수 개의 트랜지스터를 함께 제작할 수 있기 때문에 제조 방법이 용이해진다.
도 1은 본 발명의 바람직한 일 실시예에 따른 트랜지스터를 개략적으로 도시한 사시도이다.
도 2는 도 1의 II-II선을 따라 취한 단면도이다.
도 3 내지 도 5는 도 1 및 도 2에 도시된 트랜지스터를 제조하는 공정을 개략적으로 도시하는 사시도들이다.
도 6은 본 발명의 일 실시예에 따른 인버터의 단면도이다.
이하, 본 발명의 일 실시예에 따른 트랜지스터, 이를 포함하는 인버터 및 이들의 제조 방법을 첨부된 도면을 참조하여 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시될 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소들을 나타낸다.
첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 트랜지스터(100)를 개략적으로 도시한 사시도이며, 도 2는 도 1의 II-II선을 따라 취한 단면도이다.
상기 도면들을 참조하면, 먼저 원통 형상의 기판(101)이 일 방향으로 연장된다. 기판(101)은, 예를 들어, 절연성 물질로 이루어질 수 있다. 기판(101) 은, 예를 들어, 유리 기판과 같은 무기물 기판이거나, 폴리에틸렌 테리프탈레이트(PET, polyethylene terephthalate), 폴리에틸렌 나프탈레이트(PEN, polyethelenenaphthalate), 폴리에테르 술폰(PES, polyether sulfone), 폴리에테르 이미드(polyether imide), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리아크릴레이트(polyacrylate) 또는 이들 중 2 이상의 물질로 이루어진 연성 기판 (flexible substrate)일 수도 있다. 또한, 기판은 광 파이버일 수 도 있다.
그리고, 기판(101)을 감싸도록 게이트 전극(102) 및 게이트 절연층(103)이 순차적으로 형성되고, 게이트 절연층(103)의 외주면에 드레인 전극(104), 소스 전극(105) 및 채널층(106)이 배치될 수 있다. 소스 전극(105)과 드레인 전극(104)은 도 1 및 도 2에 도시된 바와 같이 게이트 절연층(103)을 감싸는 링 형상일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 게이트 절연층(103)의 외주면 일부에 소스 전극(105) 및 드레인 전극(104)이 형성될 수도 있다. 그리고, 채널층(106)은 드레인 전극(104)과 소스 전극(105)에 각각 접하도록 형성된다. 채널층(106)은 도 1 및 도 2에 도시된 바와 같이 소스 전극(105)과 드레인 전극(104)에 접하면서 게이트 절연층(103)을 감싸도록 형성될 수 있다.
게이트 절연층(103)은 절연체로 이루어진다. 게이트 절연층(103)으로 사용되는 물질의 예로서는 실리콘 옥사이드 및 실리콘 나이트라이드 등과 같은 무기 물질 또는 폴리이미드 등과 같은 유기 물질 등을 들 수 있다.
게이트 전극(102), 소스 전극(105) 및 드레인 전극(104)의 소재로서 금속 또는 전도성 고분자가 사용될 수 있다. 구체적으로, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌 비닐렌(poly phenylene vinylene), PEDOT(polyethylenedioxythiophene)/ PPS(polystyrenesulfonate) 혼합물 등을 예로 들 수 있으나, 이에 한정되지 않는다.
채널층(106)은 전도성 고분자 또는 반도체 성질을 가진 유기 물질로 형성될 수 있다. 유기 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다.
상기와 같은 트랜지스터(100)는 게이트 절연층(103)내의 게이트 전극(102)에 소정의 전기적 신호가 인가되면 채널층(106)에 채널이 형성되며, 이 채널을 통해 소스 전극(105)과 드레인 전극(104) 사이의 전기적 소통이 가능하게 된다.
상기와 같은 본 발명의 일 실시예에 따른 트랜지스터는 종래의 박막 트랜지스터와 달리 복수개의 층상구조를 갖지 아니하므로, 외부로부터의 스트레스에 의한 휨 등이 발생할 경우에도 구성요소간의 박리와 같은 현상이 최소화될 수 있다.
또한, 본 실시예에 따른 트랜지스터는 기판(101)이 연장된 방향으로의 축을 중심으로 대칭인 구조를 취하고 있는 바, 임의의 방향으로의 스트레스에 대해서도 동일한 스트레스가 각 구성요소에 인가된다. 그 결과, 모든 방향의 스트레스에 대해 균일한 내구성을 갖는다는 장점이 있다. 특히 채널층(106)이 유기 반도체층일 경우 이러한 플렉서블한 특성을 더욱 강화할 수 있다.
도 3 내지 도 5는 도 1 및 도 2에 도시된 트랜지스터를 제조하는 공정을 개략적으로 도시하는 사시도들이다.
먼저 도 3에 도시된 것과 같은 일 방향으로 연장된 원통 형상의 기판(101)을 준비한다. 그리고 도 4에 도시된 바와 같이 기판(101)의 외주면에 게이트 전극(102) 및 게이트 절연층(103)을 형성한다.
게이트 전극(102) 및 게이트 절연층(103)은 딥코팅(dip coating), 스핀코팅(spin coating), 프린팅(printing), 분무코팅(spray coating), 롤코팅(roll coating) 등의 습식공정을 이용하여 형성될 수 있다. 예를 들어, 5 내지 20 wt%의 농도를 갖는 절연 용액에 50 내지 300㎛/s의 속도로 기판(101)을 딥 코팅함으로써 게이트 절연층(103)이 형성될 수 있다.
이후 게이트 절연층(103)의 외주면에 드레인 전극(104) 및 소스 전극(105)을 링 형상으로 형성한다. 드레인 전극(104) 및 소스 전극(105)을 형성하는 방법은 다양한데, 예컨대 게이트 절연층(103) 외주면을 모두 덮도록 도전층을 형성하고 포토리소그래피 등의 방법을 이용하여 드레인 전극(104) 및 소스 전극(105)이 이격되도록 도전층의 일부분을 제거하여 형성할 수 있다.
그리고, 소스 전극(105)과 드레인 전극(104)을 형성한 후, 이들 전극에 각각 접하도록 채널층(106)을 형성함으로써 도 5에 도시된 것과 같은 트랜지스터(100)를 완성할 수 있다. 즉, 소스 전극(105)과 드레인 전극(104) 사이의 도전층이 제거된 영역에 유기 물질을 증착함으로써 채널층(106)을 형성한다. 유기 물질 증착시 증착 속도는 0.1 내지 0.5 A/s일 수 있다.
전술한 바와 같은 트랜지스터는 플렉서블 특성이 좋은 바, 트랜지스터를 구비하는 다양한 플렉서블 전자 기기에 이용될 수 있다. 상기한 전자 기기로서 TV, 라디오, MP3, 휴대폰 등이 있을 수 있다.
도 6은 본 발명의 일 실시예에 따른 인버터의 단면도이다.
도 6을 참조하면, 인버터(200)는 전기적으로 서로 연결된 제1 트랜지스터(110)와 제2 트랜지스터(120)를 포함한다. 상기한 두 개의 트랜지스터 중 어느 하나의 트랜지스터는 부하 트랜지스터(load transistor)로서 동작하고 다른 하나는 스위칭 트랜지스터(switching transistor)로 동작한다. 그리고, 스위칭 트랜지스터는 구동 트랜지스터(driving transistor)라 부를 수도 있다. 두 개의 트랜지스터 중 하나가 부하 트랜지스터로 동작하고 다른 하나가 스위칭 트랜지스터로 동작하기 위해서는 두 트랜지스터간의 문턱 전압간의 차이가 발생하여야 한다. 문턱 전압의 차이 발생은 후술하기로 한다. 설명의 편의를 도모하기 위해 제1 트랜지스터(110)를 부하 트랜지스터라 하고, 제2 트랜지스터(120)를 스위칭 트랜지스터로 동작한다고 한다.
제1 및 제2 트랜지스터(110, 120)는 도 1에 도시된 바와 같은 파이버(fiber) 형태의 트랜지스터일 수 있다. 즉, 원통 형상의 기판(SUB)상에 제1 및 제2 게이트 전극(G1, G2)이 이격되어 형성하되, 제1 및 제2 게이트 전극(G1, G2) 각각의 외주면에 제1 및 제2 게이트 절연층(GI1, GI2) 을 형성할 수 있다. 제1 및 제2 게이트 전극(G1, G2)(102)은 딥코팅(dip coating), 스핀코팅(spin coating), 프린팅(printing), 분무코팅(spray coating), 롤코팅(roll coating) 등의 습식공정을 이용하여 금속 또는 전도성 고분자층이 기판(SUB)의 외주면면에 형성되고 상기한 금속 또는 전도성 고분자층의 일 영역을 식각함으로써 형성된다. 제1 및 제2 게이트 절연층(GI1, GI2)도 습식 공정을 이용하여 절연 물질을 제1 및 제2 게이트 전극(G1, G2)의 외주면면에 형성하고, 제1 및 제2 게이트 전극(G1, G2)이 형성되지 않는 기판(SUB)이 노출되도록 절연 물질을 식각함으로써 형성할 수 있다.
그리고, 제1 게이트 절연층(GI1)의 외주면에 제1 드레인 전극(D1), 제1 소스 전극(S1) 및 제1 채널층(C1)을 형성하고, 제2 게이트 절연층(GI2)의 외주면에 제2 드레인 전극(D2), 제2 소스 전극(S2) 및 제2 채널층(C2)을 형성할 수 있다. 상기한 제1 및 제2 드레인 전극(D1, D2), 제1 및 제2 소스 전극(S1, S2) 및 제1 및 제2 채널층(C1, C2)은 열증착(thermal evaporation)법 등에 의해 형성될 수 있다. 제1 소스 전극(S1)과 제2 드레인 전극(D2)은 서로 분리되도록 형성할 수 있으나, 일체형으로 형성할 수도 있다.
다음, 제1 소스 전극(S1)과 제1 드레인 전극(D1)에 접하도록 제1 게이트 절연층(GI1)의 일 영역상에 제1 채널층(C1)을 형성하고, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)에 접하도록 제2 게이트 절연층(GI2)의 일 영역상에 제2 채널층(C2)을 형성한다.
그리고, 제1 드레인 전극(D1)은 전원(VDD)에 연결될 수 있고, 제2 게이트 전극(G2)은 입력단자(Vin)에 연결될 수 있다. 제1 소스 전극(S1), 제2 드레인 전극(D2) 및 제1 게이트 전극(G1)은 출력단자(Vout)에 공통으로 연결될 수 있고, 제2 소스 전극(S2)은 접지될 수 있다. 제1 게이트 전극(G1)은 출력단자(Vout)에 연결되는 대신 접지될 수도 있다. 상기와 같이 제1 및 제2 트랜지스터(110, 120)가 연결되면, 제1 및 제2 트랜지스터(110, 120)는 인버터로서 동작할 수 있다.
한편, 제1 트랜지스터(110)가 부하 트랜지스터로 동작하고 제2 트랜지스터(120)가 스위칭 트랜지스터로 동작하도록 하기 위해, 두 개 트랜지스터간의 문턱 전압의 차이가 발생할 수 있다.
문턱 전압의 차이를 발생시키기 위해, 제1 트랜지스터(110)의 제1 채널층(C1) 두께와 제2 트랜지스터(120)의 제2 채널층(C2) 두께를 다르게 할 수 있다. 예를 들어, 제2 트랜지스터(120)의 제2 채널층(C2) 두께를 제1 트랜지스터(110)의 제1 채널층(C1) 두께보다 크게 할 수 있으며, 제2 트랜지스터(120)의 제2 채널층(C2) 두께가 크면 클수록 문턱 전압의 차이가 클 수 있다.
또한, 제1 트랜지스터(110)의 제1 게이트 절연층(GI1)의 매질을 제2 트랜지스터(120)의 제2 게이트 절연층(GI2)의 매질과 다르게 할 수 있다. 매질의 차이로 문턱 전압의 차이를 발생시킬 수 있다.
또는 제1 게이트 절연층(GI1)은 전하가 거의 또는 전혀 트랩되지 않는 층으로 형성하고, 제2 게이트 절연층(GI2)은 전하가 트랩된 층으로 형성시킬 수 있다. 제1 게이트 절연층(GI1)에는 전하가 거의 또는 전혀 트랩되지 않고, 제2 게이트 절연층(GI2)에는 다량의 전하가 트랩되어 있다는 조건을 만족하는 한, 제1 게이트 절연층(GI1)과 제2 게이트 절연층(GI2)의 물질, 구조, 구성층들의 두께 등은 다양하게 변화될 수 있다. 제1 게이트 절연층(GI1)과 제2 게이트 절연층(GI2)은 단층 또는 다층 구조를 가질 수 있고, 동일 구조 또는 서로 다른 구조를 가질 수 있으며, 그 구성층들의 두께도 다를 수 있다.
동일 물질로 제1 및 제2 트랜지스터(110, 120)를 제조한 후 제2 게이트 절연층(GI2)을 전하가 트랩되는 층으로 변형시킬 수 있다.
예를 들어, 동일 물질로 제1 및 제2 트랜지스터(110, 120)를 제조한 후, 입력단자(Vin)를 통해 제2 게이트 전극(G1)에 고전압을 인가한다. 고전압은 예컨대, 약 10V 이상의 전압일 수 있고, 비교적 긴 시간(약 0.5ms 이상) 동안 인가할 수 있다. 또는 제2 게이트 전극(G2)에 고전압을 인가하면서, 제1 드레인 전극(D1)에도 고전압을 인가할 수 있다. 이와 같이, 제2 게이트 전극(G2) 또는 제2 게이트 전극(G2)과 제1 드레인 전극(D1)에 고전압을 인가하면, 제2 채널층(C2)과 제2 게이트 전극(G2) 사이의 제2 게이트 절연층(GI2)에 전하가 트랩될 수 있다. 상기한 전하 트랩 메카니즘은 전술한 것들에 한정되지 않는다.
이와 같이, 제2 게이트 절연층(GI2)에 전하가 트랩됨에 따라 그것을 포함하는 트랜지스터, 즉, 제2 트랜지스터(120)의 문턱전압이 음(-)의 값에서 양(+)의 값으로 변화될 수 있다.
그리고, 제1 게이트 전극(G1)에는 고전압이 인가되지 않기 때문에, 제1 게이트 절연층(GI1)에는 전하가 거의 또는 전혀 트랩되지 않을 수 있다. 따라서 복수개의 트랜지스터의 구조가 동일하더라도, 어느 하나의 트랜지스터에 대한 게이트 절연층에만 전하가 트랩될 수 있다. 그럼에도, 부하 트랜지스터의 게이트 절연층은 스위칭 트랜지스터의 게이트 절연층과 달리 전하가 트랩되기 어려운 구조 및 물질로 형성할 수 있다. 이를 통해, 부하 트랜지스터의 게이트절연층에 전하가 트랩될 가능성을 더욱 낮출 수 있다
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
100: 트랜지스터 101: 기판
102: 게이트 전극 103: 게이트 절연층
104: 드레인 전극 105: 소스 전극,
106: 채널층

Claims (13)

  1. 원통 형상의 기판;
    상기 기판의 외주면을 감싸는 게이트 전극;
    상기 게이트 전극의 외주면을 감싸는 게이트 절연층; 및
    상기 게이트 절연층의 외주면에 형성된 소스 전극, 드레인 전극 및 채널층;를 포함하는 트랜지스터.
  2. 제 1항에 있어서,
    상기 소스 전극 및 드레인 전극은 링 형상을 가지는 트랜지스터.
  3. 제 1항에 있어서,
    상기 채널층은 반도체적 성질을 갖는 유기 물질을 포함하는 트랜지스터.
  4. 제 3항에 있어서,
    상기 유기 물질은,
    펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 그 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 그 유도체 중 적어도 하나인 트랜지스터.
  5. 제 1항에 있어서,
    상기 게이트 절연층은 유기 절연체를 포함하는 트랜지스터.
  6. 제 1항에 있어서,
    상기 기판은 광 파이버인 트랜지스터.
  7. 부하 트랜지스터; 및
    상기 부하 트랜지스터와 연결된 스위칭 트랜지스터;를 포함하고,
    상기 부하 트랜지스터 및 상기 스위칭 트랜지스터 중 적어도 하나는 청구항 1에 기재된 트랜지스터인 인버터.
  8. 제 7항에 있어서,
    상기 부하 트랜지스터의 게이트 절연층과 상기 스위칭 트랜지스터의 게이트 절연층은 매질이 서로 다른 인버터.
  9. 제 7항에 있어서,
    상기 부하 트랜지스터의 채널층과 상기 스위칭 트랜지스터의 채널층은 두께가 서로 다른 인버터.
  10. 제 9항에 있어서,
    상기 스위칭 트랜지스터의 채널층은 상기 부하 트랜지스터의 채널층보다 두께가 큰 인버터.
  11. 제 7항에 있어서,
    상기 부하 트랜지스터의 게이트 절연층은 전하가 트랩되지 않는 층을 포함하고, 상기 스위칭 트랜지스터의 게이트 절연층은 전하가 트랩된 층을 포함하는 인버터.
  12. 원통 형상의 기판을 준비하는 단계;
    딥 코팅 방식으로 상기 기판의 외주면에 게이트 전극을 형성하는 단계;
    딥 코딩 방식으로 상기 게이트 전극의 외주면에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층의 외주면에 소스 전극, 드레인 전극 및 채널층을 증착시키는 단계; 를 포함하는 트랜지스터의 제조 방법.
  13. 제 12항에 있어서,
    상기 기판은 광파이버인 트랜지스터의 제조 방법.
KR1020110039724A 2011-04-27 2011-04-27 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법 KR101811807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039724A KR101811807B1 (ko) 2011-04-27 2011-04-27 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039724A KR101811807B1 (ko) 2011-04-27 2011-04-27 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120121747A true KR20120121747A (ko) 2012-11-06
KR101811807B1 KR101811807B1 (ko) 2017-12-26

Family

ID=47508150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039724A KR101811807B1 (ko) 2011-04-27 2011-04-27 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법

Country Status (1)

Country Link
KR (1) KR101811807B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160104195A (ko) * 2015-02-25 2016-09-05 삼성디스플레이 주식회사 플렉서블 표시 장치
CN113097229A (zh) * 2021-03-25 2021-07-09 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法、显示面板
CN113471298A (zh) * 2021-06-23 2021-10-01 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG165252A1 (en) 2009-03-25 2010-10-28 Unisantis Electronics Jp Ltd Semiconductor device and production method therefor
JP4530098B1 (ja) 2009-05-29 2010-08-25 日本ユニサンティスエレクトロニクス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160104195A (ko) * 2015-02-25 2016-09-05 삼성디스플레이 주식회사 플렉서블 표시 장치
US9564479B2 (en) 2015-02-25 2017-02-07 Samsung Display Co., Ltd. Flexible display
CN113097229A (zh) * 2021-03-25 2021-07-09 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法、显示面板
CN113471298A (zh) * 2021-06-23 2021-10-01 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及电子设备

Also Published As

Publication number Publication date
KR101811807B1 (ko) 2017-12-26

Similar Documents

Publication Publication Date Title
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP2006173616A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP5477750B2 (ja) 有機電界効果型トランジスタ
KR101039024B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR101811807B1 (ko) 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
JP5403614B2 (ja) 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
JP5548976B2 (ja) 半導体装置
KR101204338B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100647694B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법
US20170372972A1 (en) Electronic circuit device and method for manufacturing electronic circuit device
KR101286526B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
TWI678739B (zh) 電晶體及電晶體的製造方法
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
JP6273374B2 (ja) トランジスタ、および、トランジスタの製造方法
KR101048676B1 (ko) 광 감응성 유기 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant