JP5477750B2 - 有機電界効果型トランジスタ - Google Patents

有機電界効果型トランジスタ Download PDF

Info

Publication number
JP5477750B2
JP5477750B2 JP2010517840A JP2010517840A JP5477750B2 JP 5477750 B2 JP5477750 B2 JP 5477750B2 JP 2010517840 A JP2010517840 A JP 2010517840A JP 2010517840 A JP2010517840 A JP 2010517840A JP 5477750 B2 JP5477750 B2 JP 5477750B2
Authority
JP
Japan
Prior art keywords
field effect
organic
semiconductor layer
effect transistor
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010517840A
Other languages
English (en)
Other versions
JPWO2009157284A1 (ja
Inventor
秀一 永松
授 高嶋
敬一 金藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Priority to JP2010517840A priority Critical patent/JP5477750B2/ja
Publication of JPWO2009157284A1 publication Critical patent/JPWO2009157284A1/ja
Application granted granted Critical
Publication of JP5477750B2 publication Critical patent/JP5477750B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、共役系高分子からなる有機半導体を用いた有機電界効果型トランジスタに関する。
電界効果型トランジスタ(Field Effect Transistor, FET)のチャネル領域(電流通路)に有機半導体を用いる有機電界効果型トランジスタは、無機半導体を用いる電界効果型トランジスタと比較して、スクリーン印刷等のインク塗布技術により安価に製造することが可能である上、フレキシブルであり大面積化が容易であるという利点を有する。従って、近年、その実用化に向けた技術開発が盛んに行われている。有機電界効果型トランジスタは、ペンタセンなどを用いる低分子系有機トランジスタと、ポリチオフェンなどを用いる高分子系有機トランジスタの2種類に大別される。低分子系トランジスタは、真空蒸着などにより作製されデバイス性能の再現性もよく、ディスプレイの駆動回路に用いられているが、柔軟性の観点からは、高分子系トランジスタの方が優れており、その高性能化が望まれている。
有機半導体材料を用いた有機電界効果型トランジスタは、その有機半導体材料の絶縁性をトランジスタのオフ状態として用いている。ペンタセンなどの低分子材料は、成膜を真空蒸着などで行うため、その薄膜には不純物などが含まれにくく絶縁性は維持しやすい。しかし、高分子材料は合成時の残留触媒、湿式プロセスの薄膜作成過程において、不純物イオンの混入や大気中の酸素・水分などにより、容易に導電状態である酸化状態に変化するので、絶縁性の維持が困難である。従って、従来の高分子材料を用いた有機電界効果型トランジスタでは、半導体層内に含まれる不純物などによりノーマリーオン状態のトランジスタが多い。また同様に、これらの理由から高分子材料を用いた有機トランジスタでは、特性の再現性のコントロールが困難である。
これらを解決する手法として、例えば、酸化され難い共役系高分子などを用いる方法が提案されているが、半導体層内に含まれる不純物などの影響を本質的に抑制できていない。
これら不純物が半導体層に含まれる場合、不純物ドーピングによる共役系高分子の絶縁性の低下からくるサブスレッショルド特性の低下のみならず、不純物イオンの分極によるトランジスタ特性のヒステリシス発現などトランジスタ特性を著しく低下させてしまう。また、他の解決手法として、共役系高分子材料の残留触媒(金属イオン)の除去、溶媒の蒸留・用具の洗浄の徹底、グローブボックスなど脱酸素・脱水分雰囲気制御下での作製等の対策も講じられている。しかしこれらには専用の設備が必要であること、また、これらの操作は徹底して行わなければ効果が期待できないという制約が存在する。その他、共役系高分子材料を用いる有機電界効果型トランジスタに関して、色々な提案がなされているが、前記問題点を解決するに至ってはいない(例えば、特許文献1〜6参照)。
特開平1−259563号公報 特開平5−326923号公報 特開2003−119255号公報 特開2004−327553号公報 特開2006−294667号公報 国際公開第2005/122233号パンフレット
本発明の目的・課題は、前記のごとき問題点・課題を解決し、容易かつ簡便(低コスト)な共役系高分子材料を使う手法により、絶縁性を維持しやすい有機電界効果型トランジスタを提供することである。
本発明は、ソース電極とドレイン電極の間で電流通路となる有機半導体層が空乏層を含む共役系高分子からなり、該有機半導体層の導電率をゲート電極によって制御する有機電界効果型トランジスタにおいて、前記空乏層が、共役系高分子からなる前記有機半導体層にショットキー接合する還元性物質を接合させることによって形成されたものであり、かつ、該還元性物質は不連続膜として前記有機半導体層上に堆積されていることを特徴とする有機電界効果型トランジスタである。
本発明は、ソース電極とドレイン電極間の電流通路である有機半導体層の導電率をゲート電極によって制御する有機電界効果型トランジスタにおいて、該有機半導体層を、空乏状態にする。具体的には、例えば、有機半導体層に用いられるp型半導体性共役系高分子膜上に、還元性物質、例えば、低仕事関数の金属アルミニウムなどを成膜すると、その接触界面において、アルミニウム内部の自由電子が、その濃度差によりp型半導体性共役系高分子膜内部へと移動する。高分子膜内部へ移動した電子は、高分子膜内部にある不純物であるアクセプタと結合しアクセプタイオンとなる。このとき、アクセプタに捕縛されていた高分子の電子とアルミニウムの電子が置換することで、高分子が脱ドープ状態へと遷移する。また、アクセプタイオンにより空間電荷領域が形成され、ショットキー接合が形成される。その結果、その接触界面に空乏層が形成され、非常に高い絶縁状態を維持できる。
本発明においては、このような空乏層を、有機電界効果型トランジスタのチャネル領域に形成することで、オフ電流の抑制ができ、ノーマリーオフ状態のトランジスタを作製できる。更に、ゲート電圧により、空乏層の高い絶縁状態から導電状態に遷移するため、急峻なサブシュレッショルド特性が実現できる。
本発明の共役系高分子からなる有機半導体を用いた有機電界効果型トランジスタは、有機半導体層が非常に高い絶縁性を示す空乏層となり、高インピーダンスなデバイスとなる。また、不純物が還元物質に捕縛されており可動イオンとして振舞うことをできず、トランジスタ特性のヒステリシスを抑制できる。また、完全な空乏状態からオン状態に変化するので、急峻なサブスレッショルド特性を実現できる。
これまで実現されている有機トランジスタを用いたフレキシブルディスプレイでは、低分子有機半導体であるペンタセンを半導体層に用いてきたが、ペンタセンは柔軟性を持っておらず、真の意味でのフレキシブルな特性は実現できていない。本発明によると、材料自体に柔軟性をもつ共役系高分子を半導体層に用い、低分子有機半導体並みのトランジスタ特性を実現でき、フレキシブルディスプレイ開発が加速される。
従来の典型的な有機電界効果型トランジスタ素子の形態を、模式的に示す図である。 従来の典型的な有機電界効果型トランジスタ素子の他の形態を、模式的に示す図である。 本発明の空乏型有機電界効果型トランジスタ素子の形態を、模式的に示す図である。 本発明の空乏型有機電界効果型トランジスタ素子の他の形態を、模式的に示す図である。 従来の素子と還元性物質としてアルミニウムを用いた場合の本発明の素子から得られた伝達特性を比較して示した図である。 従来の素子と還元性物質としてインジウムを用いた場合の本発明の素子から得られた伝達特性を比較して示した図である。 還元性物質として用いたアルミニウムの膜厚を変化させた時に本発明の素子から得られた伝達特性を比較して示した図である。
本発明は、ソース電極とドレイン電極の間で電流通路となる有機半導体層が空乏層を含む共役系高分子からなり、該有機半導体層の導電率をゲート電極によって制御する有機電界効果型トランジスタにおいて、前記空乏層が、共役系高分子からなる前記有機半導体層にショットキー接合する還元性物質を接合させることによって形成されたものである。
本発明においては、前記空乏層は、共役系高分子からなる有機半導体層に、ショットキー接合する還元性物質を接合させることによって形成される。有機半導体層に還元性物質を接合させる方法・手段としては、有機半導体層に還元性物質を適量堆積及び/又は混入する方法・手段によればよく、かかる方法・手段によって空乏層を有する(含む)有機半導体層が得られる。
一般に、電界効果トランジスタ(FET)は、半導体中の電子や正孔(キャリア)の流れが電界により制御されることを利用した増幅用の素子である。この素子は、ゲート電極、ソース電極、ドレイン電極の三つの電極を持ち、ゲート電極からの信号の付与により、ソース電極とドレイン電極間のチャネル領域(電流通路)の幅が変わり、それによりドレイン電極への出力電流が変調されるという特徴を有する。
以下、図面を用いて本発明の有機電界効果型トランジスタを説明する。
図1は、本発明の対象となる有機電界効果型トランジスタの概略断面図を示す。本発明の対象となる有機電界効果型トランジスタは、基板1上に膜状のゲート電極2、ゲート絶縁層3、有機半導体層4を順次積層し、さらに有機半導体層4の上に一対の膜状のソース電極5およびドレイン電極6を形成した構造を有する。なお、図1に示された有機電界効果型トランジスタの構造又は形態は、有機電界効果型トランジスタの一つの例であり、かかる形態に限ることなく、例えば、図2に示すような形態であってもよい(1〜6の部材は図1と同じ)。本発明は、図1や図2のような形態だけでなく、あらゆる形態の有機電界効果型トランジスタに適用できる。
図3は、本発明に係る空乏層を有する有機電界効果型トランジスタの概略断面図を示す。本発明の有機電界効果型トランジスタは、基板1上に膜状のゲート電極2、ゲート絶縁層3、有機半導体層4を順次積層し、さらに有機半導体層4の上に一対の膜状のソース電極5およびドレイン電極6を形成し、さらに有機電界効果型トランジスタ上部に還元性物質7を堆積し、有機半導体層4の内部に空乏層8を形成した構造を有する。なお、図3に示された本発明の有機電界効果型トランジスタの構造又は形態は、一つの例であり、かかる形態に限ることなく、例えば、図4に示すような形態であってもよい(1〜8の部材は図3と同じ)。有機電界効果型トランジスタの形態自体は特に限定されるものではない。
本発明の有機電界効果型トランジスタにおいて、基板1は、有機電界効果型トランジスタの自立性を確保するためのものであり、特に材質が限定されないが、例えば、ガラス基板、各種樹脂基板、Siなどの半導体基板など各種の基板を好適に用いることができる。ここで、基板の加工性や機械強度の観点からは、Si基板が好適に使用される。また、電子ペーパーなどの用途では、ポリエチレンナフタレート(Polyethylene naphthalate, PEN)などの可とう性の高い樹脂が好適に用いられる。また、図1〜4の実施形態では、基板1とゲート電極2とをそれぞれ別の材質又は部材として構成しているが、有機電界効果型トランジスタの自立性を確保するという観点から、ゲート電極2に十分な厚みを持たせて、自立膜(自立層)とすることで、基板としての役割も兼ねさせることもできる。
ゲート電極2は、ソース−ドレイン電流を制御するために用いられる電極である。ゲート電極2の材料としては、導電性のものであれば特に制限はなく、例えば、クロム(Cr)、タンタル(Ta)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、スズ(Sn)、リチウム(Li)、カルシウム(Ca)などの金属材料、これら金属の酸化物、酸化インジウム・スズ(ITO)、酸化亜鉛(ZnO)、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジルなどの公知の導電性ポリマーなどを好適に用いることができる。
基板1を使用する場合のゲート電極2の厚さとしては特に制限されるものではないが、通常、10nm〜150nmである。一方、ゲート電極2を基板として兼用する場合には、十分な自立性を持たせるために、ゲート電極2の厚みは、10μm〜0.5mmであることが好ましい。
ゲート絶縁層3は、ゲート電極2と有機半導体層4の間に設けられるものである。ゲート絶縁層3を構成する材料は、絶縁機能を有する限りにおいて特に限定されるものではない。具体的には、酸化シリコン(SiO)、酸化アルミ(Al)、酸化タンタル(Ta)等の金属酸化膜、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、ポリエチレン、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリメチルメタクリレート、ポリカーボネート、ポリフッ化エチレン、ポリスチレン、ポリキシリレン、セルロース、プルラン、サイトップ等の有機化合物の少なくとも一つで構成される絶縁層であればよい。特にゲート電極2を基板として兼用する場合に好適である、Si基板を使用する場合には、その表面を酸化することで形成することができるSiOを、ゲート絶縁層3として用いることができる。
ゲート絶縁層3の厚さは、ゲート電極とソース電極の間の絶縁性を確保できればよく、特に制限されるものではないが、通常、100〜1000nmである。
なお、ゲート絶縁層3にSiOを使用する場合、有機半導体層4を構成する本発明の有機半導体材料は疎水性が高いため、ゲート絶縁層3の表面を疎水化することが好ましい。SiOを疎水化することで、ゲート絶縁層3と有機半導体層4の界面のトラップ準位が減少するため、トランジスタの特性が向上する。SiOを疎水化する方法は、特に限定されず従来公知の方法でよいが、シランカップリングによる方法が好適であり、具体的には、アルキルトリクロロシラン(R−SiCl)またはアルキルトリアルコキシシラン溶液にSiO2基板を浸漬、キュアリング、リンス処理を経て疎水化する方法が挙げられる。
また、ポリエチレンナフタレート(PEN)基板などの樹脂基板の場合は、基板自身の疎水性が高いため、特に特別な前処理を行うことなく、ゲート絶縁層3として好適に使用可能であるという利点がある。
本発明において、有機半導体層4を形成する共役系高分子としては、分子中に共役系を有する有機化合物の単独重合体又は共重合体からなるものを用いることが好ましく、例えば、チオフェン類、フェニレン類、フェニレンビニレン類、ピリジン類、ベンゾチアジアゾール類、フルオレン類及びそれらの誘導体の単独重合体又は共重合体のいずれかにより形成されたもの等が挙げられる。好ましいのは、ポリチオフェン、ポリフェニレン、ポリフェニレンビニレン、ポリフルオレン及びそれらの誘導体あるいはそれらの共重合体である。特に好ましいのは、ポリチオフェン誘導体である。
有機半導体層4をゲート絶縁層3の上に形成する方法は、特に限定されず、公知の成膜(積層)方法を用いることができる。例えば、本発明の有機半導体材料を適切な溶剤に溶解して調製した溶液を、キャストコート、スピンコート、インクジェット法、アブレーション法などの公知の塗布技術によって形成する方法(以下、塗布法)や、真空蒸着などの気相成膜法などが挙げられる。
上述のように塗布法は、設備が簡易でよいため、低コスト化、量産化することが容易になるという利点がある。塗布法において、溶剤としては、本発明の化合物を溶解して適切な濃度の溶液が調製できるものであれば特に制限はないが、具体的には、クロロホルムや1,2−ジクロロエタンなどのハロゲン化アルキル系溶媒、トルエン、o−ジクロロベンゼン、ニトロベンゼン、m−クレゾールなどの芳香族系溶媒、N−メチルピロリドン、二硫化炭素などを挙げることができる。
ソース電極5、ドレイン電極6は、有機半導体層4の上に設けられた一対の膜状の電極であり、ソース電極5から有機半導体層4を介してドレイン電極6に電流を供給することができる。ソース電極5、ドレイン電極6の材料としては、導電性材料であれば特に制限はなく、上述のゲート電極2と同様の材料を挙げることができる。この中でも、有機半導体層4との接触面において電気抵抗が少ないものが好ましく、具体的にはCu、Ag、Pt、Auをあげることができ、化学的に安定で触媒活性が小さいAuが特に好適である。
これらの電極の形成方法としては、有機半導体層上にシャドウマスクを配置し、上記金属を原料として真空蒸着法やスパッタリング法などを用いて電極形成する方法、上記金属を原料として真空蒸着法やスパッタリング法などを用いて形成した薄膜を、公知のフォトリソグラフ法やリフトオフ法を用いて電極形成する方法、金属箔上に熱転写する方法、インクジェットなどによるレジストを用いてエッチングする方法がある。また、導電性ポリマーの溶液あるいは分散液、導電性微粒子分散液を直接インクジェットによりパターニングする方法、塗工膜からリソグラフやレーザーアブレーションなどにより形成する方法などが挙げられる。
本発明で用いられる還元性物質7は、有機半導体層4の上部あるいは内部に堆積、混和され形成される。また、本発明で用いられる還元性物質7としては、仕事関数ができるだけ小さいものを選ぶことが好ましく、仕事関数4.3eV以下であることが好ましい。低仕事関数金属の具体例としては、例えば、Ag(4.26eV)、Al(4.06,4.28eV)、Ba(2.52eV)、Ca(2.9eV)、Ce(2.9eV)、Cs(1.95eV)、Er(2.97eV)、Eu(2.5eV)、Gd(3.1eV)、Hf(3.9eV)、In(4.09eV)、K(2.28eV)、La(3.5eV)、Li(2.93eV)、Ng(3.66eV)、Na(2.36eV)、Nd(3.2eV)、Rb(4.25eV)、Sc(3.5eV)、Sm(2.7eV)、Ta(4.0,4.15eV)、Y(3.1eV)、Yb(2.6eV)、Zn(3.63eV)などが挙げられる。特に、アルミニウムとインジウムが好ましい。
また、本発明においては、還元性物質が、有機半導体層である前記共役系高分子のイオン化ポテンシャルより、0.5eV以上低い仕事関数を有する金属が好ましい。
還元性物質はそれ自身で連続膜となると、その電気伝導性によりソース−ドレイン電極間を短絡するので、不連続膜である方が望ましい。平均膜厚は10nm以下、更には7nm以下であるものが好適であり、特に2nm程度が好ましい。
有機半導体層4に用いられるp型半導体性共役系高分子は、アルミニウムなどの低仕事関数金属との接触界面においてショットキー接合し、その界面に空乏層8を形成する。即ち、アルミニウム等から接合界面を通して移動してきた電子が、有機半導体層内の不純物(アクセプタイオン)と結合しこれを無効化する。これにより不純物の影響を抑制できる。また、有機半導体層の膜厚と空乏層膜厚を同等にすれば、チャネル領域全体が空乏状態となり、非常に高い絶縁状態を形成できる。即ち、オフ電流の抑制ができ、ノーマリーオフ状態のトランジスタを作製できる。更にゲート電圧により、空乏層8の高い絶縁状態から導電状態に遷移するため、急峻なサブシュレッショルド特性が実現できる。かかる状態のものも、本発明の「空乏層を含む共役系高分子からなる有機半導体層」という定義に含まれるものである。
本発明の有機電界効果型トランジスタを製造するに際しては、先ず、ゲート電極の表面にゲート絶縁層を形成し、その層の上に、有機半導体から成る層を形成する。ソース電極及びドレイン電極は、有機半導体層を形成した後、あるいは有機半導体層に対して下記の操作を行った後に形成しても良いし、有機半導体層を形成する前にゲート絶縁層上に形成しても良い。後者の方が電極の作製が容易である上、電極作製時の熱等により有機半導体層を劣化させることがない。また、全ての積層工程は反転させても良い。有機半導体層は、ソース電極とドレイン電極の間の、少なくともチャネル領域を含む領域に形成すれば良い。
本発明の有機電界効果型トランジスタは、前記有機半導体層、ソース電極、ドレイン電極、ゲート絶縁層、ゲート電極の他、通常、電子デバイスに用いられる配線や保護膜等から構成される。
本発明の有機電界効果型トランジスタは、通常の有機電界効果型トランジスタの作成法に準じて製造される。例えば、電極の作成には、蒸着やスパッタ法とそれをパターニングするためのマスク蒸着あるいはリソグラフィー法が用いられる。あるいは、銀パウダーとバインダー樹脂と溶剤から形成される銀ペーストを、スキージ印刷、塗布法、インクジェット法等により成膜する方法が用いられる。ゲート絶縁層は、ゲート基板の全面熱酸化、スパッタ法、ゲート金属の陽極酸化法、有機絶縁膜の蒸着やスピンコート成膜、スキージ印刷、塗布法、インクジェット法により作成される。有機半導体層は、溶液によるスピンコート成膜、スキージ印刷、塗布法及びインクジェット法等による成膜法で作成される。
素子の封止については、無機膜のフィラメントCVD法、有機膜の蒸着や蒸着重合法、ポリマーのスピンコート法やラミネート法などが行われる。重合の熱処理を除けば、いずれの方法もプロセス温度は室温からせいぜい100℃であり、基板温度が一番高くなるのは金属などの蒸着時の受動的な温度上昇によるものである。従って、全体的に低温プロセスであり、フイルム基板との相性も良い。ソース電極、ドレイン電極、ゲート電極に対しては、金属配線層が接続されるようになっている。
以下、実施例により本発明を具体的に説明する。
ゲート絶縁膜及びゲート電極として、膜厚300nmの酸化膜付きシリコンウェハを用いた。酸化膜上部に、オクチルトリクロロシランにより表面疎水化処理を行った。その上部に有機半導体層として、ポリチオフェン誘導体(PT)を有機溶媒クロロホルムに溶解させた溶液から、回転塗布法によりPT膜を成膜した。膜厚は約20nmであった。次にPT薄膜の上部に、金を約50nm真空蒸着することによりソース電極及びドレイン電極を形成した。このプロセスにより、図1に示すような典型的な有機トランジスタ素子が得られた。
上記プロセスにより得られた素子の上部に、アルミニウム(Al)を水晶振動子による膜厚モニタにおいて平均膜厚2nm真空蒸着することにより、図3に示すような空乏型有機トランジスタ素子(本発明の空乏層を含む有機半導体層を構成要素とする有機電界効果型トランジスタ)を得た。
以上のようにして製造した2つの素子について、トランジスタ特性評価を行った。図5に、これらの素子から得られた伝達特性を示した。典型的な有機トランジスタ素子では、ゲート電圧VG=+20Vより緩やかにON状態となっており(図中の黒丸)、またオフ電流値はnAレベルで、オン・オフ比は4桁程度であるのに対し、本発明による空乏型有機トランジスタ素子では、ゲート電圧VG=0Vでは完全なオフ状態を維持し(図中の白丸)、ゲート電圧VG=−5V付近よりオン状態へと急峻に遷移している。また、オフ電流値はpAレベルであり、非常に高い絶縁性を示しており、そのオン・オフ比は7桁に向上していることが分かる。
ゲート絶縁膜及びゲート電極として、膜厚300nmの酸化膜付きシリコンウェハを用いた。酸化膜上部に、オクタデシルトリクロロシランにより表面疎水化処理を行った。その上部に有機半導体層として、ポリ(3−ヘキシルチオフェン)(P3HT)を有機溶媒クロロホルムに溶解させた溶液から、回転塗布法によりP3HT膜を成膜した。膜厚は約20nmであった。次にP3HT薄膜の上部に、金を約50nm真空蒸着することによりソース電極及びドレイン電極を形成した。このプロセスにより、図1に示すような典型的な有機トランジスタ素子が得られた。
上記プロセスにより得られた素子の上部に、インジウム(In)を水晶振動子による膜厚モニタにおいて平均膜厚2nm真空蒸着することにより、図3に示すような空乏型有機トランジスタ素子(本発明の空乏層を含む有機半導体層を構成要素とする有機電界効果型トランジスタ)を得た。
以上のようにして製造した2つの素子について、トランジスタ特性評価を行った。図6に、これらの素子から得られた伝達特性を示した。典型的な有機トランジスタ素子では、ゲート電圧VG=+40Vより緩やかにON状態となっており(図中の黒丸)、またオフ電流値はnAレベルで、オン・オフ比は3桁程度であるのに対し、本発明による空乏型有機トランジスタ素子では、ゲート電圧VG=0Vでは完全なオフ状態を維持し(図中の白丸)、ゲート電圧VG=−10V付近よりオン状態へと急峻に遷移している。また、オフ電流値はpAレベルであり、非常に高い絶縁性を示しており、そのオン・オフ比は4桁に向上していることが分かる。
ゲート絶縁膜及びゲート電極として、膜厚300nmの酸化膜付きシリコンウェハを用いた。その上部に有機半導体層として、ポリ(3−ヘキシルチオフェン)(P3HT)を有機溶媒クロロホルムに溶解させた溶液から、回転塗布法によりP3HT膜を成膜した。膜厚は約20nmであった。次にP3HT薄膜の上部に、金を約50nm真空蒸着することによりソース電極及びドレイン電極を形成した。このプロセスにより、図1に示すような典型的な有機トランジスタ素子が得られた。
上記プロセスにより得られた素子の上部に、アルミニウム(Al)を水晶振動子による膜厚モニタにおいて平均膜厚がそれぞれ0.5、1.0、2.0、5.0、10.0nmとなるように真空蒸着することにより、図3に示すような空乏型有機トランジスタ素子(本発明の空乏層を含む有機半導体層を構成要素とする有機電界効果型トランジスタ)を得、上部に堆積する還元物質の平均膜厚依存性を評価した。
以上のようにして製造した素子について、トランジスタ特性評価を行った。図7に、これらの素子から得られた伝達特性を示した。典型的な有機トランジスタ素子では、ゲート電圧VG=+40Vより緩やかにON状態となっており、またオフ電流値はnAレベルで、オン・オフ比は3桁程度であるのに対し、本発明によるAlの平均膜厚が0.5、1.0、2.0、5.0nmの空乏型有機トランジスタ素子では、ゲート電圧VG=0V以上では完全なオフ状態を維持し、ゲート電圧VG=0V付近よりオン状態へと急峻に遷移している。また、オフ電流値はpAレベルであり、非常に高い絶縁性を示しており、そのオン・オフ比は4桁に向上していることが分かる。
一方、Alの平均膜厚が10nmの空乏層を有する有機トランジスタ素子では、ゲート電圧によらずドレイン電流が常に数百μA流れており、ソース−ドレイン電極間が堆積したAlによって短絡していることを示している。従って、本発明において上部に堆積する還元性物質は、平均膜厚が10nm以下(更には7nm以下)の不連続膜であることが望ましい。
本発明の有機電界効果型トランジスタは、材料自体に柔軟性をもつ共役系高分子を半導体層に用いており、しかも、低分子有機半導体並みのトランジスタ特性を実現できるので、フレキシブルディスプレイ等への利用が期待される。

Claims (8)

  1. ソース電極とドレイン電極の間で電流通路となる有機半導体層が空乏層を含む共役系高分子からなり、該有機半導体層の導電率をゲート電極によって制御する有機電界効果型トランジスタにおいて、前記空乏層が、共役系高分子からなる前記有機半導体層にショットキー接合する還元性物質を接合させることによって形成されたものであり、かつ、該還元性物質は不連続膜として前記有機半導体層上に堆積されていることを特徴とする有機電界効果型トランジスタ。
  2. 共役系高分子が、ポリチオフェン、ポリフェニレン、ポリフェニレンビニレン、ポリフルオレン及びそれらの誘導体あるいはそれらの共重合体からなる群から選ばれた、1種又は2種以上の高分子であることを特徴とする請求項1記載の有機電界効果型トランジスタ。
  3. 還元性物質が、平均膜厚10nm以下で有機半導体層上部に堆積されていることを特徴とする請求項1記載の有機電界効果型トランジスタ。
  4. 還元性物質が、有機半導体層である前記共役系高分子のイオン化ポテンシャルより、0.5eV以上低い仕事関数を有する金属であることを特徴とする請求項1記載の有機電界効果型トランジスタ。
  5. 還元性金属が、アルミニウムであることを特徴とする請求項4記載の有機電界効果型トランジスタ。
  6. アルミニウムが、平均膜厚2nmで有機半導体層上部に堆積していることを特徴とする請求項5記載の有機電界効果型トランジスタ。
  7. 還元性金属が、インジウムであることを特徴とする請求項4記載の有機電界効果型トランジスタ。
  8. インジウムが、平均膜厚2nmで有機半導体層上部に堆積していることを特徴とする請求項7記載の有機電界効果型トランジスタ。
JP2010517840A 2008-06-24 2009-06-04 有機電界効果型トランジスタ Expired - Fee Related JP5477750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010517840A JP5477750B2 (ja) 2008-06-24 2009-06-04 有機電界効果型トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008163968 2008-06-24
JP2008163968 2008-06-24
PCT/JP2009/060237 WO2009157284A1 (ja) 2008-06-24 2009-06-04 有機電界効果型トランジスタ
JP2010517840A JP5477750B2 (ja) 2008-06-24 2009-06-04 有機電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2009157284A1 JPWO2009157284A1 (ja) 2011-12-08
JP5477750B2 true JP5477750B2 (ja) 2014-04-23

Family

ID=41444353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517840A Expired - Fee Related JP5477750B2 (ja) 2008-06-24 2009-06-04 有機電界効果型トランジスタ

Country Status (4)

Country Link
US (1) US8569746B2 (ja)
JP (1) JP5477750B2 (ja)
KR (1) KR101203970B1 (ja)
WO (1) WO2009157284A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423492B (zh) * 2010-12-03 2014-01-11 Univ Nat Taiwan Science Tech 有機薄膜電晶體及其製造方法
WO2012084757A1 (en) * 2010-12-22 2012-06-28 Basf Se Semiconductor structure and method for its production
FR2970597B1 (fr) * 2011-01-17 2013-01-04 Commissariat Energie Atomique Procédé de gravure de couches micro-électriques par un faisceau laser
US20150206813A1 (en) * 2014-01-23 2015-07-23 Micron Technology, Inc. Methods and structures for processing semiconductor devices
KR101943232B1 (ko) * 2014-09-25 2019-01-28 후지필름 가부시키가이샤 유기 전계 효과 트랜지스터, 유기 반도체 결정의 제조 방법, 및 유기 반도체 소자
CN107484436B (zh) 2015-02-04 2021-09-03 巴斯夫欧洲公司 具有低接触电阻的有机场效晶体管
CN114284313B (zh) * 2021-12-16 2024-04-09 东南大学 一种有机纤维基碳纳米管场效应晶体管阵列及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277102A (ja) * 2004-03-24 2005-10-06 National Institute Of Advanced Industrial & Technology 有機半導体薄膜トランジスタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437057A (en) 1987-07-15 1989-02-07 Ibm Thin film field effect transistor
JPS6437057U (ja) * 1987-08-31 1989-03-06
JPH01259563A (ja) 1988-04-08 1989-10-17 Mitsubishi Electric Corp 電界効果型トランジスタ
JP3488257B2 (ja) 1992-05-20 2004-01-19 株式会社リコー ポリアニリンと特定有機アクセプターとよりなる新規錯体を用いた非線形電気伝導素子
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
JP3963693B2 (ja) 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
KR20050061446A (ko) * 2002-08-07 2005-06-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 절연 게이트 트랜지스터, 트랜지스터 장치, 트랜지스터회로 및 트랜지스터 작동 방법
JP2004103719A (ja) * 2002-09-06 2004-04-02 Canon Inc 有機半導体素子
JP2004327553A (ja) 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 有機電界効果トランジスタ
JP2005166713A (ja) 2003-11-28 2005-06-23 Sharp Corp 電界効果型トランジスタ
US20070241325A1 (en) 2004-06-10 2007-10-18 Yamanashi University Schottky Gate Organic Field Effect Transistor and Fabrication Method of the Same
JP2006294667A (ja) 2005-04-06 2006-10-26 Toray Ind Inc 電界効果型トランジスタ
JP2007087976A (ja) * 2005-09-16 2007-04-05 Fujifilm Corp 多孔薄膜堆積基板、その製造方法及びスイッチング素子
US7385231B2 (en) * 2005-08-31 2008-06-10 Fujifilmcorporation Porous thin-film-deposition substrate, electron emitting element, methods of producing them, and switching element and display element
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277102A (ja) * 2004-03-24 2005-10-06 National Institute Of Advanced Industrial & Technology 有機半導体薄膜トランジスタ

Also Published As

Publication number Publication date
KR101203970B1 (ko) 2012-11-22
WO2009157284A1 (ja) 2009-12-30
JPWO2009157284A1 (ja) 2011-12-08
US20110101326A1 (en) 2011-05-05
US8569746B2 (en) 2013-10-29
KR20110026488A (ko) 2011-03-15

Similar Documents

Publication Publication Date Title
JP5477750B2 (ja) 有機電界効果型トランジスタ
JP4947006B2 (ja) 光電変換装置及び光電変換素子
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
US7652339B2 (en) Ambipolar transistor design
JP2008141197A (ja) 薄膜トランジスタ及び有機薄膜トランジスタ
JP2013016611A (ja) 半導体装置及びその製造方法、並びに、画像表示装置の製造方法
JP5596666B2 (ja) 有機薄膜トランジスタ
JP4826074B2 (ja) 電界効果型トランジスタ
JP2005223048A (ja) 半導体装置、半導体装置の製造方法、および表示装置
JP2006286681A (ja) 電界効果型トランジスタ及びその製造方法
JP5760360B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2005223049A (ja) 半導体装置、半導体装置の製造方法、および表示装置
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
JP6303358B2 (ja) 薄膜トランジスタ
JP4848522B2 (ja) 有機薄膜トランジスタ及びそれを用いた半導体素子
US20160056395A1 (en) Transistor and method for manufacturing the same
JP5194401B2 (ja) 電荷移動錯体薄膜、及び、電界効果型トランジスタ
JP2009266865A (ja) 有機薄膜トランジスタ及びその製造方法
US20150060802A1 (en) Electronic device, manufacturing method thereof, and image display device
JP2005085899A (ja) 有機電界効果トランジスタ及びその製造方法
JP2016004908A (ja) 薄膜トランジスタ
JP2013197229A (ja) 積層構造体及びその形成方法、並びに、電子デバイス及びその製造方法
KR20100050813A (ko) 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140131

R150 Certificate of patent or registration of utility model

Ref document number: 5477750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees