KR20100050813A - 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법 - Google Patents

버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법 Download PDF

Info

Publication number
KR20100050813A
KR20100050813A KR1020080109887A KR20080109887A KR20100050813A KR 20100050813 A KR20100050813 A KR 20100050813A KR 1020080109887 A KR1020080109887 A KR 1020080109887A KR 20080109887 A KR20080109887 A KR 20080109887A KR 20100050813 A KR20100050813 A KR 20100050813A
Authority
KR
South Korea
Prior art keywords
source
conductive polymer
gate insulating
buffer layer
layer
Prior art date
Application number
KR1020080109887A
Other languages
English (en)
Inventor
송정근
김명규
Original Assignee
동아대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동아대학교 산학협력단 filed Critical 동아대학교 산학협력단
Priority to KR1020080109887A priority Critical patent/KR20100050813A/ko
Publication of KR20100050813A publication Critical patent/KR20100050813A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Abstract

본 발명은 유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT) 및 그의 제조 방법에 관한 것으로, 소스-드레인 전극의 소재로 금 대신 전도성이 좋고 저가격의 소재로 대체하고, 대체된 소스-드레인 전극과 유기 반도체층의 접합면에서의 에너지 장벽을 낮출 수 있는 유기 박막 트랜지스터 및 그의 제조 방법을 제공하기 위한 것이다. 본 발명에 따르면, 게이트 전극은 기판의 상부면에 형성된다. 유기 소재의 게이트 절연막은 상기 기판의 상부면에 상기 게이트 전극을 덮도록 형성된다. 소스-드레인 전극은 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되며, 상기 게이트 전극을 중심으로 양쪽에 각각 형성된다. 버퍼층은 상기 소스-드레인 전극 위에 액상의 전도성 폴리머를 프린팅하여 형성한다. 그리고 유기 반도체층은 상기 버퍼층과, 상기 버퍼층 사이에 노출된 게이트 절연막을 덮도록 형성된다. 특히 소스-드레인 전극과 유기 소재의 게이트 절연막 위에 프린팅된 액상의 전도성 폴리머는 친수성인 소스-드레인 전극과 소수성인 게이트 절연막의 표면에너지 차이에 의해 소스-드레인 전극으로 자기적층 되어 버퍼층을 형성한다.
유기 박막 트랜지스터, 프린팅, PVP, 표면에너지, PEDOT-PSS, 전도성 폴리머, 자기적층

Description

버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및 그의 제조 방법{Organic Thin Film Transistor(OTFT) forming buffered conductive polymer layer and Mmethod for manufacturing thereof}
본 발명은 유기 박막 트랜지스터 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 소스-드레인 전극과 유기 반도체 사이에 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및 그의 제조 방법에 관한 것이다.
디스플레이에 많이 이용되고 있는 박막 트랜지스터(Thin Film Transistor; TFT)는 대부분 비정질 실리콘 반도체 또는 다결정 실리콘 반도체, 산화 실리콘 절연막 및 금속 전극으로 이루어져 있다. 다양한 유기재료의 개발에 따라 유기 재료를 이용한 유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT)를 개발하고자 하는 연구가 전세계적으로 활발히 진행되고 있다.
최근에는 종이처럼 말아서 휴대할 수 있는 플렉서블 디스플레이 기술 개발 경쟁이 치열해지고 있다. 플렉서블 디스플레이를 구현하기 위해서 기존의 실리콘을 재료로 한 트랜지스터에서 구부림이 가능한 유기 박막 트랜지스터로의 대체가 필요하다. 또한 액정 표시 장치, 유기 전기 발광 디스플레이 등에서 플라스틱을 기판으 로 하는 플라스틱 디스플레이의 연구가 진행되고 있다.
특히 스마트 카드, 전자 종이, 전자 책 등은 기본적으로 플라스틱 기판을 사용하므로, 플라스틱 기판 위에 트랜지스터를 용이하게 제조할 수 있는 유기 박막 트랜지스터의 개발이 요구되고 있는 실정이다.
종래의 유기 박막 트랜지스터의 제조시 소스-드레인 전극의 소재로 금(Au)을 비롯하여 다양한 전도성 소재가 사용되고 있다. 소스-드레인 전극의 소재로 주로 사용되는 금(Au)은 높은 일함수와 낮은 접합 에너지 장벽을 갖고 있지만, 고가이고 프린트 공정으로 형성할 수 없는 문제점을 안고 있다. 금의 대체 물질로 PEDOT(polyethylenedioxythiophene)-PSS(polystyrenesulfonate)가 소스-드레인 전극의 소재로 사용되고 있지만, PEDOT-PSS 등의 전도성 고분자는 소스-드래인 전극 간의 채널 패터닝과 낮은 전도성이 문제가 되고 있다.
따라서, 본 발명의 목적은 고가의 금을 저가의 금속으로 소스-드레인 전극을 대체할 경우 발생하는 큰 접촉 저항을 전도성 폴리머로 형성된 버퍼층을 사용하여 감소시킬 수 있는 유기 박막 트랜지스터 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 금속 전극과 게이트 절연막의 표면 에너지 차이를 이용하여 전도성 폴리머를 금속 전극 표면 위에 자기적층되도록 하는 유기 박막 트랜지스터 및 그의 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여, 본 발명은 (a) 기판의 상부면에 게이트 전극을 형성하는 단계와, (b) 상기 기판의 상부면에 상기 게이트 전극을 덮는 유기 소재의 게이트 절연막을 형성하는 단계와, (c) 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성하며, 상기 게이트 전극을 중심으로 양쪽에 각각 소스-드레인 전극을 형성하는 단계와, (d) 상기 소스-드레인 전극 위에 액상의 전도성 폴리머를 프린팅하여 버퍼층을 형성하는 단계와, (e) 상기 버퍼층과, 상기 버퍼층 사이에 노출된 게이트 절연막을 덮는 유기 반도체층을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
본 발명은 또한, 기판, 게이트 전극, 유기 소재의 게이트 절연막, 소스-드레인 전극, 버퍼층 및 유기 반도체층을 포함하여 구성되는 유기 박막 트랜지스터를 제공한다. 상기 게이트 전극은 상기 기판의 상부면에 형성된다. 상기 게이트 절연막은 상기 기판의 상부면에 형성되어 상기 게이트 전극을 덮는다. 상기 소스-드레인 전극은 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되며, 상기 게이트 전극을 중심으로 양쪽에 각각 형성된다. 상기 버퍼층은 상기 소스-드레인 전극 위에 액상의 전도성 폴리머를 프린팅하여 형성된다. 그리고 상기 유기 반도체층은 상기 버퍼층과, 상기 버퍼층 사이에 노출된 상기 게이트 절연막 부분을 덮는다.
본 발명에 따르면, 소스-드레인 전극으로 금 대신 전도성이 좋고 저가격의 소재로 대체하고, 대체된 소스-드레인 전극과 유기 반도체층의 접합면에 액상의 전도성 폴리머를 프린팅하여 버퍼층을 형성함으로써, 유기 반도체층과의 접촉 저항이 큰 어떤 종료의 금속 전극도 그 사이에 일함수가 큰 전도성 폴리머 소재의 버퍼층을 삽입하여 에너지 장벽을 낮추어 접촉 저항을 줄일 수 있다.
소스-드레인 전극과 유기 소재의 게이트 절연막 위에 프린팅된 액상의 전도성 폴리머는 친수성인 소스-드레인 전극과 소수성인 게이트 절연막의 표면에너지 차이에 의해 소스-드레인 전극으로 자기적층되어 버퍼층을 형성하기 때문에, 채널을 형성하기 위해서 프린팅된 액상의 전도성 폴리머 사이로 게이트 절연막을 외부로 노출시키기 위한 별도의 패터닝 공정없이 버퍼층을 간단히 형성할 수 있으며, 공정 단계가 축소되며 공정 비용을 줄일 수 있다.
그리고 PEDOT-PSS와 같은 전도성 폴리머는 소스-드레인 전극에서 유기 반도체층으로의 전하의 주입을 원활히 하기 때문에, 양호한 전기적 특성을 갖는 유기 박막 트랜지스터를 제공할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
본 실시예에 따른 유기 박막 트랜지스터의 제조 방법은, 도 1에 도시된 바와 같이, 기판을 준비하는 단계(S81), 기판 위에 게이트 전극을 형성하는 단계(S83), 게이트 전극을 덮도록 유기 소재의 게이트 절연막을 형성하는 단계(S85), 게이트 전극 위의 게이트 절연막 위에 소스-드레인 전극을 형성하는 단계(S87), 액상의 전도성 폴리머를 프린팅하여 소스-드레인 전극 위로 자기적층되어 버퍼층을 형성하는 단계(S89) 및 소스-드레인 전극 사이에 채널을 형성하는 유기 반도체층을 형성하는 단계(S91)를 포함하여 구성된다.
본 실시예에 따른 유기 박막 트랜지스터의 제조 방법에 따르면, S89단계에서 소스-드레인 전극과 유기 소재의 게이트 절연막 위에 프린팅된 액상의 전도성 폴리머는 친수성인 소스-드레인 전극과 소수성인 게이트 절연막의 표면에너지 차이에 의해 소스-드레인 전극으로 자기적층되어 버퍼층을 형성하기 때문에, 채널을 형성하기 위해서 프린팅된 액상의 전도성 폴리머 사이로 게이트 절연막을 외부로 노출시키기 위한 별도의 패터닝 공정없이 버퍼층을 간단히 형성할 수 있다.
구체적으로 본 실시예에 따른 유기 박막 트랜지스터(100)의 제조 방법을 도 1 내지 도 8을 참조하여 설명하면 다음과 같다. 여기서, 도 2 내지 도 8은 본 실시예에 따른 유기 박막 트랜지스터(100)의 제조 방법에 따른 각 단계를 보여주는 단 면도들이다.
먼저 도 2에 도시된 바와 같이, S81단계에서 유기 박막 트랜지스터로 사용할 기판(10)을 준비한다. 기판(10)으로는 유리 기판, 플라스틱 기판 또는 금속 기판이 사용될 수 있다.
유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(polyethersulphone; PES), 폴리아크릴레이트(polyacrylate: PAR), 폴리에테르이미드(polyetherimide; PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate; PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate; PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리아세테이트(cellulose triacetate; CTA), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate; CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 금속 기판은 탄소(C), 철(Fe), 크롬(Cr), 망간(Mn), 니켈(Ni), 티타늄(Ti), 몰리브덴(Mo), 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 금속 기판은 금속 박막(metal foil)일 수 있다. 이 중에서 플렉시블 특성을 얻기 위한 기판(10)으로는 플라스틱 기판 또는 금속 기판을 사용할 수 있다.
다음으로 S83단계에서 기판(10) 상부면에 게이트 전극(20)을 형성한다. 게이 트 전극(20)은 프린팅 방법 또는 증착 방법으로 기판(10) 상부면에 형성한 후 패터닝하여 형성한다. 프린팅 방법으로는 잉크젯팅, 스크린 프린팅, 마이크로 컨택 등이 사용될 수 있다. 증착 방법으로는 E-beam 또는 스퍼터링(sputtering) 방법 등이 사용될 수 있다. 게이트 전극(20)을 프린팅 방법으로 형성하는 경우, 게이트 전극(20)의 소재로 은 페이스트(Ag paste), 금 페이스트(Au paste) 또는 PEDOT(polyethylenedioxythiophene)-PSS(polystyrenesulfonate)가 사용될 수 있다. 게이트 전극(20)을 증착 방법으로 형성하는 경우, 게이트 전극(20)의 소재로 금(Au), 백금(Pt), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 중에 하나가 사용될 수 있다. 또한 게이트 전극(20)으로는 폴리 실리콘, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 무기 산화막 소재가 사용될 수 있다.
다음으로 도 3에 도시된 바와 같이, S85단계에서 기판(10)의 상부면에 게이트 전극(20)을 덮는 유기 소재의 게이트 절연막(30)을 형성한다. 게이트 절연막(30)의 소재로는 폴리비닐페놀(Polyvinylphenol; PVP), 폴리올레핀(polyolefine), 폴리비닐(polyvinyl), 폴리아크릴레이트(polyacrilate), 폴리스티렌(polystyren), 폴리우레탄(polyurethane), 폴리이미드(polyimide) 및 이들의 유도체와 같은 통상의 유기물질이 사용된다. 게이트 절연막(30)을 형성하는 방법으로는 스핀코팅, 슬릿코팅, 스크린 프린팅 등의 다양한 방법이 사용될 수 있다. 게이트 절연막(30)은 적어도 한 층 이상으로 형성할 수 있다.
다음으로 도 4에 도시된 바와 같이, S87단계에서 소스-드레인 전극(41,43)을 형성한다. 소스-드레인 전극(41,43)은 게이트 전극(20) 위의 게이트 절연막(30) 위에 형성되며, 게이트 전극(20)을 중심으로 양쪽에 각각 형성된다. 도면부호 41은 소스 전극을 가리키고, 도면부호 43은 드레인 전극을 가리킨다. 소스-드레인 전극(41,43)은 프린팅 방법 또는 증착 방법으로 절연층(30) 상부면에 형성한다. 프린팅 방법으로는 잉크젯팅, 스크린 프린팅, 마이크로 컨택 등이 사용될 수 있다. 증착 방법으로는 E-beam 또는 스퍼터링(sputtering) 방법 등이 사용될 수 있다. 소스-드레인 전극(41.43)을 프린팅 방법으로 형성하는 경우, 소스-드레인 전극(41,43)의 소재로 은 페이스트(Ag paste), 금 페이스트(Au paste)등의 금속 잉크 또는 PEDOT(polyethylenedioxythiophene)-PSS(polystyrenesulfonate)가 사용될 수 있다. 소스-드레인 전극(41,43)을 증착 방법으로 형성하는 경우, 소스-드레인 전극(41,43)의 소재로 금(Au), 백금(Pt), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al) 또는 이들의 합금 중에 하나가 사용될 수 있다. 또한 소스-드레인 전극(41,43)으로는 폴리 실리콘, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 무기 산화막 소재가 사용될 수 있다.
이어서 5 내지 도 7에 도시된 바와 같이, S89단계에서 소스-드레인 전극(41,43) 위에 액상의 전도성 폴리머(51)를 프린팅하여 버퍼층(50)을 형성한다. 먼저 도 5에 도시된 바와 같이, 액상의 전도성 폴리머(51)를 프린팅할 수 있는 디스펜서(70)를 이용하여 소스-드레인 전극(41,43)과, 채널로 사용되는 소스-드레인 전극(41,43) 사이에 노출된 게이트 절연막(30) 부분에 액상의 전도성 폴리머(51)를 잉크젯팅 방식으로 프린팅한다. 프린팅된 액상의 전도성 폴리머(51)는, 도 6 및 도 7에 도시된 바와 같이, 친수성인 소스-드레인 전극(41,43)과 소수성인 게이트 절연막(30)의 표면에너지 차이에 의해 양쪽의 소스-드레인 전극(41,43)으로 자기적층되어 버퍼층(50)을 형성한다. 이때 버퍼층(50) 사이에 채널로 사용될 게이트 절연막(30) 부분이 외부로 노출된다.
이와 같이 소스-드레인 전극(41,43)과 게이트 절연막(30) 사이의 표면에너지 차이를 이용함으로써, 채널을 형성하기 위해서 프린팅된 액상의 전도성 폴리머(51) 사이로 게이트 절연막(30)을 외부로 노출시키기 위한 별도의 패터닝 공정없이 버퍼층(50)을 간단히 형성할 수 있다.
한편 액상의 전도성 폴리머(51)로는 PEDOT-PSS가 사용될 수 있다. 본 실시예에서는 액상의 전도성 폴리머(51)를 잉크젯팅 방법으로 프린팅하는 예를 개시하였지만, 스크린 프린팅 슬릿 코팅 또는 마이크로 컨택과 같은 프린팅 방법으로 형성할 수 있다.
마지막으로 도 8에 도시된 바와 같이, S91단계에서 버퍼층(50)과, 버퍼층(50) 사이에 노출된 게이트 절연막(30) 부분을 덮는 유기 반도체층(60)을 형성함으로써, 바텀 컨택형(bottom contact type)의 유기 박막 트랜지스터(100)의 제조 공정이 완료된다. 유기 반도체층(60)을 형성하는 방법으로는 잉크젯팅, 스크린 프린팅, 스핀 코팅, 딥 코팅, 열증착 등의 방법이 사용될 수 있다. 유기 반도체층(60)의 소재로는 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 이들 중 2 이상을 유기 반도체층(60)의 소재로 사용하는 것도 가능하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1은 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조 방법에 따른 흐름도이다.
도 2 내지 도 8은 도 1의 제조 방법에 따른 각 단계를 보여주는 단면도들로서,
도 2는 기판 위에 게이트 전극을 형성하는 단계를 보여주는 단면도이고,
도 3은 게이트 전극을 덮는 게이트 절연막을 형성하는 단계를 보여주는 단면도이고,
도 4는 소스-드레인 전극을 형성하는 단계를 보여주는 단면도이고,
도 5은 디스펜서로 액상의 전도성 폴리머를 프린팅하는 단계를 보여주는 단면도이고,
도 6은 프린팅된 액상의 전도성 폴리머가 소스-드레인 전극쪽으로 자기적층되는 상태를 보여주는 단면도이고,
도 7은 소스-드레인 전극쪽으로 이동한 전도성 폴리머가 자기적층되어 버퍼층을 형성하는 단계를 보여주는 단면도이고,
도 8은 유기 반도체층을 형성하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 기판 20 : 게이트 전극
30 : 게이트 절연막 41 : 소스 전극
43 : 드레인 전극 50 : 버퍼층
51 : 액상의 전도성 폴리머 60 : 유기 반도체층
70 : 디스펜서 100 : 유기 박막 트랜지스터

Claims (7)

  1. (a) 기판의 상부면에 게이트 전극을 형성하는 단계와;
    (b) 상기 기판의 상부면에 상기 게이트 전극을 덮는 유기 소재의 게이트 절연막을 형성하는 단계와;
    (c) 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성하며, 상기 게이트 전극을 중심으로 양쪽에 각각 소스-드레인 전극을 형성하는 단계와;
    (d) 상기 소스-드레인 전극 위에 액상의 전도성 폴리머를 프린팅하여 버퍼층을 형성하는 단계와;
    (e) 상기 버퍼층과, 상기 버퍼층 사이에 노출된 게이트 절연막을 덮는 유기 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서, 상기 (d) 단계는,
    상기 소스-드레인 전극과, 상기 소스-드레인 전극 사이에 노출된 상기 게이트 절연막 위에 액상의 전도성 폴리머를 프린팅하면, 상기 프린팅된 액상의 전도성 폴리머는 친수성인 상기 소스-드레인 전극과 소수성인 상기 게이트 절연막의 표면에너지 차이에 의해 상기 소스-드레인 전극으로 자기적층되어 상기 버퍼층을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  3. 제2항에 있어서, 상기 (d) 단계에서 상기 액상의 전도성 폴리머는,
    잉크젯팅, 스크린 프린팅 슬릿 코팅 또는 마이크로 컨택으로 프린팅되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  4. 제3항에 있어서,
    상기 게이트 절연막은 폴리비닐페놀(Polyvinylphenol; PVP)이고, 상기 액상의 전도성 폴리머는 PEDOT-PSS인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 따른 제조 방법으로 제조된 유기 박막 트랜지스터.
  6. 기판과;
    상기 기판의 상부면에 형성된 게이트 전극과;
    상기 기판의 상부면에 형성되어 상기 게이트 전극을 덮는 유기 소재의 게이트 절연막과;
    상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되며, 상기 게이트 전극을 중심으로 양쪽에 각각 형성된 소스-드레인 전극과;
    상기 소스-드레인 전극 위에 액상의 전도성 폴리머를 프린팅하여 형성된 버퍼층과;
    상기 버퍼층과, 상기 버퍼층 사이에 노출된 상기 게이트 절연막 부분을 덮는 유기 반도체층;을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제6항에 있어서,
    상기 게이트 절연막은 폴리비닐페놀(Polyvinylphenol; PVP)이고, 상기 액상의 전도성 폴리머는 PEDOT-PSS인 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020080109887A 2008-11-06 2008-11-06 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법 KR20100050813A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109887A KR20100050813A (ko) 2008-11-06 2008-11-06 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109887A KR20100050813A (ko) 2008-11-06 2008-11-06 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100050813A true KR20100050813A (ko) 2010-05-14

Family

ID=42276757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109887A KR20100050813A (ko) 2008-11-06 2008-11-06 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100050813A (ko)

Similar Documents

Publication Publication Date Title
JP5025943B2 (ja) 有機薄膜トランジスタ、その製造方法、及びその有機薄膜トランジスタを含む平板表示装置
US7652339B2 (en) Ambipolar transistor design
US7902547B2 (en) Thin-film transistor, electro-optical device, and electronic apparatus
JP2013016611A (ja) 半導体装置及びその製造方法、並びに、画像表示装置の製造方法
WO2014050457A1 (ja) 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法
JP5477750B2 (ja) 有機電界効果型トランジスタ
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
CN102376892A (zh) 半导体装置、显示装置和电子设备
CN102376893A (zh) 半导体装置、显示装置和电子装置
US9548465B2 (en) Electronic device, image display apparatus, and substrate for configuring image display apparatus
KR100998978B1 (ko) 듀얼 게이트 절연막을 갖는 유기 박막 트랜지스터 및 그의 제조 방법
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR20100050813A (ko) 버퍼용 전도성 폴리머층이 형성된 유기 박막 트랜지스터 및그의 제조 방법
WO2015137022A1 (ja) 電子デバイス及びその製造方法
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR20070080705A (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
KR101286526B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
JP2015019000A (ja) 電子デバイス及びその製造方法、並びに、画像表示装置及び画像表示装置を構成する基板
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR101048676B1 (ko) 광 감응성 유기 박막 트랜지스터
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100659123B1 (ko) 게이트 절연막용 물질 제조방법, 이에 의해 제조된 게이트절연막을 구비한 유기 박막 트랜지스터 및 상기 유기 박막트랜지스터를 구비한 유기 발광 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested