JP2005085899A - 有機電界効果トランジスタ及びその製造方法 - Google Patents
有機電界効果トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005085899A JP2005085899A JP2003314607A JP2003314607A JP2005085899A JP 2005085899 A JP2005085899 A JP 2005085899A JP 2003314607 A JP2003314607 A JP 2003314607A JP 2003314607 A JP2003314607 A JP 2003314607A JP 2005085899 A JP2005085899 A JP 2005085899A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- semiconductor layer
- organic semiconductor
- electrode
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 有機FET1は、ゲート絶縁膜4の一側にゲート電極2を有しており、ゲート絶縁膜4の他側には有機半導体層6、及びその上方に一定の間隔をおいて配置されたソース電極10及びドレイン電極12を有しており、さらに両電極10,12と有機半導体層6との間にバッファ層8が形成されている。バッファ層8は、炭素材料を含むものであり、両電極10,12及び有機半導体層6との親和性が極めて良好であるという特性を有している。よって、このバッファ層8を備える有機FET1は、両電極10,12と有機半導体層6との間の接触抵抗が極めて小さいものとなる。
【選択図】 図1
Description
(実施例1)
まず、ゲート絶縁膜として約200nmの熱酸化膜を形成させたゲート電極を兼ねる高ドープのn型シリコン基板(バルク抵抗率:1Ωcm)を準備し、これを9×25mmの矩形板状に切り出した。次に、この基板におけるゲート絶縁膜上に、ペンタセンを真空蒸着して、約50nmの厚さの有機半導体層を形成させた。
バッファ層の厚さを約0.5nmとしたこと以外は、実施例1と同様にして有機FETを得た。
バッファ層の厚さを約10nmとしたこと以外は、実施例1と同様にして有機FETを得た。
バッファ層を設けなかったこと以外は実施例1と同様にして有機FETを得た。
まず、実施例1〜3及び比較例1で得られた有機FETについて、ゲート電圧に対するドレイン電流の変化を測定した。このゲート電圧に対するドレイン電流の変化の測定は、半導体パラメータ・アナライザ(4155C、Agilent Technologies社製)を用いて行い、種々の値のドレイン/ソース電極間の電圧(ドレイン電圧)に対して、ゲート/ソース電極間の電圧(ゲート電圧)を連続的に変化させた場合に、ソース電極及びドレイン電極間に流れる電流(ドレイン電流)の値をモニターすることにより行った。なお、各有機FETは、ソース電極の電位を基準として、ドレイン電極及びゲート電極の電位が負となるように電圧を印加した場合にドレイン電流値が上昇したことから、典型的なp型のトランジスタ特性を示すことが判明した。
Claims (6)
- ソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体層と、
前記チャネルを通る電流量を制御するためのゲート電極と、
前記有機半導体層と、前記ソース電極及び前記ドレイン電極のうち少なくとも一方の電極と、の間に形成されており、炭素材料を含むバッファ層と、
を備える有機電界効果トランジスタ。 - 前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された絶縁層を有しており、
前記有機半導体層は、前記絶縁層に対して前記ソース電極及び前記ドレイン電極が位置する側に形成されている請求項1記載の有機電界効果トランジスタ。 - 前記バッファ層の厚さは、0.5〜10nmである請求項1又は2記載の有機電界効果トランジスタ。
- ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体層と、前記チャネルを通る電流量を制御するためのゲート電極と、を備える有機電界効果トランジスタを製造する方法であって、
前記ソース電極及び前記ドレイン電極のうち少なくとも一方の電極と前記有機半導体層との間に、炭素材料を含むバッファ層を形成する工程を有する有機電界効果トランジスタの製造方法。 - 前記ゲート電極及び絶縁層を含む積層体を形成する工程と、
前記積層体における前記絶縁層が形成された側に、前記有機半導体層を形成する工程と、
前記積層体における前記有機半導体層が形成された側に、前記バッファ層を形成する工程と、
前記積層体における前記バッファ層が形成された側に、前記ソース電極及び前記ドレイン電極を当該各電極の少なくとも一方が前記バッファ層上に位置するように形成する工程と、
を有する請求項4記載の有機電界効果トランジスタの製造方法。 - 前記ゲート電極及び絶縁層を含む積層体を形成する工程と、
前記積層体における前記絶縁層が形成された側に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の少なくとも一方の上に、前記バッファ層を形成する工程と、
前記ソース電極又は前記ドレイン電極の少なくとも一方との間に前記バッファ層を挟むように前記有機半導体層を形成する工程と、
を有する請求項4記載の有機電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003314607A JP4358580B2 (ja) | 2003-09-05 | 2003-09-05 | 有機電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003314607A JP4358580B2 (ja) | 2003-09-05 | 2003-09-05 | 有機電界効果トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005085899A true JP2005085899A (ja) | 2005-03-31 |
JP4358580B2 JP4358580B2 (ja) | 2009-11-04 |
Family
ID=34415146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003314607A Expired - Fee Related JP4358580B2 (ja) | 2003-09-05 | 2003-09-05 | 有機電界効果トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4358580B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056484A (ja) * | 2008-08-29 | 2010-03-11 | Tokyo Institute Of Technology | 有機トランジスタ及び有機トランジスタの製造方法 |
-
2003
- 2003-09-05 JP JP2003314607A patent/JP4358580B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056484A (ja) * | 2008-08-29 | 2010-03-11 | Tokyo Institute Of Technology | 有機トランジスタ及び有機トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4358580B2 (ja) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7141816B2 (en) | Field effect transistor | |
JP4982620B1 (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ | |
JP5698431B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US8916914B2 (en) | Field effect transistor having double transition metal dichalcogenide channels | |
JP5536328B2 (ja) | トランジスタ及びその製造方法 | |
KR101680768B1 (ko) | 트랜지스터 및 이를 포함하는 전자장치 | |
US8492747B2 (en) | Transistor and flat panel display including thin film transistor | |
CN102082170A (zh) | 非晶态氧化物半导体材料、场效应晶体管和显示装置 | |
JP5647860B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5477750B2 (ja) | 有機電界効果型トランジスタ | |
JP2004055652A (ja) | 有機半導体素子 | |
JP4433746B2 (ja) | 有機電界効果トランジスタ及びその製造方法 | |
JP4147545B2 (ja) | 電極界面を改善した有機fet及びその製造方法 | |
JP2007214525A (ja) | 超薄膜金属酸化膜をゲート絶縁体として利用した低電圧有機薄膜トランジスタ及びその製造方法 | |
JP2006526273A (ja) | チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法 | |
JP2007158140A (ja) | 有機トランジスタ | |
JP4736318B2 (ja) | 積層体の製造方法及び有機電界効果トランジスタの製造方法 | |
JP4358580B2 (ja) | 有機電界効果トランジスタ及びその製造方法 | |
JP5844030B2 (ja) | 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法 | |
KR101978944B1 (ko) | 트랜지스터 및 이의 제조 방법 | |
US8178868B2 (en) | Thin-film laminate and organic transistor using the same | |
JP4364586B2 (ja) | 有機電界効果トランジスタ及びその製造方法 | |
JP4742494B2 (ja) | 積層体の製造方法及び有機電界効果トランジスタの製造方法 | |
JP5194401B2 (ja) | 電荷移動錯体薄膜、及び、電界効果型トランジスタ | |
JP4848522B2 (ja) | 有機薄膜トランジスタ及びそれを用いた半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4358580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |