JP2005085899A - 有機電界効果トランジスタ及びその製造方法 - Google Patents

有機電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2005085899A
JP2005085899A JP2003314607A JP2003314607A JP2005085899A JP 2005085899 A JP2005085899 A JP 2005085899A JP 2003314607 A JP2003314607 A JP 2003314607A JP 2003314607 A JP2003314607 A JP 2003314607A JP 2005085899 A JP2005085899 A JP 2005085899A
Authority
JP
Japan
Prior art keywords
organic
semiconductor layer
organic semiconductor
electrode
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003314607A
Other languages
English (en)
Other versions
JP4358580B2 (ja
Inventor
Yuki Masuda
由紀 益田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003314607A priority Critical patent/JP4358580B2/ja
Publication of JP2005085899A publication Critical patent/JP2005085899A/ja
Application granted granted Critical
Publication of JP4358580B2 publication Critical patent/JP4358580B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 ソース電極及びドレイン電極と有機半導体層との接合性が充分に改善された有機FET及びその製造方法を提供すること。
【解決手段】 有機FET1は、ゲート絶縁膜4の一側にゲート電極2を有しており、ゲート絶縁膜4の他側には有機半導体層6、及びその上方に一定の間隔をおいて配置されたソース電極10及びドレイン電極12を有しており、さらに両電極10,12と有機半導体層6との間にバッファ層8が形成されている。バッファ層8は、炭素材料を含むものであり、両電極10,12及び有機半導体層6との親和性が極めて良好であるという特性を有している。よって、このバッファ層8を備える有機FET1は、両電極10,12と有機半導体層6との間の接触抵抗が極めて小さいものとなる。
【選択図】 図1

Description

本発明は、有機電界効果トランジスタ(有機FET;field-effect transistor)及びその製造方法に関する。
一般に、有機半導体を利用した薄膜有機FETは、半導体層が印刷法、スプレー法、インクジェット法等の簡便なプロセスで形成され得るので、無機半導体を用いたFETに比して格段に安価に製造することができる。また、大面積で且つ軽量、薄型の集積回路を平易に作製できる可能性があり、液晶ディスプレイ、有機ELディスプレイ、ICカード等への応用が期待されている。
近年、有機半導体のキャリア移動度が向上し、アモルファスシリコンに匹敵する程度の移動度を発現し得るものが見出されており、これらの高い移動度を有する有機半導体を用いたFETの実用化に向けての研究が盛んに進められている。具体的には、このような高い移動度を発現する有機材料としては、ペンタセン、ポリアルキルチオフェン等が得られるようになっており、有機FETの開発に大きな進展が認められる。
しかし、これらの有機FETにおいては、ソース電極及びドレイン電極が金属等の無機材料から構成されていることが一般的である。このため、これらの電極と有機材料である有機半導体層との親和性が低く、これに起因して、電極と有機半導体層との電気的な接合状態が悪い傾向にあった。有機FETにおいてこれらの接合状態が悪いと、電極と有機半導体層との間の接触抵抗が大きくなり、印加するゲート電圧の損失が生じるようになる。このため、これまでの有機FETは、無機半導体を用いたFETと同等の電流値を得るためには過剰なゲート電圧が必要とされる場合が多く、有機半導体が本来有している高い移動度にもかかわらず、実用的な電圧の範囲で使用することが困難であった。
そこで、ソース及びドレイン電極と有機半導体層との間の接触抵抗の低下を図るべく、有機半導体と対の性質を有するドーパントを半導体層におけるソース電極及びドレイン電極に接する領域にのみドープさせた有機FETが知られている(例えば、特許文献1参照。)。かかる有機FETにおいては、有機半導体層におけるソース及びドレイン電極付近の領域にドーパントをドープすることにより、有機半導体層中に電荷移動錯体を形成し、これによりキャリア密度を増加させることにより両者の接触による抵抗の低減を図っている。
特開2002−204012号公報
しかし、上記特許文献1に記載の有機FETであっても、ソース電極及びドレイン電極と有機半導体層との電気的な接合性が充分に改善されておらず、トランジスタとして実用化するためには、この両者の接触状態を更に改良する必要があった。
また、この有機FETのように、ソース電極及びドレイン電極が有機半導体層上に形成されている、いわゆるトップコンタクト型の有機FETにおいては、これらの電極は蒸着等により形成される場合が多い。しかし、このようにして製造された有機FETは、有機半導体層が電極形成の際の高温により熱ダメージを受けるため、これにより各電極との接合部付近において有機半導体層が劣化してしまっている場合があった。このような有機半導体層の劣化も、電極と有機半導体層との接触状態を悪化させる一因となっていた。
本発明はこのような事情に鑑みてなされたものであり、ソース電極及びドレイン電極と有機半導体層との接合性が充分に改善された有機FET及びその製造方法を提供することを目的とする。
本発明者らの詳細な研究によると、上記特許文献1に記載された有機FETで充分な接合性の改善効果が認められないのは、以下に示す原因によることが判明した。すなわち、この有機FETにおいては、有機半導体層におけるソース及びドレイン電極付近のキャリア密度を高めることによって、キャリアの移動による電極−有機半導体層間の電気的な相互作用を起こり易くし、これにより全体的な移動度を高めている。しかし、かかる手法によってもソース及びドレイン電極と有機半導体層との親和性は悪いままであり、両者の接合性を本質的に改善することは困難であった。このため、従来の有機FETにおいては、ある程度以上に接触抵抗を低減することが困難であった。
本発明者らはこのような知見に基づいて更に研究を進めたところ、上記従来技術のように有機半導体層中に他の物質を導入してその特性を向上させるのではなく、ソース又はドレイン電極と有機半導体層との両方に対して親和性の良好な層を間に導入することによって、両者の電気的な接合性を本質的に改善することができることを見出し、本発明を想到するに至った。
すなわち、本発明の有機FETは、ソース電極及びドレイン電極と、ソース電極とドレイン電極との間のチャネルとなる有機半導体層と、チャネルを通る電流量を制御するためのゲート電極と、有機半導体層とソース電極及び前記ドレイン電極のうち少なくとも一方の電極との間に形成されており、炭素材料を含むバッファ層とを備えることを特徴とする。このとき、バッファ層は、炭素材料からなる層、すなわち炭素材料のみから構成される層であっても好適である。
炭素材料を含むバッファ層は、ソース電極又はドレイン電極と有機半導体層との間に形成されており、これらの接合性を改善する役割を有している。このバッファ層により接合性の改善効果が得られるメカニズムは必ずしも明らかではないものの、本発明者らは次のように推測している。すなわち、バッファ層は炭素材料を含むものであり、また、有機半導体層も有機材料から構成されていることから多くの炭素原子を含有している。このため、バッファ層と有機半導体層とを接触させた場合には、これらに含まれている炭素原子同士の作用によって両層の親和性が良好となる。さらに、バッファ層に含まれる炭素材料は高い導電性を発揮し得るので、金属等からなる電極に対しても良好な接合性を有している。このような特性を有するバッファ層をソース電極又はドレイン電極と有機半導体層との間に介在させた結果、従来のように電極と有機半導体層とを直接接触させた場合に比して、両者の間の接触抵抗が顕著に低下するものと考えられる。ただし、作用はこれらに限定されない。
また、前述したトップコンタクト型の有機FETを製造する場合、本発明の有機FETにおいては、ソース又はドレイン電極がバッファ層を介して有機半導体層上に形成される。このため、本発明の有機FETは、ソース又はドレイン電極を有機半導体層上に直接形成させていた従来の有機FETに比して、電極の蒸着等の際に受ける有機半導体層の熱ダメージが低減されており、有機半導体層の劣化が少ないものとなる。
さらに、本発明者らが検討したところ、上記特許文献1に記載の有機FETは、長時間大気に晒されたり使用回数が増加したりすると、有機半導体層が経時的な劣化を生じてしまう可能性があることが判明した。これは、この有機FETにおいては、ソース及びドレイン電極付近の有機半導体層にのみドープさせたドーパントが、徐々に有機半導体層の他の領域への拡散やマイグレーションを生じてしまうためである。こうなると、オフ時においても不都合に大きな電流が流れるようになり、いずれトランジスタとしての使用が困難となる。
これに対して、本発明の有機FETによれば、実質的に単一の有機半導体から構成される有機半導体層であってもソース又はドレイン電極との接合性を良好にすることが可能である。従って、上記従来の有機FETのように有機半導体層中にドーパント等を導入する必要がなく、このため、ドーパントの拡散等に起因した有機半導体層の経時劣化は生じ得ない。
上記本発明の有機FETは、ソース電極及びドレイン電極とゲート電極との間に形成された絶縁層を更に有しており、有機半導体層は絶縁層に対してソース電極及びドレイン電極が位置する側に形成されているものであると好ましい。
また、本発明の有機FETにおいては、バッファ層の厚さは、0.5〜10nmであると好ましい。バッファ層の厚さを10nm以下とすることで、炭素材料の種類によっては高くなるバッファ層自体の抵抗を、有機FETの動作に殆ど影響を与えない程度に小さくすることができ、これにより、有機FETをより実用的な電圧範囲で駆動させることが可能となる。また、バッファ層の厚さを0.5nm以上とすると、より均一な膜の形成が可能となり、これにより、バッファ層と両電極及び有機半導体層との密着性が向上して両者の接触抵抗が更に小さくなる傾向にある。
さらにまた、本発明による有機FETの製造方法は、上記本発明の有機FET、すなわちソース電極及びドレイン電極と、ソース電極とドレイン電極との間のチャネルとなる有機半導体層と、チャネルを通る電流量を制御するためのゲート電極とを備える有機電界効果トランジスタを平易に製造するための方法であって、ソース電極及びドレイン電極のうち少なくとも一方の電極と有機半導体層との間に、炭素材料を含むバッファ層を形成する工程を有することを特徴とする。
具体的には、上述の製造方法は、ゲート電極及び絶縁層を含む積層体を形成する工程、積層体における絶縁層が形成された側に有機半導体層を形成する工程、積層体における有機半導体層が形成された側にバッファ層を形成する工程、及び、積層体におけるバッファ層が形成された側にソース電極及びドレイン電極を当該各電極の少なくとも一方がバッファ層上に位置するように形成する工程を有する方法により実施される。このような製造方法によって、ソース電極及びドレイン電極の少なくとも一方がバッファ層を介した状態で有機半導体層に接合されたトップコンタクト型の有機FETが製造される。
また、本発明による有機FETの製造方法は、有機半導体層の下方にソース及びゲート電極を備えるボトムコンタクト型の有機FETを平易に製造する方法も提供する。かかる方法は、具体的には、ゲート電極及び絶縁層を含む積層体を形成する工程、積層体における絶縁層が形成された側にソース電極及びドレイン電極を形成する工程、ソース電極及びドレイン電極の少なくとも一方の上にバッファ層を形成する工程、及びソース電極又はドレイン電極の少なくとも一方との間にバッファ層を挟むように有機半導体層を形成する工程を有する方法により実施される。
本発明によれば、ソース電極又はドレイン電極と有機半導体層との接合性に優れる有機電界効果トランジスタ及びその製造方法を提供することができる。
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、図面の位置関係に基づくものとする。
図1は、本発明の第一実施形態に係る有機FETの要部を模式的に示す断面図である。有機FET1はゲート絶縁膜4(絶縁層)の一側(図中下側)に設けられたゲート電極2、ゲート絶縁膜4の他側(図中上側)に設けられた有機半導体層6、ゲート絶縁膜4の他側(図中上側)であって、有機半導体層6の上に設けられたソース電極10及びドレイン電極12、及び、有機半導体層6とソース電極10及びドレイン電極12との間にそれぞれ設けられたバッファ層8を有しており、いわゆるトップコンタクト型の構成を有する有機FETである。
このような構成を有する有機FET1におけるゲート電極2は、チャネルとして機能する後述の有機半導体層6を通るドレイン電流量を制御する機能を有している。このゲート電極2は、例えば、ポリシリコン、ドープトSi、金属、導電性ポリマー等の導電性部材からなり、基板としての役割も兼ねるものである。なお、基板として、ガラス材、セラミックス材、プラスチック材等の絶縁性基板を別途設けることもでき、この場合は、これらの基板上にゲート電極2を形成させる。
ゲート電極2上に形成されたゲート絶縁膜4は、適宜の誘電性を発現し得る材料から構成され、具体的には、例えば、SiO、Al、Si、TiO等の無機誘電体や、ポリイミド、マイラー、ポリフッ化ビニリデン、ポリメチルメタクリレート等の有機高分子等が挙げられる。また、ゲート電極2が、酸化されると誘電性を示す酸化物になり得る物質からなる場合には、ゲート絶縁膜4は、このゲート電極2の表面に酸化を施すことによって形成された酸化膜とすることもできる。このようなゲート電極2及びゲート絶縁膜4としては、例えば、ゲート電極2がSiでありゲート絶縁膜4がSiOである組み合わせが挙げられる。
また、ゲート絶縁膜4上に形成された有機半導体層6は、ゲート電圧の印加に伴って、後述するソース電極10及びドレイン電極12との間の電流路となる、いわゆるチャネルとしての機能を有するものである。かかる有機半導体層6は、このチャネル構造が実現されるような半導体特性を有する有機物であれば特に制限はなく、p型又はn型の半導体を適宜用いることができる。例えば、p型半導体としてはペンタセン、テトラセンといった直列配置された4つ又は5つ以上のオルト縮合ベンゼン環からなる多環体(アセン)、ポリアルキルチオフェン、チオフェンオリゴマー等が挙げられ、n型半導体としてはC60、フッ素化フタロシアニン類等が挙げられる。なかでも、有機半導体層6はp型半導体から構成されるものであると好ましい。こうすると、有機半導体層6とバッファ層8との接触による電位障壁をより小さくでき、ソース及びドレイン両電極10,12と有機半導体層6との間の接触抵抗が更に低減される傾向にある。
バッファ層8は、有機半導体層6と、ソース電極10及びドレイン電極12との間に、この両者の接触が生じないように形成されている。このバッファ層8は、炭素材料を含んでなり、好ましくは主として炭素材料から構成されるものである。バッファ層8を構成する炭素材料としては、炭素の単体を主成分としており、導電性を有しているものであれば特に制限はない。かかる炭素の単体としては、種々の形状を有するものを適用でき、具体的には、例えば、人造黒鉛、天然黒鉛、カーボンブラック、無定形炭素、ガラス状炭素、活性炭、炭素クラスター等を例示できる。なかでも、無定形炭素が好ましい。なお、これらの炭素材料は単独で用いてもよく、また2種以上を組み合わせてもよい。また、バッファ層8は、その接合性改善効果が損なわれない程度に、上記の炭素材料以外の物質を含有することもできる。
このバッファ層8を構成する炭素材料の一例として、黒鉛類似の層状結晶構造を有する炭素の単体からなるものが挙げられる。この場合、かかる炭素の単体としては、BET比表面積が100〜2000m/gであるもの、X線回折法により求められる層間距離d002が0.336〜0.348nmであるもの、また、X線回折法により求められる結晶子の大きさLc002が1〜120nmであるもののうち、少なくともいずれか1つの条件を満たしているものを例示できる。
このような構成を有するバッファ層8は、その厚さが、有機半導体層6の厚さの0.005〜1倍程度であることが望ましい。例えば、一般的なサイズの有機FETにおいては、0.5〜10nmであると好ましい。
バッファ層8上に形成されるソース電極10及びドレイン電極12は、公知の導電性材料から構成されるものであり、この両電極10,12のうち少なくともいずれか一方は、金属材料からなることが好ましい。金属材料としては、Au、Ag、Cu、Pt等、通常電極用の材料として用いられるものを特に制限なく適用できる。
次に、このように構成された有機FET1を製造する手順の一例について説明する。まず、n型シリコン等からなり、基板を兼ねるゲート電極2を準備する。ゲート電極2を別の基板上に形成させる場合には、別途基板を準備した後、この基板上に公知の方法でゲート電極2を形成させる。このゲート電極2に適宜の熱処理を施し、30〜500nm程度の厚さの熱酸化膜(SiO膜)からなるゲート絶縁膜4を形成する。
次に、ゲート絶縁膜4上に、上述した有機半導体層6の材料を、蒸着法等により10〜100nm程度の厚さとなるように形成し、ゲート電極2、ゲート絶縁膜4及び有機半導体層6から構成される積層体を形成する。
次いで、この積層体における有機半導体層6上に、好ましくは0.5〜10nmの厚さの主として炭素材料からなるバッファ層8を形成する。このバッファ層8は、後の工程でソース電極10及びドレイン電極12を形成させる位置にあたる有機半導体層6上の部位に形成させる。ここで、バッファ層8を形成する方法としては、蒸着法、スパッタ法、CVD法等の薄膜作成方法や、又は炭素材料をペースト状にしたものを塗布した後、溶媒を揮発する等して固化させる方法等が例示できる。なかでも、作業性が良好であることから蒸着法が好ましい。蒸着法によりバッファ層8を形成する場合、バッファ層8を形成させる部位に開口部を有するようなシャドウマスクを介して蒸着を実施する等して、上述したような所望の位置にバッファ層8を形成させる。
さらに、こうして形成されたバッファ層8上に、Au等の金属からなる電極材料を蒸着等することにより、それぞれ厚さ50〜200nm程度のソース電極10及びドレイン電極12を形成して、有機FET1を得る。この場合、チャネル長は0.1〜100μm程度とし、チャネル幅は0.1〜10mm程度とすることが望ましい。
このように構成された有機FET1における、両電極10,12と有機半導体層6との間に形成されたバッファ層8は、主として炭素材料から構成されることから有機半導体層6との親和性に優れると同時に、両電極10,12との電気的な接合性にも優れているという特性を有している。そして、有機FET1においては、ソース電極10及びドレイン電極12と有機半導体層6とは、上述の特性を有するバッファ層8を間に介在させた状態で被着されており、このため、両者の電気的な接合性は極めて良好な状態となっている。
また、このように、ソース電極10及びドレイン電極12はバッファ層8を介して有機半導体層6上に形成されていることから、両電極10,12を蒸着等により形成させる際の有機半導体層6への熱ダメージが極めて少なく、従来問題となっていた有機FETの製造時に生じる有機半導体層の劣化は殆どない。
以上、本発明の有機FETの第1実施形態について説明したが、本発明の有機FETは、必ずしも上述した構成を有するものに限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
例えば、バッファ層8は、必ずしもソース電極10及びドレイン電極12の両方と有機半導体層6との間に形成されている必要はなく、両電極10,12のうち少なくとも一方と有機半導体層6との間に形成されていれば、接合性の改善効果は発揮され得る。なお、両電極10,12のうちのいずれか一方のみが金属材料から形成されている場合には、金属からなる電極の側にバッファ層8が形成されていることが望ましい。
また、バッファ層8は、少なくともソース電極10及びドレイン電極12と有機半導体層6とが接触しないように設けられていればよく、例えば、上部に形成される電極10,12よりもバッファ層8のサイズが大きくてもよい。
次に、本発明の有機FETの第2実施形態について説明する。図2は、本発明の第2実施形態に係る有機FETの要部を模式的に示す断面図である。この有機FET11は、いわゆるボトムコンタクト型の構成を有する有機FETであり、ゲート絶縁膜4(絶縁層)の一側にチャネルを通るドレイン電流量を制御するためのゲート電極2が形成され、またゲート絶縁膜4の他側に、一定の間隔をおいて配置されたソース電極10及びドレイン電極12を有している。さらに、ゲート絶縁膜4の他側であって、ソース電極10及びドレイン電極12上に主として炭素材料からなるバッファ層18が形成されており、これらのバッファ層18の上方及び間には、ソース電極10及びドレイン電極12の間のチャネルとなる有機半導体層6が形成されている。この有機FET11の各構成は上述した有機FET1と同様の材料から形成され得る。
この有機FET11は、例えば以下のようにして製造することができる。すなわち、まず、ゲート電極2を準備し、この上にゲート絶縁膜4を有機FET1と同様の方法で形成して積層体を得た後、この積層体のゲート絶縁膜4上に所定の間隔で配置されたソース電極10及びドレイン電極12を形成する。この場合、両電極10,12の形成方法は特に限定されないが、例えば、ゲート絶縁膜4上に電極の材料をスパッタリングにより成膜させた後、フォトリソグラフィ等によりパターニングする方法が例示できる。
次に、このソース電極10及びドレイン電極12上に、蒸着等により主として炭素材料から構成されるバッファ層18を形成する。バッファ層18は、両電極10,12とこれらの上に形成させる有機半導体層6との接触が生じないようにするため、両電極10,12を覆うようにして形成することが望ましい。
こうしてソース電極10及びドレイン電極12上にバッファ層18を形成した後、それぞれのバッファ層18の上方及び間に、ソース電極10及びドレイン電極12の電流路となるように有機半導体層6を形成して、有機FET11を得る。
このように構成された有機FET11は、上述した有機FET1と同様に種々の変形が可能である。例えば、バッファ層18は、必ずしもソース電極10及びドレイン電極12の両方の上に形成される必要はなく、いずれか一方の上に形成されていれば、ソース電極10又はドレイン電極12と有機半導体層6との接合性の改善効果は発揮され得る。
この有機FET11においては、有機半導体層6とソース電極10及びドレイン電極12とは、これらの間に主として炭素材料から構成されるバッファ層18が介在した状態で接触している。このため、有機FET1における場合と同様に、バッファ層18によって、両電極10,12と有機半導体層6とは極めて良好に接合された状態となる。
本発明の有機FETは、必ずしも上述したトップコンタクト型及びボトムコンタクト型の構造を有する有機FETに限定されない。具体的には、例えば、有機半導体層の一側にソース電極及びドレイン電極のいずれか一方の電極が形成され、他側に他方の電極が形成されたトップアンドボトムコンタクト型有機FETや、ソース電極とドレイン電極との間にゲート電極が形成されており、ゲート電極の周囲にソース電極及びドレイン電極間のチャネルとなる有機半導体層が形成されている縦型有機FET等も本発明の有機FETに含まれる。そして、いずれの有機FETにおいても、ソース電極及びドレイン電極の少なくとも一方の電極と有機半導体層との間に、主として炭素材料から構成されるバッファ層が形成されており、これによりソース電極又はドレイン電極と有機半導体層との間の接合性が良好となっている。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらに限定されるものではない。
[有機FETの製造]
(実施例1)
まず、ゲート絶縁膜として約200nmの熱酸化膜を形成させたゲート電極を兼ねる高ドープのn型シリコン基板(バルク抵抗率:1Ωcm)を準備し、これを9×25mmの矩形板状に切り出した。次に、この基板におけるゲート絶縁膜上に、ペンタセンを真空蒸着して、約50nmの厚さの有機半導体層を形成させた。
この有機半導体層上に、チャネル部となるべき部分をセパレートしたシャドウマスクを介して炭素材料(真空蒸発用カーボン;東海カーボン株式会社製)を真空蒸着して、厚さ約2nmのバッファ層を形成した。さらに、このバッファ層上に厚さ約80nmの金の膜を真空蒸着してソース電極及びドレイン電極を形成させ、有機FETを得た。なお、チャネル長を20μmとし、チャネル幅を5mmとした。
なお、バッファ層の厚さの制御は、蒸着時間に対して形成される膜厚の関係を予め測定しておき、これに基づいて蒸着時間を調節することにより行った。そして、形成されたバッファ層の膜厚は以下に示す方法により確認した。すなわち、まず、実施例において炭素材料の蒸着を行う際に、これと同時に、ガラス基板表面にシャドーマスクを備えてなるリファレンス基板の表面上への炭素材料の蒸着を実施した。所定時間の蒸着を行った後、表面に炭素材料からなる層が形成されたリファレンス基板におけるシャドーマスクを除去し、これにより露出したガラス基板の表面と炭素材料からなる層との段差を、原子間力顕微鏡(AFM)を用いた表面プロファイル観察により測定した。得られた結果から、ガラス基板上に形成された炭素材料層の平均的な厚さを見積もり、この厚さを実施例の試料におけるバッファ層の厚さとみなした。
(実施例2)
バッファ層の厚さを約0.5nmとしたこと以外は、実施例1と同様にして有機FETを得た。
(実施例3)
バッファ層の厚さを約10nmとしたこと以外は、実施例1と同様にして有機FETを得た。
(比較例1)
バッファ層を設けなかったこと以外は実施例1と同様にして有機FETを得た。
[特性評価]
まず、実施例1〜3及び比較例1で得られた有機FETについて、ゲート電圧に対するドレイン電流の変化を測定した。このゲート電圧に対するドレイン電流の変化の測定は、半導体パラメータ・アナライザ(4155C、Agilent Technologies社製)を用いて行い、種々の値のドレイン/ソース電極間の電圧(ドレイン電圧)に対して、ゲート/ソース電極間の電圧(ゲート電圧)を連続的に変化させた場合に、ソース電極及びドレイン電極間に流れる電流(ドレイン電流)の値をモニターすることにより行った。なお、各有機FETは、ソース電極の電位を基準として、ドレイン電極及びゲート電極の電位が負となるように電圧を印加した場合にドレイン電流値が上昇したことから、典型的なp型のトランジスタ特性を示すことが判明した。
次に、得られたゲート電圧に対するドレイン電流の変化のプロットから、FET構造における電界効果移動度及びゲート電圧のしきい値(Vth)を算出した。具体的には、ドレイン電圧を−100Vとしたときの、ゲート電圧の値に対するドレイン電流の値の平方根をプロットした。移動度は、このプロットにおいて充分に飽和領域が得られる条件であるゲート電圧−50Vにおける接線の傾きから算出した。また、Vthはこの接線のX軸の切片を読み取ることにより導き出した。得られた移動度及びVthの結果を表1に示す。

Figure 2005085899
表1より、炭素材料からなるバッファ層を設けた実施例1〜3の有機FETは、バッファ層を設けなかった比較例1の有機FETに比して、移動度が有意に高く、また、Vthがより0に近い値となることが判明した。
本発明の第1実施形態に係る有機FETの要部を模式的に示す断面図である。 本発明の第2実施形態に係る有機FETの要部を模式的に示す断面図である。
符号の説明
1…有機FET、2…ゲート電極、4…ゲート絶縁膜、6…有機半導体層、8…バッファ層、10…ソース電極、11…有機FET、12…ドレイン電極、18…バッファ層。

Claims (6)

  1. ソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体層と、
    前記チャネルを通る電流量を制御するためのゲート電極と、
    前記有機半導体層と、前記ソース電極及び前記ドレイン電極のうち少なくとも一方の電極と、の間に形成されており、炭素材料を含むバッファ層と、
    を備える有機電界効果トランジスタ。
  2. 前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された絶縁層を有しており、
    前記有機半導体層は、前記絶縁層に対して前記ソース電極及び前記ドレイン電極が位置する側に形成されている請求項1記載の有機電界効果トランジスタ。
  3. 前記バッファ層の厚さは、0.5〜10nmである請求項1又は2記載の有機電界効果トランジスタ。
  4. ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体層と、前記チャネルを通る電流量を制御するためのゲート電極と、を備える有機電界効果トランジスタを製造する方法であって、
    前記ソース電極及び前記ドレイン電極のうち少なくとも一方の電極と前記有機半導体層との間に、炭素材料を含むバッファ層を形成する工程を有する有機電界効果トランジスタの製造方法。
  5. 前記ゲート電極及び絶縁層を含む積層体を形成する工程と、
    前記積層体における前記絶縁層が形成された側に、前記有機半導体層を形成する工程と、
    前記積層体における前記有機半導体層が形成された側に、前記バッファ層を形成する工程と、
    前記積層体における前記バッファ層が形成された側に、前記ソース電極及び前記ドレイン電極を当該各電極の少なくとも一方が前記バッファ層上に位置するように形成する工程と、
    を有する請求項4記載の有機電界効果トランジスタの製造方法。
  6. 前記ゲート電極及び絶縁層を含む積層体を形成する工程と、
    前記積層体における前記絶縁層が形成された側に、前記ソース電極及び前記ドレイン電極を形成する工程と、
    前記ソース電極及び前記ドレイン電極の少なくとも一方の上に、前記バッファ層を形成する工程と、
    前記ソース電極又は前記ドレイン電極の少なくとも一方との間に前記バッファ層を挟むように前記有機半導体層を形成する工程と、
    を有する請求項4記載の有機電界効果トランジスタの製造方法。
JP2003314607A 2003-09-05 2003-09-05 有機電界効果トランジスタ及びその製造方法 Expired - Fee Related JP4358580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003314607A JP4358580B2 (ja) 2003-09-05 2003-09-05 有機電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314607A JP4358580B2 (ja) 2003-09-05 2003-09-05 有機電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005085899A true JP2005085899A (ja) 2005-03-31
JP4358580B2 JP4358580B2 (ja) 2009-11-04

Family

ID=34415146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314607A Expired - Fee Related JP4358580B2 (ja) 2003-09-05 2003-09-05 有機電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4358580B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056484A (ja) * 2008-08-29 2010-03-11 Tokyo Institute Of Technology 有機トランジスタ及び有機トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056484A (ja) * 2008-08-29 2010-03-11 Tokyo Institute Of Technology 有機トランジスタ及び有機トランジスタの製造方法

Also Published As

Publication number Publication date
JP4358580B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
US7141816B2 (en) Field effect transistor
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
US8916914B2 (en) Field effect transistor having double transition metal dichalcogenide channels
JP5536328B2 (ja) トランジスタ及びその製造方法
KR101680768B1 (ko) 트랜지스터 및 이를 포함하는 전자장치
US8492747B2 (en) Transistor and flat panel display including thin film transistor
CN102082170A (zh) 非晶态氧化物半导体材料、场效应晶体管和显示装置
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP5477750B2 (ja) 有機電界効果型トランジスタ
JP2004055652A (ja) 有機半導体素子
JP4433746B2 (ja) 有機電界効果トランジスタ及びその製造方法
JP4147545B2 (ja) 電極界面を改善した有機fet及びその製造方法
JP2007214525A (ja) 超薄膜金属酸化膜をゲート絶縁体として利用した低電圧有機薄膜トランジスタ及びその製造方法
JP2006526273A (ja) チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法
JP2007158140A (ja) 有機トランジスタ
JP4736318B2 (ja) 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP4358580B2 (ja) 有機電界効果トランジスタ及びその製造方法
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法
KR101978944B1 (ko) 트랜지스터 및 이의 제조 방법
US8178868B2 (en) Thin-film laminate and organic transistor using the same
JP4364586B2 (ja) 有機電界効果トランジスタ及びその製造方法
JP4742494B2 (ja) 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP5194401B2 (ja) 電荷移動錯体薄膜、及び、電界効果型トランジスタ
JP4848522B2 (ja) 有機薄膜トランジスタ及びそれを用いた半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4358580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees