JP4364586B2 - 有機電界効果トランジスタ及びその製造方法 - Google Patents

有機電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4364586B2
JP4364586B2 JP2003303478A JP2003303478A JP4364586B2 JP 4364586 B2 JP4364586 B2 JP 4364586B2 JP 2003303478 A JP2003303478 A JP 2003303478A JP 2003303478 A JP2003303478 A JP 2003303478A JP 4364586 B2 JP4364586 B2 JP 4364586B2
Authority
JP
Japan
Prior art keywords
organic
semiconductor layer
organic semiconductor
electrode
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003303478A
Other languages
English (en)
Other versions
JP2005072495A (ja
Inventor
由紀 益田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003303478A priority Critical patent/JP4364586B2/ja
Publication of JP2005072495A publication Critical patent/JP2005072495A/ja
Application granted granted Critical
Publication of JP4364586B2 publication Critical patent/JP4364586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機電界効果トランジスタ(有機FET;field-effect transistor)及びその製造方法に関する。
一般に、有機半導体を利用した薄膜有機FETは、半導体層が印刷法、スプレー法、インクジェット法等の簡便なプロセスで形成され得るので、無機半導体を用いたFETに比して格段に安価に製造することができる。また、大面積で且つ軽量、薄型の集積回路を平易に作製できる可能性があり、液晶ディスプレイ、有機ELディスプレイ、ICカード等への応用が期待されている。
近年、有機半導体のキャリア移動度が向上し、アモルファスシリコンに匹敵する程度の移動度を発現し得るものが見出されており、これらの高い移動度を有する有機半導体を用いたFETの実用化に向けての研究が盛んに進められている。具体的には、このような高い移動度を発現する有機材料としては、ペンタセン、ポリアルキルチオフェン等が得られるようになっており、有機FETの開発に大きな進展が認められる。
しかし、これらの有機FETにおいては、ソース電極及びドレイン電極は通常金属等の無機材料から構成されるため、これらの電極と有機材料である有機半導体層との接合状態が悪い傾向にあった。有機FETにおいてこれらの接合状態が悪いと、電極と有機半導体層との間の接触抵抗が大きくなり、印加するゲート電圧の損失が生じるようになる。このため、これまでの有機FETは、無機半導体を用いたFETと同等の電流値を得るためには過剰なゲート電圧が必要とされる場合が多く、有機半導体が本来有している高い移動度にもかかわらず、実用的な電圧の範囲で使用することが困難であった。
そこで、ソース及びドレイン電極と有機半導体層との接合性を改善して両者の接触抵抗の低下を図るべく、有機半導体と対の性質を有するドーパントを半導体層におけるソース電極及びドレイン電極に接する領域にのみドープさせた有機FETが知られている(例えば、特許文献1参照。)。かかる有機FETにおいては、有機半導体層におけるソース及びドレイン電極付近の領域にドーパントをドープすることにより、有機半導体層中に電荷移動錯体を形成し、これによりキャリア密度を増加させて両電極と有機半導体層との接触抵抗の低減を図っている。
特開2002−204012号公報
しかし、上記特許文献1に記載の有機FETであっても、ソース電極及びドレイン電極と有機半導体層との接合性の改善効果は充分に得られておらず、FETとして実用化するためには更なる改良が必要であった。
また、この有機FETのように、ソース電極及びドレイン電極が有機半導体層上に形成されている、いわゆるトップコンタクト型の有機FETにおいては、これらの電極は蒸着等により形成される場合が多い。しかし、このようにして製造された有機FETは、有機半導体層が電極形成の際の高温により熱ダメージを受けるため、これにより各電極との接合部付近において有機半導体層が劣化を生じている場合があった。このような有機半導体層の劣化も、電極と有機半導体層との接合性を悪化させる一因となっていた。
さらに、この有機FETは、長時間大気に晒されたり、また使用回数が増加したりすると、有機半導体層が経時的に劣化して、これによりゲート電圧を印加しない状態でも相当量の電流が流れるようになってしまう場合があった。こうなると、有機FETはオン/オフ時の電流値の差が小さくなり、トランジスタとしての使用に適さないものとなる。
本発明はこのような事情に鑑みてなされたものであり、ソース電極及びドレイン電極と有機半導体層との接合性が充分に改善され、且つ有機半導体層の経時的劣化の少ない有機FET及びその製造方法を提供することを目的とする。
本発明者らの詳細な研究によると、上記特許文献1に記載された有機FETで充分な接合性の改善効果が認められないのは、以下に示す原因によることが判明した。すなわち、この有機FETにおいては、有機半導体層におけるソース及びドレイン電極付近のキャリア密度を高めることによって、キャリアの移動による電極−有機半導体層間の電気的な相互作用を起こり易くしている。しかし、かかる手法は、ソース及びドレイン電極と有機半導体層との接合性を本質的に改善するものではなく、このために、ある程度以上の接合性の改善効果が得られていなかった。
また、上記特許文献1に記載の有機FETは、ソース及びドレイン電極付近の有機半導体層にのみドーパントがドープされており、これにより有機半導体層全体に電荷移動錯体が形成されないようにして、オフ時の電流値が不都合に大きくなることを防いでいる。しかし、本発明者らは、このような構成とした場合でも、経時的なドーパントの拡散や電圧印加の際のマイグレーション等を免れ得ないことを見出した。そして、このことが有機半導体層の経時的な劣化を招いているものと推測した。
本発明者らはこのような知見に基づいて、有機半導体層中に他の物質を導入してその特性を向上させるのではなく、ソース及びドレイン電極と有機半導体層との間に特定の層を導入することによって、両者の接合性を本質的に改善するとともに、安定性の高い有機半導体層が得られることを見出し、本発明を想到するに至った。
すなわち、本発明の有機FETは、ソース電極及びドレイン電極と、ソース電極とドレイン電極との間のチャネルとなる有機半導体層と、チャネルを通る電流量を制御するためのゲート電極と、有機半導体層とソース電極及びドレイン電極のうち少なくとも一方の電極との間に形成されており、金属錯体を含むバッファ層とを備えることを特徴とする。
このように有機半導体層とソース電極又はドレイン電極との間に、金属錯体からなるバッファ層を形成させると、電極−バッファ層間、及びバッファ層−有機半導体層間の2つの界面を介して電気的な作用が生じるようになる。バッファ層を構成している金属錯体が有する金属元素は、これらの2つの界面で生じる電位障壁、特に、バッファ層と有機半導体層との接触により生じる電位障壁を小さくすることができるものと考えられ、これにより、2つの界面での電気的な作用が極めて生じやすくなる。こうしてソース及びドレイン電極と有機半導体層との間に存在する2つの界面の接合性が改善された結果、両電極と有機半導体層とを直接接合させた従来の有機FETに比して、両者の接触により生じる抵抗が大幅に低下するものと推察される。
また、バッファ層を構成している金属錯体は、通常有機化合物との親和性が良好な配位子を金属元素の周囲に有している。このため、ソース及びドレイン電極と有機半導体層間に金属錯体からなるバッファ層を介在させることによって、金属錯体の金属元素とソース及びドレイン電極との金属同士の作用、及び、金属錯体の配位子と有機半導体層との有機物同士の作用による2つの親和性向上効果が生じるものと考えられる。ただし、作用はこれらに限定されるものではない。
さらに、前述したトップコンタクト型のように、有機半導体層上にソース又はドレイン電極を有する有機FETを製造する場合、本発明の有機FETによれば、ソース又はドレイン電極はバッファ層を介して有機半導体層上に形成される。また、バッファ層を構成している金属錯体は、金属等に比べて大幅に低い温度での蒸着が可能であり、有機半導体層上にバッファ層を形成させる際における有機半導体層への熱の影響は極めて小さい。このため、本発明の有機FETは、有機半導体層上に直接ソース又はドレイン電極を形成させていた従来の有機FETに比して、これらの電極を形成させる際に生じる有機半導体層の劣化は大幅に低減されたものとなる。
さらにまた、本発明の有機FETによれば、実質的に単一の有機半導体から構成される有機半導体層であってもソース又はドレイン電極との接合性が良好となる。従って、上記従来の有機FETのように有機半導体層中にドーパント等を導入する必要がないため、これらの拡散等に起因した有機半導体層の経時劣化は生じ得ない。
より具体的には、上記本発明の有機FETは、ソース電極及びドレイン電極とゲート電極との間に形成された絶縁層を有しており、有機半導体層は、絶縁層に対してソース電極及びドレイン電極が位置する側に形成されていると好ましい。
ここで、バッファ層及び有機半導体層間の電位障壁を更に低下させるためには、有機半導体層を構成する有機半導体がp型半導体であり、バッファ層を構成する金属錯体の有する金属元素が有機半導体よりも大きい仕事関数を有するものであると望ましい。具体的には、この場合の金属元素の仕事関数は、4.6eV以上であると好ましい。このような構成を有する有機FETによれば、印加する電圧にほぼ比例した電流値が得られるようになるとともに、従来の有機FETに比べてより現実的な電圧の範囲での駆動が可能となる。
有機半導体層とバッファ層に含まれる金属錯体とをこのような組み合わせにすることによって上述した効果が得られる原因は現在のところ明らかではないが、例えば、以下に示すような理由が推測される。すなわち、本発明の有機FETにおいては、バッファ層は薄い膜状の形状を有している。金属錯体をこのような薄膜状に形成すると、薄膜中で金属元素と配位子とが分離して、バッファ層の表面付近に存在する金属元素が有機半導体層と接触する可能性がある。ここで、有機半導体層はp型半導体からなり、また金属元素は上述した所定の仕事関数を有しているため、これらの接触は、電位障壁が生じていない、いわゆる非整流性接触(オーミック接触)の状態となり得る。こうなると、バッファ層全体と有機半導体層との接触における電位障壁も大幅に小さくなるものと考えられる。こうして上述した効果が発揮されるものと推察される。
同様の観点から、有機半導体層がn型半導体である場合には、バッファ層を構成する金属錯体の有する金属元素は有機半導体よりも小さい仕事関数を有していることが望ましい。具体的には、この場合の金属元素の仕事関数は、5.2eV以下であるとより好ましい。
これらのバッファ層は、金属元素が貴金属元素である金属錯体から構成されるものであると更に好ましい。このようなバッファ層は、ソース及びドレイン電極、並びに有機半導体層との接合性に優れるという特性を有している。さらに、貴金属元素は、通常高い仕事関数を有していることから、かかるバッファ層は有機半導体がp型半導体である場合において特に好ましく適用できる。
また、バッファ層に含まれる金属錯体は、非イオン性金属錯体であるとより好ましい。金属錯体がイオン性の錯体であると、その対イオンが有機半導体層に移動して、その安定性を低下させる原因となる場合がある。
さらに、本発明の有機FETにおいては、バッファ層の厚さは、0.5〜10nmであると好ましい。このバッファ層が厚すぎると、バッファ層自体の抵抗が無視し得ない程度に大きくなり、所望の電流値を得るために過剰な電圧が必要となる場合がある。一方、薄すぎると均一な膜の形成が困難となり、厚さのばらつきに起因して充分な接合性改善効果が得られなくなる傾向にある。
また、本発明による有機FETの製造方法は、上記本発明の有機FETを平易に製造するための方法であって、ソース電極及びドレイン電極と、ソース電極とドレイン電極との間のチャネルとなる有機半導体層と、チャネルを通る電流量を制御するためのゲート電極とを備える有機電界効果トランジスタを製造する方法であって、ソース電極及びドレイン電極のうち少なくとも一方の電極と有機半導体層との間に、金属錯体を含むバッファ層を形成する工程を有することを特徴とする。
より具体的には、ゲート電極及び絶縁層を含む積層体を形成する工程、積層体における絶縁層が形成された側に有機半導体層を形成する工程、積層体における有機半導体層が形成された側にバッファ層を形成する工程、及び、積層体におけるバッファ層が形成された側にソース電極及びドレイン電極を当該各電極の少なくとも一方がバッファ層上に位置するように形成する工程、を有する製造方法が好適である。このような製造方法によって、ソース電極及びドレイン電極の少なくとも一方がバッファ層を介した状態で有機半導体層に接合されたトップコンタクト型の有機FETが製造される。
本発明による有機FETの製造方法はまた、有機半導体層の下部にソース及びゲート電極を備えるボトムコンタクト型の有機FETを平易に製造するための方法も提供する。かかる方法は、ゲート電極及び絶縁層を含む積層体を形成する工程、積層体における絶縁層が形成された側にソース電極及びドレイン電極を形成する工程、ソース電極及び前記ドレイン電極の少なくとも一方の上にバッファ層を形成する工程、及び、ソース電極又はドレイン電極の少なくとも一方との間にバッファ層を挟むように有機半導体層を形成する工程を有することを特徴とする。
本発明によれば、ソース電極及びドレイン電極と有機半導体層との接合性に優れ、且つ有機半導体層の経時劣化が少ない有機電界効果トランジスタ及びその製造方法を提供することができる。
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、図面の位置関係に基づくものとする。
図1は、本発明の第一実施形態に係る有機FETの要部を模式的に示す断面図である。有機FET1はゲート絶縁膜4(絶縁層)の一側(図中下側)に設けられたゲート電極2、ゲート絶縁膜4の他側(図中上側)に設けられた有機半導体層6、ゲート絶縁膜4の他側(図中上側)であって、有機半導体層6の上に設けられたソース電極10及びドレイン電極12、及び有機半導体層6とソース電極10及びドレイン電極12との間にそれぞれ設けられたバッファ層8を有しており、いわゆるトップコンタクト型の構成を有する有機FETである。
このような構成を有する有機FET1におけるゲート電極2は、チャネルとして機能する後述の有機半導体層6を通るドレイン電流量を制御する機能を有している。このゲート電極2は、例えば、ポリシリコン、ドープトSi、金属、導電性ポリマー等の導電性部材からなり、基板としての役割も兼ねるものである。なお、基板として、ガラス材、セラミックス材、プラスチック材等の絶縁性基板を別途設けることもでき、この場合は、これらの基板上にゲート電極2を形成させる。
ゲート電極2上に形成されたゲート絶縁膜4は、適宜の誘電性を発現し得る材料から構成され、具体的には、例えば、SiO、Al、Si、TiO等の無機誘電体や、ポリイミド、マイラー、ポリフッ化ビニリデン、ポリメチルメタクリレート等の有機高分子等が挙げられる。また、ゲート電極2が酸化されて誘電性を示すような材料からなる場合、ゲート絶縁膜4は、このゲート電極2の表面に酸化を施して形成された酸化膜とすることもできる。このようなゲート電極2及びゲート絶縁膜4としては、例えばSi及びSiOが挙げられる。
また、ゲート絶縁膜4上に形成された有機半導体層6は、後述するソース電極10及びドレイン電極12との間の電流路となる、いわゆるチャネルとしての機能を有するものである。かかる有機半導体層6は、このチャネル構造が実現されるような半導体特性を有する有機物であれば、p型、n型の区別なく適用でき、例えば、p型半導体としてはペンタセン、テトラセンといった直列配置された4つ又は5つ以上のオルト縮合ベンゼン環からなる多環体(アセン)、ポリアルキルチオフェン、チオフェンオリゴマー等が挙げられ、n型半導体としてはC60、フッ素化フタロシアニン類等が挙げられる。
バッファ層8は、有機半導体層6とソース電極10及びドレイン電極12との間に、この両者の接触が生じないように形成されている。このバッファ層8は、主として金属錯体から構成されるものである。バッファ層8を構成する金属錯体としては、安定に成膜でき、且つ成膜後の安定性にも優れるものが好ましい。
このような金属錯体としては、例えば、有機半導体層6がp型半導体から構成される場合には、金属錯体の有している金属元素が有機半導体層6よりも大きな仕事関数を有しているものが好ましい。具体的には、この場合の金属元素の仕事関数は、4.6eV以上であることが好ましく、この条件を満たす金属としては、例えば、Au、Cu、Pt、Ni、Pd、Ir、Rh、Co等が挙げられる。
一方、有機半導体層6がn型半導体から構成される場合には、金属元素が有機半導体層6よりも小さな仕事関数を有している金属錯体が好ましい。この場合、具体的には、金属元素の仕事関数は5.2eV以下であると好ましい。このような仕事関数を有する金属元素としては、Al、Ag、Mg、Ca、Li等を例示できる。
これらの金属錯体における金属元素としては、一般的に貴金属に分類されるAu、Ag、Pt等の金属元素がより好ましく、有機半導体層6を形成している半導体の種類に応じて適宜選択して用いるとよい。貴金属元素は、殆どのものが大きな仕事関数を有していることから、p型半導体からなる有機半導体層6と組み合わせると好適である場合が多い。
また、金属錯体はイオン性ではなく、塩等の構造を有していない非イオン性錯体、すなわち分子性の錯体であるとより好ましい。従って、金属元素と配位子との組み合わせは、それぞれの価数の合計が0となるように選択するとよい。バッファ層8に含まれる金属錯体がイオン性の錯体であると、その対イオンが拡散等して有機半導体層6に取り込まれ、これが大気中における安定性を低下させて、有機半導体層6の経時的な劣化を引き起こす場合がある。
これらの金属元素に配位する配位子としては、特に制限はないが、例えば0〜2価の配位子が例示できる。具体的な例を挙げると、0価の配位子としては下記式(1a)〜(1d)で表される構造のものが例示できる。なお、下記式中、Rは水素原子、炭素数1〜6のアルキル基又はフェニル基を示す。
Figure 0004364586
また、1価の配位子としては、下記式(2a)〜(2j)が挙げられる。なお、下記式中、Rは上記と同義である。
Figure 0004364586
さらに、2価の配位子としては、下記式(3a)〜(3e)で表されるものが例示できる。なお、下記式中、Rは上記と同義である。
Figure 0004364586
これらの配位子のなかでも、アセチルアセナト(上記式(2g)で表される配位子)、フェニルピリジン(上記式(2f)で表される配位子)、フタロシアニン(上記式(3a)で表される配位子)、ポルフィリン(上記式(3b)で表される配位子)等の配位子を有する金属錯体が、接合性向上効果に優れており、また入手も比較的容易であることから好ましい。
上述した金属元素及び配位子を有する金属錯体の好ましい例としては、白金(II)オクタエチルポルフィリン(下記式(4a)で表される化合物)、白金(II)アセチルアセトン(下記式(4b)で表される化合物)、イリジウム(III)フェニルピリジン(下記式(4c)で表される化合物)、銅(II)フタロシアニン(下記式(4d)で表される化合物)等が例示できる。なお、式(4a)中、Rはエチル基を示す。
Figure 0004364586
これらの金属錯体から主として構成されるバッファ層8は、その厚さを、有機半導体層6の厚さの0.0005〜0.1倍程度とすることができ、具体的には、一般的な有機FETのサイズにおいて、0.5〜10nmであると好ましい。
さらに、このバッファ層8上に形成されるソース電極10及びドレイン電極12は、公知の導電性材料から構成されるものであり、この両電極10,12のうち少なくともいずれか一方は、金属材料からなることが好ましい。金属材料としては、Au、Ag、Cu、Pt等、通常電極用の材料として用いられるものを特に制限なく適用できる。
次に、このように構成された有機FET1を製造する手順の一例について説明する。まず、n型シリコン等からなり、基板を兼ねるゲート電極2を準備する。ゲート電極2を別の基板上に形成させる場合には、別途基板を準備した後、この基板上に公知の方法でゲート電極2を形成させる。このゲート電極2に適宜の熱処理を施し、30〜500nm程度の厚さの熱酸化膜(SiO膜)からなるゲート絶縁膜4を形成する。
次に、ゲート絶縁膜4上に、上述した有機半導体層6の材料を、蒸着法等により10〜100nm程度の厚さとなるように形成し、ゲート電極2、ゲート絶縁膜4及び有機半導体層6から構成される積層体を形成する。
次いで、この積層体における有機半導体層6上に、好ましくは0.5〜10nmの厚さのバッファ層8を形成する。このバッファ層8は、後の工程でソース電極10及びドレイン電極12を形成させる位置に該当する有機半導体層6上の部位に形成させる。バッファ層8を形成する方法としては、蒸着、スパッタ等の方法や、金属錯体等のバッファ層8を構成する材料を溶媒に溶解させ、有機半導体層6上に塗布した後、溶媒を乾燥させる方法等が例示でき、なかでも、作業性が良好であることから蒸着法が好ましい。蒸着によりバッファ層8を形成する場合、バッファ層8を形成させる部位に開口部を有するようなシャドウマスクを介して蒸着を実施する等して、上述したような所望の位置にバッファ層8を形成させる。
さらに、こうして形成されたバッファ層8上に、Au等の金属からなる電極材料を蒸着等することにより、それぞれ厚さ50〜200nm程度のソース電極10及びドレイン電極12を形成して、有機FET1を得る。この場合、チャネル長は0.7〜100μm程度とし、チャネル幅は0.1〜10mm程度とすることが望ましい。
このように構成された有機FET1においては、ソース電極10及びドレイン電極12は、バッファ層8を介在させた状態で有機半導体層6に被着されている。このバッファ層8は、主として金属錯体から構成されるものである。金属錯体の有している金属元素は、両電極10,12及びバッファ層8間の電位障壁、並びにバッファ層8及び有機半導体層6間の電位障壁を低下させることができ、また、金属錯体の有している配位子はバッファ層8と有機半導体層6との親和性を向上させることができると考えられる。このような作用を有しているバッファ層8を備える有機FET1においては、ソース電極10及びドレイン電極12と有機半導体層6との間の接触抵抗が極めて低い状態となる。
また、このようにソース電極10及びドレイン電極12が、有機半導体層6上にバッファ層を介して被着されていることから、有機半導体層6は、この両電極10,12を蒸着等させる際に生じる熱の影響を受け難い。このため、従来の有機FETで問題となっていた、製造時における有機半導体層6の劣化が極めて少ないものとなる。
さらに、有機FET1における有機半導体層6がp型半導体からなるものである場合に、バッファ層8を構成している金属錯体に含まれる金属元素が有機半導体層6よりも仕事関数が大きいと、バッファ層8の表面付近の金属元素と有機半導体層6との接触がほぼオーミックとなり得る。こうなると、ソース電極10及びドレイン電極12と有機半導体層6との接触による電位障壁も極めて小さくなると考えられ、従来の有機FETに比して、より現実的な電圧範囲での駆動が可能となる。同様の効果は、有機半導体層6がn型であり、バッファ層8を構成している金属錯体の金属元素の仕事関数が有機半導体層6よりも小さい場合にも達成される。
以上、本発明の有機FETの第1実施形態について説明したが、必ずしも上述した構成を有するものに限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
例えば、バッファ層8は、必ずしもソース電極10及びドレイン電極12の両方と有機半導体層6との間に形成されている必要はなく、両電極10,12のうち少なくとも一方と有機半導体層6との間に形成されていれば、接合性の改善効果は発揮され得る。なお、両電極10,12のうちのいずれか一方のみが金属材料から形成されている場合には、金属からなる電極の側にバッファ層8が形成されていることが望ましい。
また、バッファ層8は、少なくともソース電極10及びドレイン電極12と有機半導体層6とが接触しないように設けられていればよく、例えば、上部に形成される電極10,12よりもバッファ層8のサイズが大きくてもよい。
次に、本発明の有機FETの第2実施形態について説明する。図2は、本発明の第2実施形態に係る有機FETの要部を模式的に示す断面図である。この有機FET11は、いわゆるボトムコンタクト型の構成を有する有機FETである。かかる有機FET11は、ゲート絶縁膜4(絶縁層)の一側に、チャネルを通る電流量を制御するためのゲート電極2が形成され、また、ゲート絶縁膜4の他側に、一定の間隔をおいて配置されたソース電極10及びドレイン電極12を有している。さらに、ゲート絶縁膜4の他側であって、ソース電極10及びドレイン電極12上に、主として金属錯体から構成されるバッファ層18が形成されており、これらのバッファ層18の上方及び間には、ソース電極10及びドレイン電極12の間のチャネルとなる有機半導体層6が形成されている。このような構成を有する有機FET11は上述した有機FET1と同様の材料から形成される。
この有機FET11は以下のようにして製造可能である。まず、ゲート電極2を準備し、この上にゲート絶縁膜4を有機FET1と同様の方法で形成して積層体を得た後、この積層体のゲート絶縁膜4上に所定の間隔で配置されたソース電極10及びドレイン電極12を形成する。この場合、両電極10,12の形成方法は特に限定されないが、例えば、ゲート絶縁膜4上に電極の材料をスパッタリングにより成膜させた後、フォトリソグラフィー等によりパターニングする方法が例示できる。
次に、このソース電極10及びドレイン電極12上に、蒸着等によりバッファ層18を形成する。バッファ層18は、両電極10,12とこれらの上に形成させる有機半導体層6との接触を生じさせないように、両電極10,12を覆うようにして形成することが望ましい。
こうしてソース電極10及びドレイン電極12上にバッファ層18を形成した後、それぞれのバッファ層18の上方及び間に、ソース電極10及びドレイン電極12の電流路となるように有機半導体層6を形成して、有機FET11を得る。この有機半導体層6の形成方法としては蒸着法が好ましい。
有機FET11は、上述した有機FET1と同様に種々の変形が可能である。例えば、バッファ層18は、必ずしもソース電極10及びドレイン電極12の両方の上に形成される必要はなく、いずれか一方の上に形成されていれば、接合性の改善効果は発揮され得る。
このように構成された有機FET11においては、有機半導体層6とソース電極10及びドレイン電極12とは、これらの間に金属錯体から構成されるバッファ層18が介在した状態で接触している。このため、有機FET1における場合と同様に、バッファ層18によって、両電極10,12と有機半導体層6との間の接触抵抗は、極めて小さいものとなる。
本発明の有機FETは、必ずしも上述したトップコンタクト型及びボトムコンタクト型の構造を有する有機FETに限定されない。具体的には、例えば、有機半導体層の一側にソース電極及びドレイン電極のいずれか一方の電極が形成され、他側に他方の電極が形成されたトップアンドボトムコンタクト型有機FETや、ソース電極とドレイン電極との間にゲート電極が形成されており、ゲート電極の周囲にソース電極及びドレイン電極間のチャネルとなる有機半導体層が形成されている縦型有機FET等も本発明の有機FETに含まれる。そして、いずれの有機FETにおいても、ソース電極及びドレイン電極の少なくとも一方の電極と有機半導体層との間に、主として金属錯体から構成されるバッファ層が形成されており、これによりソース電極又はドレイン電極と有機半導体層との間の接合性が良好となっている。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらに限定されるものではない。
[有機FETの製造]
(実施例1)
まず、ゲート絶縁膜として約200nmの熱酸化膜を形成させたゲート電極を兼ねる高ドープのn型シリコン基板(バルク抵抗率:1Ωcm)を準備し、これを9×25mmの矩形板状に切り出した。次に、この基板におけるゲート絶縁膜上に、ペンタセンを真空蒸着して、約50nmの厚さの有機半導体層を形成させた。
この有機半導体層上に、チャネル部となるべき部分をセパレートしたシャドウマスクを介して白金(II)オクタエチルポルフィリンを真空蒸着して、厚さ約2nmのバッファ層を形成した。さらに、このバッファ層上に厚さ約80nmの金の膜を真空蒸着してソース電極及びドレイン電極を形成させ、有機FETを得た。なお、チャネル長を20μmとし、チャネル幅を5mmとした。
(実施例2)
白金(II)オクタエチルポルフィリンに代えてイリジウム(III)フェニルピリジンを用いたこと以外は、実施例1と同様にして有機FETを得た。
(実施例3)
白金(II)オクタエチルポルフィリンに代えて白金(II)アセチルアセトンを用いたこと以外は、実施例1と同様にして有機FETを得た。
(実施例4)
白金(II)オクタエチルポルフィリンに代えて銅(II)フタロシアニンを用いたこと以外は、実施例1と同様にして有機FETを得た。
(比較例1)
バッファ層を設けなかったこと以外は実施例1と同様にして有機FETを得た。
[特性評価]
まず、実施例1〜4及び比較例1で得られた有機FETについて、ゲート電圧に対するドレイン電流の変化を測定した。このゲート電圧に対するドレイン電流の変化の測定は、半導体パラメータ・アナライザ(4155C、Agilent Technologies社製)を用いて行い、種々の値のドレイン/ソース電極間の電圧(ドレイン電圧)に対して、ゲート/ソース電極間の電圧(ゲート電圧)を連続的に変化させた場合に、ソース電極及びドレイン電極間に流れる電流(ドレイン電流)の値をモニターすることにより行った。なお、各有機FETは、ソース電極の電位を基準として、ドレイン電極及びゲート電極の電位が負となるように電圧を印加した場合にドレイン電流値が上昇したことから、典型的なp型のトランジスタ特性を示すことが判明した。
次に、得られたゲート電圧に対するドレイン電流の変化のプロットから、FET構造における電界効果移動度及びゲート電圧のしきい値(Vth)を算出した。具体的には、ドレイン電圧を−100Vとしたときの、ゲート電圧の値に対するドレイン電流の値の平方根をプロットした。移動度は、このプロットにおいて十分に飽和領域が得られる条件であるゲート電圧−50Vにおける接線の傾きから算出した。また、Vthはこの接線におけるX軸の切片を読み取ることにより導き出した。得られた移動度及びVthの結果を表1に示す。
Figure 0004364586
表1より、金属錯体からなるバッファ層を設けた実施例1〜4の有機FETは、バッファ層を設けなかった比較例1の有機FETに比して、移動度が有意に高く、またVthの値がより0に近いことが判明した。
本発明の第1実施形態に係る有機FETの要部を模式的に示す断面図である。 本発明の第2実施形態に係る有機FETの要部を模式的に示す断面図である。
符号の説明
1…有機FET、2…ゲート電極、4…ゲート絶縁膜、6…有機半導体層、8…バッファ層、10…ソース電極、11…有機FET、12…ドレイン電極、18…バッファ層。

Claims (9)

  1. ソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体層と、
    前記チャネルを通る電流量を制御するためのゲート電極と、
    前記有機半導体層と、前記ソース電極及び前記ドレイン電極のうち少なくとも一方の電極と、の間に形成されており、金属錯体を含むバッファ層と、
    を備え、
    前記有機半導体層を構成している有機半導体がn型半導体であり、且つ、前記金属錯体の金属元素が該有機半導体よりも小さい仕事関数を有している有機電界効果トランジスタ。
  2. 前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された絶縁層を有しており、
    前記有機半導体層は、前記絶縁層に対して前記ソース電極及び前記ドレイン電極が位置する側に形成されている請求項1記載の有機電界効果トランジスタ。
  3. 前記金属錯体の金属元素の仕事関数は、5.2eV以下である請求項1又は2記載の有機電界効果トランジスタ。
  4. 前記バッファ層を構成している金属錯体の金属元素は、貴金属元素である請求項1〜3のいずれか一項に記載の有機電界効果トランジスタ。
  5. 前記金属錯体は、非イオン性錯体である請求項1〜のいずれか一項に記載の有機電界効果トランジスタ。
  6. 前記バッファ層の厚さは、0.5〜10nmである請求項1〜のいずれか一項に記載の有機電界効果トランジスタ。
  7. ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体層と、前記チャネルを通る電流量を制御するためのゲート電極と、を備える有機電界効果トランジスタを製造する方法であって、
    前記ソース電極及び前記ドレイン電極のうち少なくとも一方の電極と前記有機半導体層との間に、金属錯体を含むバッファ層を形成する工程を有し、
    前記有機半導体層を構成している有機半導体がn型半導体であり、且つ、前記金属錯体の金属元素が該有機半導体よりも小さい仕事関数を有している有機電界効果トランジスタの製造方法。
  8. 前記ゲート電極及び絶縁層を含む積層体を形成する工程と、
    前記積層体における前記絶縁層が形成された側に、前記有機半導体層を形成する工程と、
    前記積層体における前記有機半導体層が形成された側に、前記バッファ層を形成する工程と、
    前記積層体における前記バッファ層が形成された側に、前記ソース電極及び前記ドレイン電極を当該各電極の少なくとも一方が前記バッファ層上に位置するように形成する工程と、
    を有する請求項記載の有機電界効果トランジスタの製造方法。
  9. 前記ゲート電極及び絶縁層を含む積層体を形成する工程と、
    前記積層体における前記絶縁層が形成された側に、前記ソース電極及び前記ドレイン電極を形成する工程と、
    前記ソース電極及び前記ドレイン電極の少なくとも一方の上に、前記バッファ層を形成する工程と、
    前記有機半導体層を、前記ソース電極及び前記ドレイン電極の少なくとも一方との間に前記バッファ層を挟むように形成する工程と、
    を有する請求項記載の有機電界効果トランジスタの製造方法。
JP2003303478A 2003-08-27 2003-08-27 有機電界効果トランジスタ及びその製造方法 Expired - Fee Related JP4364586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003303478A JP4364586B2 (ja) 2003-08-27 2003-08-27 有機電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303478A JP4364586B2 (ja) 2003-08-27 2003-08-27 有機電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005072495A JP2005072495A (ja) 2005-03-17
JP4364586B2 true JP4364586B2 (ja) 2009-11-18

Family

ID=34407470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003303478A Expired - Fee Related JP4364586B2 (ja) 2003-08-27 2003-08-27 有機電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4364586B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768000B2 (en) 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
GB201312609D0 (en) * 2013-07-15 2013-08-28 Cambridge Display Tech Ltd Method

Also Published As

Publication number Publication date
JP2005072495A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
JP4234952B2 (ja) 縦型有機トランジスタ
US6992324B2 (en) Organic semiconductor device
EP1398840A2 (en) Organic semiconductor device
EP1385220A2 (en) Organic semiconductor device
JP5434000B2 (ja) 電界効果型トランジスタ及びその製造方法
CN101673770A (zh) 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器
KR20140039271A (ko) 개선된 소스/드레인 접점을 가진 금속 산화물 tft
JP2007043160A (ja) 平板表示装置及びその製造方法
WO2005091373A1 (ja) 有機半導体素子およびそれを用いた有機el表示装置
JP2004055652A (ja) 有機半導体素子
US7342245B2 (en) Organic semiconductor device
JP5477750B2 (ja) 有機電界効果型トランジスタ
JP4433746B2 (ja) 有機電界効果トランジスタ及びその製造方法
JP4147545B2 (ja) 電極界面を改善した有機fet及びその製造方法
JP4364586B2 (ja) 有機電界効果トランジスタ及びその製造方法
WO2006098420A1 (ja) 発光素子及び表示装置
US7598668B2 (en) Organic semiconductor device and method for manufacturing same
JPH0786600A (ja) 電界効果型トランジスタ
JP4358580B2 (ja) 有機電界効果トランジスタ及びその製造方法
JP2004055653A (ja) 有機半導体素子
KR100588486B1 (ko) p형 아연 산화물 반도체의 오믹 접촉 형성방법
JP4737964B2 (ja) 有機半導体装置
JP5194401B2 (ja) 電荷移動錯体薄膜、及び、電界効果型トランジスタ
JPH05160150A (ja) 有機電界スイッチング素子
EP1814173B1 (en) Electronic device containing semiconductor polymers and corresponding manufacturing process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4364586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees