JP2004327553A - 有機電界効果トランジスタ - Google Patents
有機電界効果トランジスタ Download PDFInfo
- Publication number
- JP2004327553A JP2004327553A JP2003117496A JP2003117496A JP2004327553A JP 2004327553 A JP2004327553 A JP 2004327553A JP 2003117496 A JP2003117496 A JP 2003117496A JP 2003117496 A JP2003117496 A JP 2003117496A JP 2004327553 A JP2004327553 A JP 2004327553A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- electrode
- semiconductor film
- type organic
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 387
- 239000000758 substrate Substances 0.000 abstract description 29
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 238
- 239000010410 layer Substances 0.000 description 131
- 239000000463 material Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 12
- 239000000969 carrier Substances 0.000 description 9
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical class [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 9
- 239000007769 metal material Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- KUJYDIFFRDAYDH-UHFFFAOYSA-N 2-thiophen-2-yl-5-[5-[5-(5-thiophen-2-ylthiophen-2-yl)thiophen-2-yl]thiophen-2-yl]thiophene Chemical compound C1=CSC(C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC=CC=2)=C1 KUJYDIFFRDAYDH-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】オフ時の漏れ電流を抑制することができる有機電界効果トランジスタを提供する。
【解決手段】支持基板１の一表面上にソース電極（第１の電極）２が形成されるとともに、支持基板１の一表面側においてソース電極２を覆うように有機半導体層３が形成され、有機半導体層３上にドレイン電極（第２の電極）４が形成されており、ソース電極２とドレイン電極４とに挟まれた有機半導体層３内には、ソース電極２およびドレイン電極４から離間して平面形状が櫛形状のゲート電極（第３の電極）５が配置されている。有機半導体層３は、厚み方向に積層されたｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとで構成されている。オフ時にはｐ形有機半導体膜３２ｐとｎ形有機半導体膜３１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、従来に比べて漏れ電流を低減できる。
【選択図】 図１
【解決手段】支持基板１の一表面上にソース電極（第１の電極）２が形成されるとともに、支持基板１の一表面側においてソース電極２を覆うように有機半導体層３が形成され、有機半導体層３上にドレイン電極（第２の電極）４が形成されており、ソース電極２とドレイン電極４とに挟まれた有機半導体層３内には、ソース電極２およびドレイン電極４から離間して平面形状が櫛形状のゲート電極（第３の電極）５が配置されている。有機半導体層３は、厚み方向に積層されたｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとで構成されている。オフ時にはｐ形有機半導体膜３２ｐとｎ形有機半導体膜３１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、従来に比べて漏れ電流を低減できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、有機電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
従来から、有機半導体層の厚み方向の両側に主端子（ドレイン電極、ソース電極）が配置され有機半導体層の厚み方向に沿って電流が流れる縦型の有機電界効果トランジスタとして、図６に示す構成のものが提案されている（例えば、非特許文献１、非特許文献２参照）。
【０００３】
図６に示した縦型の有機電界効果トランジスタは、矩形板状の支持基板１の一表面上に平面形状が矩形状のソース電極２が形成されるとともに、支持基板１の一表面側においてソース電極２を覆うように有機半導体層３’が形成され、有機半導体層３’上に平面形状が矩形状のドレイン電極４が形成されており、ソース電極２とドレイン電極４とに挟まれた有機半導体層３内には、ソース電極２およびドレイン電極４から離間して平面形状が櫛形状のゲート電極５が配置されている。ここに、各電極２，４，５は、それぞれ、有機半導体層３に重ならない位置まで延設された配線部２ａ，４ａ，５ａを備えている。なお、有機半導体層３’は、厚み方向に積層されたｐ形有機半導体膜３１ｐとｐ形有機半導体膜３２ｐとで構成されており、１層目のｐ形有機半導体膜３１ｐがソース電極２に接触し、２層目のｐ形有機半導体膜３２ｐがドレイン電極４に接触している。
【０００４】
上述の縦型の有機電界効果トランジスタでは、例えば、図７（ａ）に示すように、ドレイン電極４（図７（ａ）中では「Ｄ」）をソース電極２（図７（ａ）中では「Ｓ」）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（図７（ａ）中では「Ｇ」）をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加すると、図７（ｂ）に示すように、有機半導体層３’内においてゲート電極５の周りに、電流を流すための電荷が存在できない領域である空乏層６が形成されて電流の通過経路が狭められ電流が流れにくくなる（なお、図７（ｂ）中の上向きの矢印は漏れ電流の流れる向きを示している）。
【０００５】
これに対して、図８（ａ）に示すように、ドレイン電極４（図８（ａ）中では「Ｄ」）をソース電極２（図８（ａ）中では「Ｓ」）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（図８（ａ）中では「Ｇ」）をソース電極２に対して低電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加すると、図８（ｂ）に示すように、有機半導体層３’内においてゲート電極５の周りに蓄積層７が形成される。ここに、蓄積層７には有機半導体層３’よりも高い濃度の正電荷が誘起されており、蓄積層７の導電率が有機半導体層３’の導電率よりも高いので、ソース電極２とドレイン電極４との間に電流が流れやすくなる（なお、図８（ｂ）中の上向きの矢印は電流の流れる向きを示している）。要するに、図６に示した縦型の有機電界効果トランジスタは、正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタである。
【０００６】
したがって、上述の縦型の有機電界効果トランジスタでは、ゲート電極５とソース電極２との間に印加するゲート電圧ＶＧに応じて櫛形状のゲート電極５の櫛歯間を通ってソース電極２とドレイン電極４との間に流れる電流を制御できる。ここに、上述の縦型の有機電界効果トランジスタに関して、図７（ａ）におけるゲート電圧ＶＧの値を０〜１Ｖの範囲内で種々変化させた場合の出力特性（ドレイン電流ＩＤＳ−ドレイン電圧ＶＤＳ特性）の一例を図９に示す（非特許文献１、非特許文献２参照）。
【０００７】
なお、上述の縦型の有機電界効果トランジスタでは、ゲート電極５の平面形状を櫛形状に形成してあるが、ゲート電極５の平面形状は櫛形状の形状に限らず、外周形状が矩形状であって内側領域に多数の円形の貫通孔を形成した形状のものも提案されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開２００１−１８９４６６号公報
【非特許文献１】
工藤、他４名，「オーガニック・スタティック・インダクション・フォー・ディスプレイ・デバイス（Ｏｒｇａｎｉｃ ｓｔａｔｉｃ ｉｎｄｕｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ ｆｏｒ ｄｉｓｐｌａｙ ｄｅｖｉｃｅｓ）」，シンセティク・メタルズ・１１１−１１２（Ｓｙｎｔｈｅｔｉｃ Ｍｅｔａｌｓ １１１−１１２），２０００年，ｐ．１１−１４
【非特許文献２】
“具体例”、〔ｏｎｌｉｎｅ〕、千葉大学、〔平成１５年４月１０日検索〕、インターネット、＜ＵＲＬ：ｗｗｗ．ｐｅｔ．ｔｅ．ｃｈｉｂａ−ｕ．ａｃ．ｊｐ／ｒｅｓｅａｒｃｈ．ｈｔｍｌ＞
【０００９】
【発明が解決しようとする課題】
ところで、横型の有機電界効果トランジスタは、チャネルが形成される有機半導体層に用いる有機半導体材料の移動度が一般的なＭＯＳＦＥＴで用いられる無機半導体材料（シリコン）に比べて低いことに起因してドレイン電流ＩＤＳが小さい、スイッチング速度が遅いなどの欠点がある。これに対して、上述の特許文献１や非特許文献１，２に開示された縦型の有機電界効果トランジスタは、横型の有機電界効果トランジスタに比べてドレイン電流ＩＤＳの大電流化を図ることができるとともにスイッチング速度の高速化を図ることができる短チャネル構造のデバイスである。つまり、上述の縦型の有機電界効果トランジスタでは、チャネル長を有機半導体層３’の膜厚で決めることができ、短チャネル化を図れるので、駆動電流を大きくできてスイッチング速度も速くすることができるという利点がある。
【００１０】
しかしながら、上述の縦型の有機電界効果トランジスタでは、有機半導体層３’の膜厚で決まるチャネル長が高々数１０００Åなので、本来は電流が流れてほしくないオフ時であっても、電流が流れてしまう。このため、オフ時にソース電極２とドレイン電極４との間に漏れ電流が流れるのを阻止する極性のゲート電圧ＶＧをゲート電極５とソース電極２との間に印加しなければならず、駆動回路が複雑化してしまうという不具合があった。また、上記極性のゲート電圧ＶＧを印加してもオフ時の漏れ電流を完全になくすのは難しいという不具合があった。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、オフ時の漏れ電流を抑制することができる有機電界効果トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、有機半導体層と、有機半導体層の厚み方向の一面に接触して配置された第１の電極と、有機半導体層の厚み方向の他面に接触して配置された第２の電極と、有機半導体層内において第１の電極および第２の電極から離間して配置され第１の電極と第２の電極との間を流れる電流を制御する第３の電極とを備え、有機半導体層は、厚み方向に積層された少なくとも２層の有機半導体膜からなり、且つ、厚み方向において隣り合う有機半導体膜の導電形を異ならせてなることを特徴とする。この構成によれば、有機半導体層の厚み方向において隣り合う有機半導体膜の接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するために第３の電極へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００１３】
請求項２の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｎ形有機半導体膜と、当該ｎ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｐ形有機半導体膜とからなることを特徴とする。この構成によれば、ｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できる。
【００１４】
請求項３の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｐ形有機半導体膜と、当該ｐ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｎ形有機半導体膜とからなることを特徴とする。この構成によれば、ｐ形有機半導体膜とｎ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できる。
【００１５】
請求項４の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｎ形有機半導体膜と、前記第２の電極に接触した第２のｎ形有機半導体膜と、第１のｎ形有機半導体膜と第２のｎ形有機半導体膜との間に介在したｐ形有機半導体膜とからなることを特徴とする。この構成によれば、第１のｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できる。
【００１６】
請求項５の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｐ形有機半導体膜と、前記第２の電極に接触した第２のｐ形有機半導体膜と、第１のｐ形有機半導体膜と第２のｐ形有機半導体膜との間に介在したｎ形有機半導体膜とからなることを特徴とする。この構成によれば、第１のｐ形有機半導体薄膜とｎ形半導体薄膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できる。
【００１７】
請求項６の発明は、請求項４または請求項５の発明において、前記第３の電極は、前記有機半導体層における前記厚み方向の両端の有機半導体膜とは離間して配置されるように内側の有機半導体膜に埋設されてなることを特徴とする。この構成によれば、オン時に前記ソース電極から前記ゲート電極へ流入するキャリアを低減することができる。
【００１８】
【発明の実施の形態】
（実施形態１）
本実施形態の有機電界効果トランジスタは、図１に示すように、矩形板状の支持基板１の一表面上に平面形状が矩形状のソース電極２が形成されるとともに、支持基板１の一表面側においてソース電極２を覆うように有機半導体層３が形成され、有機半導体層３上に平面形状が矩形状のドレイン電極４が形成されており、ソース電極２とドレイン電極４とに挟まれた有機半導体層３内には、ソース電極２およびドレイン電極４から離間して平面形状が櫛形状のゲート電極５が配置されている。ここに、各電極２，４，５は、それぞれ、有機半導体層３に重ならない位置まで延設された配線部２ａ，４ａ，５ａを備えている。なお、本実施形態では、ソース電極２が第１の電極を構成し、ドレイン電極４が第２の電極を構成し、ゲート電極５が第３の電極を構成している。
【００１９】
支持基板１としては、絶縁性を有する絶縁材料の一種であるポリエチレンテレフタレート（ＰＥＴ）からなる有機基板を用いているが、ポリエチレンテレフタレエート以外の絶縁性を有する有機材料（例えば、ポリカーボネイト、ポリイミドなど）からなる有機基板や、表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板、絶縁性を有するガラス基板などの無機基板を用いてもよい。
【００２０】
各電極２，４，５の材料としてはＡｕのような金属材料を採用しているが、Ａｕの他にＡｌ，Ｐｔなどの金属材料や、導電性高分子などの有機材料を採用してもよい。なお、各電極２，４，５の膜厚は、金属材料を採用した場合には例えば５００Å程度に設定すればよく、有機材料を採用した場合には例えば１μｍ程度に設定すればよい。
【００２１】
ところで、本実施形態の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層され互いに導電形の異なるｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとで構成されており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（下層）のｎ形有機半導体膜３１ｎがソース電極２に接触し、２層目（上層）のｐ形有機半導体膜３２ｐがドレイン電極４に接触し、ゲート電極５はｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの両方に接触している。
【００２２】
ｎ形有機半導体膜３１ｎの材料としては、ｎ形有機半導体材料の一種であるフッ素化銅フタロシアニンを採用しているが、他のｎ形有機半導体材料を採用してもよい。また、ｐ形有機半導体膜３２ｐの材料としては、ｐ形有機半導体材料の一種であるペンタセンを採用しているが、ペンタセンの他に、α−６Ｔ、銅フタロシアニンなどを採用してもよい。ここに、各有機半導体膜３１ｎ，３２ｐの膜厚は例えば５００〜５０００Å程度に設定すればよい。なお、有機半導体層３の厚み方向におけるソース電極２とドレイン電極４と間の距離はｎ形有機半導体膜３１ｎの膜厚とｐ形有機半導体膜３２ｐの膜厚との合計膜厚により決まるから、各有機半導体膜３１ｎ，３２ｐの膜厚を５００Åに設定した場合には、有機半導体層３の厚さが１０００Åとなり、チャネル長も１０００Åとなる。
【００２３】
以下、本実施形態の有機電界効果トランジスタの製造方法について簡単に説明するが、製造方法において説明する各シャドウマスクは、金属薄板にエッチングで穴を貫設することで所望のパターンを形成したものである。
【００２４】
まず、支持基板１の上記一表面上に、ソース電極２をパターン形成するための第１のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のソース電極２をパターン形成する。
【００２５】
次に、支持基板１の上記一表面側に、１層目のｎ形有機半導体膜３１ｎをパターン形成するための第２のシャドウマスクを通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｎ形有機半導体膜３１ｎをパターン形成する。
【００２６】
その後、支持基板１の上記一表面側に、ゲート電極５をパターン形成するための第３のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のゲート電極５をパターン形成する。
【００２７】
続いて、支持基板１の上記一表面側に、２層目のｐ形有機半導体膜３２ｐをパターン形成するための第４のシャドウマスクを通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｐ形有機半導体膜３２ｐをパターン形成する。
【００２８】
その後、支持基板１の上記一表面側に、ドレイン電極４をパターン形成するための第５のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のドレイン電極４をパターン形成する。
【００２９】
以上説明した製造方法によれば、各有機半導体膜３１ｎ，３２ｐの成膜時の膜厚を制御することによって有機半導体層３の膜厚を制御することができてチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく有機電界効果トランジスタの短チャネル化を図れる。
【００３０】
なお、上述の製造方法では各パターン形成工程で蒸着法を利用しているが、蒸着法に限らず、スクリーン印刷法、インクジェットプリント法などの印刷法を利用してもよい。
【００３１】
ところで、本実施形態の有機電界効果トランジスは、ゲート電極５とソース電極２との間に印加するゲート電圧ＶＧを制御してソース電極２とドレイン電極４との間のコンダクタンスを制御することにより、ソース電極２とドレイン電極４との間を流れるドレイン電流ＩＤＳを制御することができる。
【００３２】
ここにおいて、本実施形態の有機電界効果トランジスタは、図６に示した従来例と同様に、正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して負にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、上述の図８（ａ）と同様に、ドレイン電極４（Ｄ）をソース電極２（Ｓ）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（Ｇ）をソース電極２に対して低電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が負にバイアスされている時には、１層目のｎ形有機半導体膜３１ｎにｐ形の反転層が形成されるとともに、２層目のｐ形有機半導体膜３２ｐに正孔が流れやすい蓄積層が形成されるので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って正孔がソース電極２からドレイン電極４へ流れることになる。
【００３３】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が負にバイアスされている場合には、ｐ形有機半導体膜３２ｐとｎ形有機半導体膜３１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００３４】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層された互いに導電形の異なるｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの積層膜からなるので、有機半導体層３の厚み方向において隣り合うｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００３５】
（実施形態２）
本実施形態の有機電界効果トランジスタの基本構成は実施形態１と略同じであって、図２に示すように、有機半導体層３の構成が相違する。すなわち、図１に示した実施形態１の有機電界効果トランジスタでは、有機半導体層３において支持基板１に近い側（ソース電極２に近い側）から数えて１層目がｎ形有機半導体膜３１ｎで、２層目がｐ形有機半導体膜３２ｐであったのに対して、本実施形態では、１層目がｐ形有機半導体材料からなるｐ形有機半導体膜３１ｐで、２層目がｎ形有機半導体材料からなるｎ形有機半導体膜３２ｎとなっており、ｐ形有機半導体膜３１ｐがソース電極２に接触し、ｎ形有機半導体膜３２ｎがドレイン電極４に接触している。他の構成は実施形態１と同じなので、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００３６】
ところで、実施形態１の有機電界効果トランジスタは正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタであったが、本実施形態の有機電界効果トランジスタは、電子が電流のキャリアとなるｎチャネルの電界効果トランジスタである。つまり、本実施形態の有機電界効果トランジスタは、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して正にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、ドレイン電極４をソース電極２に対して高電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が正にバイアスされている時には、１層目のｐ形有機半導体膜３１ｐにｎ形の反転層が形成されるとともに、２層目のｎ形有機半導体膜３２ｎに電子が流れやすい蓄積層が形成されるので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って電子がソース電極２からドレイン電極４へ流れることになる。
【００３７】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が正にバイアスされている場合には、ｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００３８】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層された互いに導電形の異なるｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの積層膜からなるので、有機半導体層３の厚み方向において隣り合うｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００３９】
なお、本実施形態の有機電界効果トランジスタの製造方法は実施形態１で説明した製造方法と略同じであって、実施形態１で説明した製造方法におけるｎ形有機半導体膜３１ｎのパターン形成工程がｐ形有機半導体膜３１ｐのパターン形成工程となり、ｐ形有機半導体膜３２ｐのパターン形成工程がｎ形有機半導体膜３２ｎのパターン形成工程となるだけである。
【００４０】
（実施形態３）
本実施形態の有機電界効果トランジスタの基本構成は実施形態１と略同じであって、図３に示すように、有機半導体層３の構成が相違する。すなわち、図１に示した実施形態１の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層されたｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの２層構造であったのに対して、本実施形態では、有機半導体層３がｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとｎ形有機半導体膜３３ｎとの３層構造を有しており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（最下層）のｎ形有機半導体膜３１ｎがソース電極２に接触し、３層目（最上層）のｎ形有機半導体膜３３ｎがドレイン電極４に接触している。ここに、３層目のｎ形有機半導体膜３３ｎの膜厚は、１層目のｎ形有機半導体膜３１ｎと同様に５００〜５０００Å程度に設定すればよい。なお、３層目のｎ形有機半導体膜３３ｎは１層目のｎ形有機半導体膜３１ｎと同じｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）により形成してもよいし、別のｎ形有機半導体材料により形成してもよい。また、他の構成は実施形態１と同じなので、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００４１】
本実施形態の有機電界効果トランジスタの製造方法は実施形態１で説明した製造方法と略同じであって、２層目のｐ形有機半導体膜３２ｐのパターン形成工程とドレイン電極４のパターン形成工程との間に、３層目のｎ形有機半導体膜３３ｎを形成するためのシャドウマスクを通してｎ形有機半導体材料を蒸着することで所定膜厚のｎ形有機半導体膜３３ｎをパターン形成するパターン形成工程が追加されるだけである。
【００４２】
以下、本実施形態の有機電界効果トランジスタの動作について説明する。
【００４３】
本実施形態の有機電界効果トランジスタは、正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して負にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、上述の図８（ａ）と同様に、ドレイン電極４（Ｄ）をソース電極２（Ｓ）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（Ｇ）をソース電極２に対して低電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が負にバイアスされている時には、１層目のｎ形有機半導体膜３１ｎにｐ形の反転層が形成されるとともに、２層目のｐ形有機半導体膜３２ｐに正孔が流れやすい蓄積層が形成され、２層目のｐ形有機半導体膜３２ｐと３層目のｎ形有機半導体膜３３ｎとのｐｎ接合界面は順方向にバイアスされているので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って正孔がソース電極２からドレイン電極４へ流れることになる。
【００４４】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が負にバイアスされている場合には、ｐ形有機半導体膜３２ｐとｎ形有機半導体膜３１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００４５】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層された互いに導電形の異なるｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとｎ形有機半導体膜３３ｎとの積層膜からなるので、有機半導体層３の厚み方向において隣り合うｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００４６】
なお、本実施形態では、１層目のｎ形有機半導体膜３１ｎが第１のｎ形有機半導体膜を構成し、３層目のｎ形有機半導体膜３３ｎが第２のｎ形有機半導体膜を構成している。
【００４７】
（実施形態４）
本実施形態の有機電界効果トランジスタの基本構成は実施形態２と略同じであって、図４に示すように、有機半導体層３の構成が相違する。すなわち、図２に示した実施形態２の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの２層構造であったのに対して、本実施形態では、有機半導体層３がｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｐ形有機半導体膜３３ｐとの３層構造を有しており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（最下層）のｐ形有機半導体膜３１ｐがソース電極２に接触し、３層目（最上層）のｐ形有機半導体膜３３ｐがドレイン電極４に接触しており、ゲート電極５が１層目のｐ形有機半導体膜３１ｐと２層目のｎ形有機半導体膜３２ｎとに接触している。ここに、３層目のｐ形有機半導体膜３３ｐの膜厚は、１層目のｐ形有機半導体膜３１ｐと同様に５００〜５０００Å程度に設定すればよい。なお、３層目のｐ形有機半導体膜３３ｐは１層目のｐ形有機半導体膜３１ｐと同じｐ形有機半導体材料（例えば、ペンタセン、α−６Ｔ、銅フタロシアニンなど）により形成してもよいし、別のｐ形有機半導体材料により形成してもよい。また、他の構成は実施形態２と同じなので、実施形態２と同じ構成要素には同一の符号を付して説明を省略する。
【００４８】
本実施形態の有機電界効果トランジスタの製造方法は実施形態２で説明した製造方法と略同じであって、２層目のｎ形有機半導体膜３２ｎのパターン形成工程とドレイン電極４のパターン形成工程との間に、３層目のｐ形有機半導体膜３３ｐを形成するためのシャドウマスクを通してｐ形有機半導体材料を蒸着することで所定膜厚のｐ形有機半導体膜３３ｐをパターン形成するパターン形成工程が追加されるだけである。
【００４９】
以下、本実施形態の有機電界効果トランジスタの動作について説明する。
【００５０】
本実施形態の有機電界効果トランジスタは、電子が電流のキャリアとなるｎチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して正にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、ドレイン電極４をソース電極２に対して高電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が正にバイアスされている時には、１層目のｐ形有機半導体膜３１ｐにｎ形の反転層が形成されるとともに、２層目のｎ形有機半導体膜３２ｎに電子が流れやすい蓄積層が形成され、２層目のｎ形有機半導体膜３２ｎと３層目のｐ形有機半導体膜３３ｐとのｐｎ接合界面は順方向にバイアスされているので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って電子がソース電極２からドレイン電極４へ流れることになる。
【００５１】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が正にバイアスされている場合には、１層目のｐ形有機半導体膜３１ｐと２層目のｎ形有機半導体膜３２ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００５２】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｐ形有機半導体膜３３ｐとの積層膜からなり厚み方向において隣り合う膜同士は導電形が互いに異なっているので、有機半導体層３の厚み方向において隣り合うｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００５３】
なお、本実施形態では、１層目のｐ形有機半導体膜３１ｐが第１のｐ形有機半導体膜を構成し、３層目のｐ形有機半導体膜３３ｐが第２のｐ形有機半導体膜を構成している。
【００５４】
（実施形態５）
本実施形態の有機電界効果トランジスタの基本構成は実施形態４と略同じであって、図５に示すように、有機半導体層３の構成などが相違する。すなわち、図４に示した実施形態４の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｐ形有機半導体膜３３ｐとの３層構造であったのに対して、本実施形態では、有機半導体層３がｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとｐ形有機半導体膜３４ｐとの４層構造を有しており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（最下層）のｐ形有機半導体膜３１ｐがソース電極２に接触し、４層目（最上層）のｐ形有機半導体膜３４ｐがドレイン電極４に接触している。また、ゲート電極５は、３層目のｎ形有機半導体膜３３ｎと２層目のｎ形有機半導体膜３２ｎとの両方に接触している。ここに、３層目のｎ形有機半導体膜３３ｎの膜厚は２層目のｎ形有機半導体膜３２ｎと同様に５００〜５０００Å程度に設定すればよい。４層目のｐ形有機半導体膜３４ｐの膜厚は、１層目のｐ形有機半導体膜３１ｐと同様に５００〜５０００Å程度に設定すればよい。なお、３層目のｎ形有機半導体膜３３ｎは２層目のｎ形有機半導体膜３２ｎと同じｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）により形成することが望ましい。また、４層目のｐ形有機半導体膜３４ｐは１層目のｐ形有機半導体膜３１ｐと同じｐ形有機半導体材料（例えば、ペンタセン、α−６Ｔ、銅フタロシアニンなど）により形成してもよいし、別のｐ形有機半導体材料により形成してもよい。また、他の構成は実施形態４と同じなので、実施形態４と同じ構成要素には同一の符号を付して説明を省略する。
【００５５】
以下、本実施形態の有機電界効果トランジスタの製造方法について簡単に説明するが、製造方法において説明する各シャドウマスクは、金属薄板にエッチングで穴を貫設することで所望のパターンを形成したものである。
【００５６】
まず、支持基板１の上記一表面上に、ソース電極２をパターン形成するための第１のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のソース電極２をパターン形成する。
【００５７】
次に、支持基板１の上記一表面側に、１層目のｐ形有機半導体膜３１ｐをパターン形成するための第２のシャドウマスクを通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｐ形有機半導体膜３１ｐをパターン形成する。
【００５８】
その後、支持基板１の上記一表面側に、２層目のｎ形有機半導体膜３２ｎをパターン形成するための第３のシャドウマスクを通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｎ形有機半導体膜３２ｎをパターン形成する。
【００５９】
続いて、支持基板１の上記一表面側に、ゲート電極５をパターン形成するための第４のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のゲート電極５をパターン形成する。
【００６０】
次に、支持基板１の上記一表面側に、３層目のｎ形有機半導体膜３３ｎをパターン形成するための第５のシャドウマスクを通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｎ形有機半導体膜３３ｎをパターン形成する。
【００６１】
その後、支持基板１の上記一表面側に、４層目のｐ形有機半導体膜３４ｐをパターン形成するための第６のシャドウマスクを通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｐ形有機半導体膜３４ｐをパターン形成する。
【００６２】
更にその後、支持基板１の上記一表面側に、ドレイン電極４をパターン形成するための第７のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のドレイン電極４をパターン形成する。
【００６３】
以上説明した製造方法によれば、各有機半導体膜３１ｐ，３２ｎ，３３ｎ，３４ｐの成膜時の膜厚を制御することによって有機半導体層３の膜厚を制御することができてチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく有機電界効果トランジスタの短チャネル化を図れる。
【００６４】
なお、上述の製造方法では各パターン形成工程で蒸着法を利用しているが、蒸着法に限らず、スクリーン印刷法、インクジェットプリント法などの印刷法を利用してもよい。
【００６５】
ところで、実施形態４の有機電界効果トランジスタは、製造時に１層目のｐ形有機半導体膜３１ｐ上にゲート電極５を形成した後に２層目のｎ形有機半導体層３２ｎを積層してあるので、ゲート電極５が互いに導電形の異なるｐ形有機半導体膜３１ｐとｎ形有機半導体層３２ｎとに接触している。これに対して、本実施形態の有機電界効果トランジスタは、製造時に２層目のｎ形有機半導体膜３２ｎ上にゲート電極５を形成した後に３層目のｎ形有機半導体層３３ｎを積層してあるので、結果的にゲート電極５がｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとからなるｎ形有機半導体膜に埋設されており、ゲート電極５がｐ形の有機半導体（つまり、ｐ形有機半導体膜３１ｐ，ｐ形有機半導体膜３４ｐ）とは接触していない。要するに、ゲート電極５は、有機半導体層３における厚み方向の両端の有機半導体膜（ｐ形有機半導体膜３１ｐ，ｐ形有機半導体膜３４ｐ）とは離間して配置されるように内側のｎ形有機半導体膜（ｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとからなるｎ形有機半導体膜）に埋設されている。
【００６６】
以下、本実施形態の有機電界効果トランジスタの動作について説明する。
【００６７】
本実施形態の有機電界効果トランジスタは、電子が電流のキャリアとなるｎチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して正にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、ドレイン電極４をソース電極２に対して高電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が正にバイアスされている時には、１層目のｐ形有機半導体膜３１ｐにｎ形の反転層が形成されるとともに、２層目のｎ形有機半導体膜３２ｎおよび３層目のｎ形有機半導体膜３３ｎに電子が流れやすい蓄積層が形成され、４層目のｐ形有機半導体膜３４ｐと３層目のｎ形有機半導体膜３３ｎとのｐｎ接合界面は順方向にバイアスされているので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って電子がソース電極２からドレイン電極４へ流れることになる。
【００６８】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が正にバイアスされている場合には、１層目のｐ形有機半導体膜３１ｐと２層目のｎ形有機半導体膜３２ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００６９】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとｐ形有機半導体膜３４ｐとの積層膜からなり厚み方向において隣り合う膜同士は導電形が互いに異なっているので、有機半導体層３の厚み方向において隣り合うｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００７０】
また、実施形態４の有機電界効果トランジスタでは、ソース電極２とゲート電極５との間に薄いｐ形有機半導体膜３１ｐのみが介在する構造なので、ゲート電圧ＶＧが低い値でもゲート電極５に電子が流入することになる。これに対して、本実施形態の有機電界効果トランジスタでは、ソース電極２とゲート電極５との間にｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの積層膜が介在する構造となっているので、ソース電極２とゲート電極５との間にｐｎ接合が存在するから、オン時においてゲート電圧ＶＧが低い値の場合にソース電極２からゲート電極５へ流入する電子を低減できる。
【００７１】
なお、本実施形態の有機電界効果トランジスタでは、支持基板１の厚み方向に対して、ソース電極２／ｐ形有機半導体膜３１ｐ／ｎ形有機半導体膜３２ｎ／ｎ形有機半導体層３３ｎ／ｐ形有機半導体膜３４ｐ／ドレイン電極４の積層構造を有しているが、ソース電極２／ｎ形有機半導体膜３１ｎ／ｐ形有機半導体膜３２ｐ／ｐ形有機半導体層３３ｐ／ｎ形有機半導体膜３４ｎ／ドレイン電極４の積層構造を採用し、製造時にｎ形有機半導体膜３１ｎ上にｐ形有機半導体膜３２ｐを積層した後にゲート電極５を形成し、その後でｐ形有機半導体層３３ｐを積層することでゲート電極５がｐ形有機半導体膜３２ｐとｐ形有機半導体層３３ｐとの積層膜からなるｐ形有機半導体膜に埋設され、ゲート電極５がｎ形の有機半導体（つまり、ｎ形有機半導体膜３１ｎ，ｎ形有機半導体膜３４ｎ）とは接触しないような構造としてもよい。
【００７２】
【発明の効果】
請求項１の発明は、有機半導体層と、有機半導体層の厚み方向の一面に接触して配置された第１の電極と、有機半導体層の厚み方向の他面に接触して配置された第２の電極と、有機半導体層内において第１の電極および第２の電極から離間して配置され第１の電極と第２の電極との間を流れる電流を制御する第３の電極とを備え、有機半導体層は、厚み方向に積層された少なくとも２層の有機半導体膜からなり、且つ、厚み方向において隣り合う有機半導体膜の導電形を異ならせてなるものであり、有機半導体層の厚み方向において隣り合う有機半導体膜の接触電位差を利用してオフ時の漏れ電流を抑制することができるという効果がある。その結果、オフ時に漏れ電流が流れるのを抑制するために第３の電極へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００７３】
請求項２の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｎ形有機半導体膜と、当該ｎ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｐ形有機半導体膜とからなるので、ｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７４】
請求項３の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｐ形有機半導体膜と、当該ｐ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｎ形有機半導体膜とからなるので、ｐ形有機半導体膜とｎ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７５】
請求項４の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｎ形有機半導体膜と、前記第２の電極に接触した第２のｎ形有機半導体膜と、第１のｎ形有機半導体膜と第２のｎ形有機半導体膜との間に介在したｐ形有機半導体膜とからなるので、第１のｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７６】
請求項５の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｐ形有機半導体膜と、前記第２の電極に接触した第２のｐ形有機半導体膜と、第１のｐ形有機半導体膜と第２のｐ形有機半導体膜との間に介在したｎ形有機半導体膜とからなるので、第１のｐ形有機半導体薄膜とｎ形半導体薄膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７７】
請求項６の発明は、請求項４または請求項５の発明において、前記第３の電極は、前記有機半導体層における前記厚み方向の両端の有機半導体膜とは離間して配置されるように内側の有機半導体膜に埋設されてなるので、オン時に前記ソース電極から前記ゲート電極へ流入するキャリアを低減することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図２】実施形態２を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図３】実施形態３を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図４】実施形態４を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図５】実施形態５を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図６】従来例を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図７】同上の動作説明図である。
【図８】同上の動作説明図である。
【図９】同上の出力特性図である。
【符号の説明】
１ 支持基板
２ ソース電極
３ 有機半導体層
３１ｎ ｎ形有機半導体膜
３２ｐ ｐ形有機半導体膜
４ ドレイン電極
５ ゲート電極
【発明の属する技術分野】
本発明は、有機電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
従来から、有機半導体層の厚み方向の両側に主端子（ドレイン電極、ソース電極）が配置され有機半導体層の厚み方向に沿って電流が流れる縦型の有機電界効果トランジスタとして、図６に示す構成のものが提案されている（例えば、非特許文献１、非特許文献２参照）。
【０００３】
図６に示した縦型の有機電界効果トランジスタは、矩形板状の支持基板１の一表面上に平面形状が矩形状のソース電極２が形成されるとともに、支持基板１の一表面側においてソース電極２を覆うように有機半導体層３’が形成され、有機半導体層３’上に平面形状が矩形状のドレイン電極４が形成されており、ソース電極２とドレイン電極４とに挟まれた有機半導体層３内には、ソース電極２およびドレイン電極４から離間して平面形状が櫛形状のゲート電極５が配置されている。ここに、各電極２，４，５は、それぞれ、有機半導体層３に重ならない位置まで延設された配線部２ａ，４ａ，５ａを備えている。なお、有機半導体層３’は、厚み方向に積層されたｐ形有機半導体膜３１ｐとｐ形有機半導体膜３２ｐとで構成されており、１層目のｐ形有機半導体膜３１ｐがソース電極２に接触し、２層目のｐ形有機半導体膜３２ｐがドレイン電極４に接触している。
【０００４】
上述の縦型の有機電界効果トランジスタでは、例えば、図７（ａ）に示すように、ドレイン電極４（図７（ａ）中では「Ｄ」）をソース電極２（図７（ａ）中では「Ｓ」）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（図７（ａ）中では「Ｇ」）をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加すると、図７（ｂ）に示すように、有機半導体層３’内においてゲート電極５の周りに、電流を流すための電荷が存在できない領域である空乏層６が形成されて電流の通過経路が狭められ電流が流れにくくなる（なお、図７（ｂ）中の上向きの矢印は漏れ電流の流れる向きを示している）。
【０００５】
これに対して、図８（ａ）に示すように、ドレイン電極４（図８（ａ）中では「Ｄ」）をソース電極２（図８（ａ）中では「Ｓ」）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（図８（ａ）中では「Ｇ」）をソース電極２に対して低電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加すると、図８（ｂ）に示すように、有機半導体層３’内においてゲート電極５の周りに蓄積層７が形成される。ここに、蓄積層７には有機半導体層３’よりも高い濃度の正電荷が誘起されており、蓄積層７の導電率が有機半導体層３’の導電率よりも高いので、ソース電極２とドレイン電極４との間に電流が流れやすくなる（なお、図８（ｂ）中の上向きの矢印は電流の流れる向きを示している）。要するに、図６に示した縦型の有機電界効果トランジスタは、正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタである。
【０００６】
したがって、上述の縦型の有機電界効果トランジスタでは、ゲート電極５とソース電極２との間に印加するゲート電圧ＶＧに応じて櫛形状のゲート電極５の櫛歯間を通ってソース電極２とドレイン電極４との間に流れる電流を制御できる。ここに、上述の縦型の有機電界効果トランジスタに関して、図７（ａ）におけるゲート電圧ＶＧの値を０〜１Ｖの範囲内で種々変化させた場合の出力特性（ドレイン電流ＩＤＳ−ドレイン電圧ＶＤＳ特性）の一例を図９に示す（非特許文献１、非特許文献２参照）。
【０００７】
なお、上述の縦型の有機電界効果トランジスタでは、ゲート電極５の平面形状を櫛形状に形成してあるが、ゲート電極５の平面形状は櫛形状の形状に限らず、外周形状が矩形状であって内側領域に多数の円形の貫通孔を形成した形状のものも提案されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開２００１−１８９４６６号公報
【非特許文献１】
工藤、他４名，「オーガニック・スタティック・インダクション・フォー・ディスプレイ・デバイス（Ｏｒｇａｎｉｃ ｓｔａｔｉｃ ｉｎｄｕｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ ｆｏｒ ｄｉｓｐｌａｙ ｄｅｖｉｃｅｓ）」，シンセティク・メタルズ・１１１−１１２（Ｓｙｎｔｈｅｔｉｃ Ｍｅｔａｌｓ １１１−１１２），２０００年，ｐ．１１−１４
【非特許文献２】
“具体例”、〔ｏｎｌｉｎｅ〕、千葉大学、〔平成１５年４月１０日検索〕、インターネット、＜ＵＲＬ：ｗｗｗ．ｐｅｔ．ｔｅ．ｃｈｉｂａ−ｕ．ａｃ．ｊｐ／ｒｅｓｅａｒｃｈ．ｈｔｍｌ＞
【０００９】
【発明が解決しようとする課題】
ところで、横型の有機電界効果トランジスタは、チャネルが形成される有機半導体層に用いる有機半導体材料の移動度が一般的なＭＯＳＦＥＴで用いられる無機半導体材料（シリコン）に比べて低いことに起因してドレイン電流ＩＤＳが小さい、スイッチング速度が遅いなどの欠点がある。これに対して、上述の特許文献１や非特許文献１，２に開示された縦型の有機電界効果トランジスタは、横型の有機電界効果トランジスタに比べてドレイン電流ＩＤＳの大電流化を図ることができるとともにスイッチング速度の高速化を図ることができる短チャネル構造のデバイスである。つまり、上述の縦型の有機電界効果トランジスタでは、チャネル長を有機半導体層３’の膜厚で決めることができ、短チャネル化を図れるので、駆動電流を大きくできてスイッチング速度も速くすることができるという利点がある。
【００１０】
しかしながら、上述の縦型の有機電界効果トランジスタでは、有機半導体層３’の膜厚で決まるチャネル長が高々数１０００Åなので、本来は電流が流れてほしくないオフ時であっても、電流が流れてしまう。このため、オフ時にソース電極２とドレイン電極４との間に漏れ電流が流れるのを阻止する極性のゲート電圧ＶＧをゲート電極５とソース電極２との間に印加しなければならず、駆動回路が複雑化してしまうという不具合があった。また、上記極性のゲート電圧ＶＧを印加してもオフ時の漏れ電流を完全になくすのは難しいという不具合があった。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、オフ時の漏れ電流を抑制することができる有機電界効果トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、有機半導体層と、有機半導体層の厚み方向の一面に接触して配置された第１の電極と、有機半導体層の厚み方向の他面に接触して配置された第２の電極と、有機半導体層内において第１の電極および第２の電極から離間して配置され第１の電極と第２の電極との間を流れる電流を制御する第３の電極とを備え、有機半導体層は、厚み方向に積層された少なくとも２層の有機半導体膜からなり、且つ、厚み方向において隣り合う有機半導体膜の導電形を異ならせてなることを特徴とする。この構成によれば、有機半導体層の厚み方向において隣り合う有機半導体膜の接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するために第３の電極へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００１３】
請求項２の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｎ形有機半導体膜と、当該ｎ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｐ形有機半導体膜とからなることを特徴とする。この構成によれば、ｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できる。
【００１４】
請求項３の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｐ形有機半導体膜と、当該ｐ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｎ形有機半導体膜とからなることを特徴とする。この構成によれば、ｐ形有機半導体膜とｎ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できる。
【００１５】
請求項４の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｎ形有機半導体膜と、前記第２の電極に接触した第２のｎ形有機半導体膜と、第１のｎ形有機半導体膜と第２のｎ形有機半導体膜との間に介在したｐ形有機半導体膜とからなることを特徴とする。この構成によれば、第１のｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できる。
【００１６】
請求項５の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｐ形有機半導体膜と、前記第２の電極に接触した第２のｐ形有機半導体膜と、第１のｐ形有機半導体膜と第２のｐ形有機半導体膜との間に介在したｎ形有機半導体膜とからなることを特徴とする。この構成によれば、第１のｐ形有機半導体薄膜とｎ形半導体薄膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できる。
【００１７】
請求項６の発明は、請求項４または請求項５の発明において、前記第３の電極は、前記有機半導体層における前記厚み方向の両端の有機半導体膜とは離間して配置されるように内側の有機半導体膜に埋設されてなることを特徴とする。この構成によれば、オン時に前記ソース電極から前記ゲート電極へ流入するキャリアを低減することができる。
【００１８】
【発明の実施の形態】
（実施形態１）
本実施形態の有機電界効果トランジスタは、図１に示すように、矩形板状の支持基板１の一表面上に平面形状が矩形状のソース電極２が形成されるとともに、支持基板１の一表面側においてソース電極２を覆うように有機半導体層３が形成され、有機半導体層３上に平面形状が矩形状のドレイン電極４が形成されており、ソース電極２とドレイン電極４とに挟まれた有機半導体層３内には、ソース電極２およびドレイン電極４から離間して平面形状が櫛形状のゲート電極５が配置されている。ここに、各電極２，４，５は、それぞれ、有機半導体層３に重ならない位置まで延設された配線部２ａ，４ａ，５ａを備えている。なお、本実施形態では、ソース電極２が第１の電極を構成し、ドレイン電極４が第２の電極を構成し、ゲート電極５が第３の電極を構成している。
【００１９】
支持基板１としては、絶縁性を有する絶縁材料の一種であるポリエチレンテレフタレート（ＰＥＴ）からなる有機基板を用いているが、ポリエチレンテレフタレエート以外の絶縁性を有する有機材料（例えば、ポリカーボネイト、ポリイミドなど）からなる有機基板や、表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板、絶縁性を有するガラス基板などの無機基板を用いてもよい。
【００２０】
各電極２，４，５の材料としてはＡｕのような金属材料を採用しているが、Ａｕの他にＡｌ，Ｐｔなどの金属材料や、導電性高分子などの有機材料を採用してもよい。なお、各電極２，４，５の膜厚は、金属材料を採用した場合には例えば５００Å程度に設定すればよく、有機材料を採用した場合には例えば１μｍ程度に設定すればよい。
【００２１】
ところで、本実施形態の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層され互いに導電形の異なるｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとで構成されており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（下層）のｎ形有機半導体膜３１ｎがソース電極２に接触し、２層目（上層）のｐ形有機半導体膜３２ｐがドレイン電極４に接触し、ゲート電極５はｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの両方に接触している。
【００２２】
ｎ形有機半導体膜３１ｎの材料としては、ｎ形有機半導体材料の一種であるフッ素化銅フタロシアニンを採用しているが、他のｎ形有機半導体材料を採用してもよい。また、ｐ形有機半導体膜３２ｐの材料としては、ｐ形有機半導体材料の一種であるペンタセンを採用しているが、ペンタセンの他に、α−６Ｔ、銅フタロシアニンなどを採用してもよい。ここに、各有機半導体膜３１ｎ，３２ｐの膜厚は例えば５００〜５０００Å程度に設定すればよい。なお、有機半導体層３の厚み方向におけるソース電極２とドレイン電極４と間の距離はｎ形有機半導体膜３１ｎの膜厚とｐ形有機半導体膜３２ｐの膜厚との合計膜厚により決まるから、各有機半導体膜３１ｎ，３２ｐの膜厚を５００Åに設定した場合には、有機半導体層３の厚さが１０００Åとなり、チャネル長も１０００Åとなる。
【００２３】
以下、本実施形態の有機電界効果トランジスタの製造方法について簡単に説明するが、製造方法において説明する各シャドウマスクは、金属薄板にエッチングで穴を貫設することで所望のパターンを形成したものである。
【００２４】
まず、支持基板１の上記一表面上に、ソース電極２をパターン形成するための第１のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のソース電極２をパターン形成する。
【００２５】
次に、支持基板１の上記一表面側に、１層目のｎ形有機半導体膜３１ｎをパターン形成するための第２のシャドウマスクを通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｎ形有機半導体膜３１ｎをパターン形成する。
【００２６】
その後、支持基板１の上記一表面側に、ゲート電極５をパターン形成するための第３のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のゲート電極５をパターン形成する。
【００２７】
続いて、支持基板１の上記一表面側に、２層目のｐ形有機半導体膜３２ｐをパターン形成するための第４のシャドウマスクを通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｐ形有機半導体膜３２ｐをパターン形成する。
【００２８】
その後、支持基板１の上記一表面側に、ドレイン電極４をパターン形成するための第５のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のドレイン電極４をパターン形成する。
【００２９】
以上説明した製造方法によれば、各有機半導体膜３１ｎ，３２ｐの成膜時の膜厚を制御することによって有機半導体層３の膜厚を制御することができてチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく有機電界効果トランジスタの短チャネル化を図れる。
【００３０】
なお、上述の製造方法では各パターン形成工程で蒸着法を利用しているが、蒸着法に限らず、スクリーン印刷法、インクジェットプリント法などの印刷法を利用してもよい。
【００３１】
ところで、本実施形態の有機電界効果トランジスは、ゲート電極５とソース電極２との間に印加するゲート電圧ＶＧを制御してソース電極２とドレイン電極４との間のコンダクタンスを制御することにより、ソース電極２とドレイン電極４との間を流れるドレイン電流ＩＤＳを制御することができる。
【００３２】
ここにおいて、本実施形態の有機電界効果トランジスタは、図６に示した従来例と同様に、正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して負にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、上述の図８（ａ）と同様に、ドレイン電極４（Ｄ）をソース電極２（Ｓ）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（Ｇ）をソース電極２に対して低電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が負にバイアスされている時には、１層目のｎ形有機半導体膜３１ｎにｐ形の反転層が形成されるとともに、２層目のｐ形有機半導体膜３２ｐに正孔が流れやすい蓄積層が形成されるので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って正孔がソース電極２からドレイン電極４へ流れることになる。
【００３３】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が負にバイアスされている場合には、ｐ形有機半導体膜３２ｐとｎ形有機半導体膜３１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００３４】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層された互いに導電形の異なるｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの積層膜からなるので、有機半導体層３の厚み方向において隣り合うｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００３５】
（実施形態２）
本実施形態の有機電界効果トランジスタの基本構成は実施形態１と略同じであって、図２に示すように、有機半導体層３の構成が相違する。すなわち、図１に示した実施形態１の有機電界効果トランジスタでは、有機半導体層３において支持基板１に近い側（ソース電極２に近い側）から数えて１層目がｎ形有機半導体膜３１ｎで、２層目がｐ形有機半導体膜３２ｐであったのに対して、本実施形態では、１層目がｐ形有機半導体材料からなるｐ形有機半導体膜３１ｐで、２層目がｎ形有機半導体材料からなるｎ形有機半導体膜３２ｎとなっており、ｐ形有機半導体膜３１ｐがソース電極２に接触し、ｎ形有機半導体膜３２ｎがドレイン電極４に接触している。他の構成は実施形態１と同じなので、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００３６】
ところで、実施形態１の有機電界効果トランジスタは正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタであったが、本実施形態の有機電界効果トランジスタは、電子が電流のキャリアとなるｎチャネルの電界効果トランジスタである。つまり、本実施形態の有機電界効果トランジスタは、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して正にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、ドレイン電極４をソース電極２に対して高電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が正にバイアスされている時には、１層目のｐ形有機半導体膜３１ｐにｎ形の反転層が形成されるとともに、２層目のｎ形有機半導体膜３２ｎに電子が流れやすい蓄積層が形成されるので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って電子がソース電極２からドレイン電極４へ流れることになる。
【００３７】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が正にバイアスされている場合には、ｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００３８】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層された互いに導電形の異なるｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの積層膜からなるので、有機半導体層３の厚み方向において隣り合うｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００３９】
なお、本実施形態の有機電界効果トランジスタの製造方法は実施形態１で説明した製造方法と略同じであって、実施形態１で説明した製造方法におけるｎ形有機半導体膜３１ｎのパターン形成工程がｐ形有機半導体膜３１ｐのパターン形成工程となり、ｐ形有機半導体膜３２ｐのパターン形成工程がｎ形有機半導体膜３２ｎのパターン形成工程となるだけである。
【００４０】
（実施形態３）
本実施形態の有機電界効果トランジスタの基本構成は実施形態１と略同じであって、図３に示すように、有機半導体層３の構成が相違する。すなわち、図１に示した実施形態１の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層されたｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの２層構造であったのに対して、本実施形態では、有機半導体層３がｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとｎ形有機半導体膜３３ｎとの３層構造を有しており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（最下層）のｎ形有機半導体膜３１ｎがソース電極２に接触し、３層目（最上層）のｎ形有機半導体膜３３ｎがドレイン電極４に接触している。ここに、３層目のｎ形有機半導体膜３３ｎの膜厚は、１層目のｎ形有機半導体膜３１ｎと同様に５００〜５０００Å程度に設定すればよい。なお、３層目のｎ形有機半導体膜３３ｎは１層目のｎ形有機半導体膜３１ｎと同じｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）により形成してもよいし、別のｎ形有機半導体材料により形成してもよい。また、他の構成は実施形態１と同じなので、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００４１】
本実施形態の有機電界効果トランジスタの製造方法は実施形態１で説明した製造方法と略同じであって、２層目のｐ形有機半導体膜３２ｐのパターン形成工程とドレイン電極４のパターン形成工程との間に、３層目のｎ形有機半導体膜３３ｎを形成するためのシャドウマスクを通してｎ形有機半導体材料を蒸着することで所定膜厚のｎ形有機半導体膜３３ｎをパターン形成するパターン形成工程が追加されるだけである。
【００４２】
以下、本実施形態の有機電界効果トランジスタの動作について説明する。
【００４３】
本実施形態の有機電界効果トランジスタは、正孔が電流のキャリアとなるｐチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して負にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、上述の図８（ａ）と同様に、ドレイン電極４（Ｄ）をソース電極２（Ｓ）に対して低電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５（Ｇ）をソース電極２に対して低電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が負にバイアスされている時には、１層目のｎ形有機半導体膜３１ｎにｐ形の反転層が形成されるとともに、２層目のｐ形有機半導体膜３２ｐに正孔が流れやすい蓄積層が形成され、２層目のｐ形有機半導体膜３２ｐと３層目のｎ形有機半導体膜３３ｎとのｐｎ接合界面は順方向にバイアスされているので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って正孔がソース電極２からドレイン電極４へ流れることになる。
【００４４】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が負にバイアスされている場合には、ｐ形有機半導体膜３２ｐとｎ形有機半導体膜３１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００４５】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層された互いに導電形の異なるｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとｎ形有機半導体膜３３ｎとの積層膜からなるので、有機半導体層３の厚み方向において隣り合うｎ形有機半導体膜３１ｎとｐ形有機半導体膜３２ｐとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００４６】
なお、本実施形態では、１層目のｎ形有機半導体膜３１ｎが第１のｎ形有機半導体膜を構成し、３層目のｎ形有機半導体膜３３ｎが第２のｎ形有機半導体膜を構成している。
【００４７】
（実施形態４）
本実施形態の有機電界効果トランジスタの基本構成は実施形態２と略同じであって、図４に示すように、有機半導体層３の構成が相違する。すなわち、図２に示した実施形態２の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの２層構造であったのに対して、本実施形態では、有機半導体層３がｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｐ形有機半導体膜３３ｐとの３層構造を有しており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（最下層）のｐ形有機半導体膜３１ｐがソース電極２に接触し、３層目（最上層）のｐ形有機半導体膜３３ｐがドレイン電極４に接触しており、ゲート電極５が１層目のｐ形有機半導体膜３１ｐと２層目のｎ形有機半導体膜３２ｎとに接触している。ここに、３層目のｐ形有機半導体膜３３ｐの膜厚は、１層目のｐ形有機半導体膜３１ｐと同様に５００〜５０００Å程度に設定すればよい。なお、３層目のｐ形有機半導体膜３３ｐは１層目のｐ形有機半導体膜３１ｐと同じｐ形有機半導体材料（例えば、ペンタセン、α−６Ｔ、銅フタロシアニンなど）により形成してもよいし、別のｐ形有機半導体材料により形成してもよい。また、他の構成は実施形態２と同じなので、実施形態２と同じ構成要素には同一の符号を付して説明を省略する。
【００４８】
本実施形態の有機電界効果トランジスタの製造方法は実施形態２で説明した製造方法と略同じであって、２層目のｎ形有機半導体膜３２ｎのパターン形成工程とドレイン電極４のパターン形成工程との間に、３層目のｐ形有機半導体膜３３ｐを形成するためのシャドウマスクを通してｐ形有機半導体材料を蒸着することで所定膜厚のｐ形有機半導体膜３３ｐをパターン形成するパターン形成工程が追加されるだけである。
【００４９】
以下、本実施形態の有機電界効果トランジスタの動作について説明する。
【００５０】
本実施形態の有機電界効果トランジスタは、電子が電流のキャリアとなるｎチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して正にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、ドレイン電極４をソース電極２に対して高電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が正にバイアスされている時には、１層目のｐ形有機半導体膜３１ｐにｎ形の反転層が形成されるとともに、２層目のｎ形有機半導体膜３２ｎに電子が流れやすい蓄積層が形成され、２層目のｎ形有機半導体膜３２ｎと３層目のｐ形有機半導体膜３３ｐとのｐｎ接合界面は順方向にバイアスされているので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って電子がソース電極２からドレイン電極４へ流れることになる。
【００５１】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が正にバイアスされている場合には、１層目のｐ形有機半導体膜３１ｐと２層目のｎ形有機半導体膜３２ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００５２】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｐ形有機半導体膜３３ｐとの積層膜からなり厚み方向において隣り合う膜同士は導電形が互いに異なっているので、有機半導体層３の厚み方向において隣り合うｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００５３】
なお、本実施形態では、１層目のｐ形有機半導体膜３１ｐが第１のｐ形有機半導体膜を構成し、３層目のｐ形有機半導体膜３３ｐが第２のｐ形有機半導体膜を構成している。
【００５４】
（実施形態５）
本実施形態の有機電界効果トランジスタの基本構成は実施形態４と略同じであって、図５に示すように、有機半導体層３の構成などが相違する。すなわち、図４に示した実施形態４の有機電界効果トランジスタでは、有機半導体層３が厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｐ形有機半導体膜３３ｐとの３層構造であったのに対して、本実施形態では、有機半導体層３がｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとｐ形有機半導体膜３４ｐとの４層構造を有しており、支持基板１に近い側（つまり、ソース電極２に近い側）から数えて１層目（最下層）のｐ形有機半導体膜３１ｐがソース電極２に接触し、４層目（最上層）のｐ形有機半導体膜３４ｐがドレイン電極４に接触している。また、ゲート電極５は、３層目のｎ形有機半導体膜３３ｎと２層目のｎ形有機半導体膜３２ｎとの両方に接触している。ここに、３層目のｎ形有機半導体膜３３ｎの膜厚は２層目のｎ形有機半導体膜３２ｎと同様に５００〜５０００Å程度に設定すればよい。４層目のｐ形有機半導体膜３４ｐの膜厚は、１層目のｐ形有機半導体膜３１ｐと同様に５００〜５０００Å程度に設定すればよい。なお、３層目のｎ形有機半導体膜３３ｎは２層目のｎ形有機半導体膜３２ｎと同じｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）により形成することが望ましい。また、４層目のｐ形有機半導体膜３４ｐは１層目のｐ形有機半導体膜３１ｐと同じｐ形有機半導体材料（例えば、ペンタセン、α−６Ｔ、銅フタロシアニンなど）により形成してもよいし、別のｐ形有機半導体材料により形成してもよい。また、他の構成は実施形態４と同じなので、実施形態４と同じ構成要素には同一の符号を付して説明を省略する。
【００５５】
以下、本実施形態の有機電界効果トランジスタの製造方法について簡単に説明するが、製造方法において説明する各シャドウマスクは、金属薄板にエッチングで穴を貫設することで所望のパターンを形成したものである。
【００５６】
まず、支持基板１の上記一表面上に、ソース電極２をパターン形成するための第１のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のソース電極２をパターン形成する。
【００５７】
次に、支持基板１の上記一表面側に、１層目のｐ形有機半導体膜３１ｐをパターン形成するための第２のシャドウマスクを通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｐ形有機半導体膜３１ｐをパターン形成する。
【００５８】
その後、支持基板１の上記一表面側に、２層目のｎ形有機半導体膜３２ｎをパターン形成するための第３のシャドウマスクを通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｎ形有機半導体膜３２ｎをパターン形成する。
【００５９】
続いて、支持基板１の上記一表面側に、ゲート電極５をパターン形成するための第４のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のゲート電極５をパターン形成する。
【００６０】
次に、支持基板１の上記一表面側に、３層目のｎ形有機半導体膜３３ｎをパターン形成するための第５のシャドウマスクを通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｎ形有機半導体膜３３ｎをパターン形成する。
【００６１】
その後、支持基板１の上記一表面側に、４層目のｐ形有機半導体膜３４ｐをパターン形成するための第６のシャドウマスクを通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することで所定膜厚（例えば、５００〜５０００Å）のｐ形有機半導体膜３４ｐをパターン形成する。
【００６２】
更にその後、支持基板１の上記一表面側に、ドレイン電極４をパターン形成するための第７のシャドウマスクを通して金属材料（例えば、Ａｕ、Ａｌ，Ｐｔなど）を蒸着することで所定膜厚（例えば、５００Å）のドレイン電極４をパターン形成する。
【００６３】
以上説明した製造方法によれば、各有機半導体膜３１ｐ，３２ｎ，３３ｎ，３４ｐの成膜時の膜厚を制御することによって有機半導体層３の膜厚を制御することができてチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく有機電界効果トランジスタの短チャネル化を図れる。
【００６４】
なお、上述の製造方法では各パターン形成工程で蒸着法を利用しているが、蒸着法に限らず、スクリーン印刷法、インクジェットプリント法などの印刷法を利用してもよい。
【００６５】
ところで、実施形態４の有機電界効果トランジスタは、製造時に１層目のｐ形有機半導体膜３１ｐ上にゲート電極５を形成した後に２層目のｎ形有機半導体層３２ｎを積層してあるので、ゲート電極５が互いに導電形の異なるｐ形有機半導体膜３１ｐとｎ形有機半導体層３２ｎとに接触している。これに対して、本実施形態の有機電界効果トランジスタは、製造時に２層目のｎ形有機半導体膜３２ｎ上にゲート電極５を形成した後に３層目のｎ形有機半導体層３３ｎを積層してあるので、結果的にゲート電極５がｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとからなるｎ形有機半導体膜に埋設されており、ゲート電極５がｐ形の有機半導体（つまり、ｐ形有機半導体膜３１ｐ，ｐ形有機半導体膜３４ｐ）とは接触していない。要するに、ゲート電極５は、有機半導体層３における厚み方向の両端の有機半導体膜（ｐ形有機半導体膜３１ｐ，ｐ形有機半導体膜３４ｐ）とは離間して配置されるように内側のｎ形有機半導体膜（ｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとからなるｎ形有機半導体膜）に埋設されている。
【００６６】
以下、本実施形態の有機電界効果トランジスタの動作について説明する。
【００６７】
本実施形態の有機電界効果トランジスタは、電子が電流のキャリアとなるｎチャネルの電界効果トランジスタであり、ドレイン電極４およびゲート電極５それぞれをソース電極２に対して正にバイアスすることによりオンする。言い換えれば、本実施形態の有機電界効果トランジスタは、ドレイン電極４をソース電極２に対して高電位側としてドレイン電極４とソース電極２との間にドレイン電圧ＶＤＳを印加するとともに、ゲート電極５をソース電極２に対して高電位側としてゲート電極５とソース電極２との間にゲート電圧ＶＧを印加することによりオンする。ここにおいて、本実施形態の有機電界効果トランジスタのオン時には、つまり、ゲート電極５が正にバイアスされている時には、１層目のｐ形有機半導体膜３１ｐにｎ形の反転層が形成されるとともに、２層目のｎ形有機半導体膜３２ｎおよび３層目のｎ形有機半導体膜３３ｎに電子が流れやすい蓄積層が形成され、４層目のｐ形有機半導体膜３４ｐと３層目のｎ形有機半導体膜３３ｎとのｐｎ接合界面は順方向にバイアスされているので、ソース電極２とドレイン電極４との間に形成された反転層と蓄積層とを通って電子がソース電極２からドレイン電極４へ流れることになる。
【００６８】
一方、本実施形態の有機電界効果トランジスタのオフ時にゲート電圧ＶＧを０Ｖとしてドレイン電極４が正にバイアスされている場合には、１層目のｐ形有機半導体膜３１ｐと２層目のｎ形有機半導体膜３２ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、図６に示した従来例のように有機半導体層３’が全体にわたってｐ形有機半導体材料により形成されたものに比べて、漏れ電流を低減することができる。
【００６９】
しかして、本実施形態の有機電界効果トランジスタでは、有機半導体層３が、厚み方向に積層されたｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとｎ形有機半導体層３３ｎとｐ形有機半導体膜３４ｐとの積層膜からなり厚み方向において隣り合う膜同士は導電形が互いに異なっているので、有機半導体層３の厚み方向において隣り合うｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの接触電位差を利用してオフ時の漏れ電流を抑制することができる。その結果、オフ時に漏れ電流が流れるのを抑制するためにゲート電極５とソース電極２との間へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００７０】
また、実施形態４の有機電界効果トランジスタでは、ソース電極２とゲート電極５との間に薄いｐ形有機半導体膜３１ｐのみが介在する構造なので、ゲート電圧ＶＧが低い値でもゲート電極５に電子が流入することになる。これに対して、本実施形態の有機電界効果トランジスタでは、ソース電極２とゲート電極５との間にｐ形有機半導体膜３１ｐとｎ形有機半導体膜３２ｎとの積層膜が介在する構造となっているので、ソース電極２とゲート電極５との間にｐｎ接合が存在するから、オン時においてゲート電圧ＶＧが低い値の場合にソース電極２からゲート電極５へ流入する電子を低減できる。
【００７１】
なお、本実施形態の有機電界効果トランジスタでは、支持基板１の厚み方向に対して、ソース電極２／ｐ形有機半導体膜３１ｐ／ｎ形有機半導体膜３２ｎ／ｎ形有機半導体層３３ｎ／ｐ形有機半導体膜３４ｐ／ドレイン電極４の積層構造を有しているが、ソース電極２／ｎ形有機半導体膜３１ｎ／ｐ形有機半導体膜３２ｐ／ｐ形有機半導体層３３ｐ／ｎ形有機半導体膜３４ｎ／ドレイン電極４の積層構造を採用し、製造時にｎ形有機半導体膜３１ｎ上にｐ形有機半導体膜３２ｐを積層した後にゲート電極５を形成し、その後でｐ形有機半導体層３３ｐを積層することでゲート電極５がｐ形有機半導体膜３２ｐとｐ形有機半導体層３３ｐとの積層膜からなるｐ形有機半導体膜に埋設され、ゲート電極５がｎ形の有機半導体（つまり、ｎ形有機半導体膜３１ｎ，ｎ形有機半導体膜３４ｎ）とは接触しないような構造としてもよい。
【００７２】
【発明の効果】
請求項１の発明は、有機半導体層と、有機半導体層の厚み方向の一面に接触して配置された第１の電極と、有機半導体層の厚み方向の他面に接触して配置された第２の電極と、有機半導体層内において第１の電極および第２の電極から離間して配置され第１の電極と第２の電極との間を流れる電流を制御する第３の電極とを備え、有機半導体層は、厚み方向に積層された少なくとも２層の有機半導体膜からなり、且つ、厚み方向において隣り合う有機半導体膜の導電形を異ならせてなるものであり、有機半導体層の厚み方向において隣り合う有機半導体膜の接触電位差を利用してオフ時の漏れ電流を抑制することができるという効果がある。その結果、オフ時に漏れ電流が流れるのを抑制するために第３の電極へ電圧を印加する必要がなくなるから、駆動回路の簡略化を図れる。
【００７３】
請求項２の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｎ形有機半導体膜と、当該ｎ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｐ形有機半導体膜とからなるので、ｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７４】
請求項３の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｐ形有機半導体膜と、当該ｐ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｎ形有機半導体膜とからなるので、ｐ形有機半導体膜とｎ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７５】
請求項４の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｎ形有機半導体膜と、前記第２の電極に接触した第２のｎ形有機半導体膜と、第１のｎ形有機半導体膜と第２のｎ形有機半導体膜との間に介在したｐ形有機半導体膜とからなるので、第１のｎ形有機半導体膜とｐ形有機半導体膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｐチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７６】
請求項５の発明は、請求項１の発明において、前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｐ形有機半導体膜と、前記第２の電極に接触した第２のｐ形有機半導体膜と、第１のｐ形有機半導体膜と第２のｐ形有機半導体膜との間に介在したｎ形有機半導体膜とからなるので、第１のｐ形有機半導体薄膜とｎ形半導体薄膜との接触電位差を利用してオフ時の漏れ電流を抑制できるｎチャネル有機電界効果トランジスタを実現できるという効果がある。
【００７７】
請求項６の発明は、請求項４または請求項５の発明において、前記第３の電極は、前記有機半導体層における前記厚み方向の両端の有機半導体膜とは離間して配置されるように内側の有機半導体膜に埋設されてなるので、オン時に前記ソース電極から前記ゲート電極へ流入するキャリアを低減することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図２】実施形態２を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図３】実施形態３を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図４】実施形態４を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図５】実施形態５を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図６】従来例を示し、（ａ）は概略平面図、（ｂ）は（ａ）の断面図である。
【図７】同上の動作説明図である。
【図８】同上の動作説明図である。
【図９】同上の出力特性図である。
【符号の説明】
１ 支持基板
２ ソース電極
３ 有機半導体層
３１ｎ ｎ形有機半導体膜
３２ｐ ｐ形有機半導体膜
４ ドレイン電極
５ ゲート電極
Claims (6)
- 有機半導体層と、有機半導体層の厚み方向の一面に接触して配置された第１の電極と、有機半導体層の厚み方向の他面に接触して配置された第２の電極と、有機半導体層内において第１の電極および第２の電極から離間して配置され第１の電極と第２の電極との間を流れる電流を制御する第３の電極とを備え、有機半導体層は、厚み方向に積層された少なくとも２層の有機半導体膜からなり、且つ、厚み方向において隣り合う有機半導体膜の導電形を異ならせてなることを特徴とする有機電界効果トランジスタ。
- 前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｎ形有機半導体膜と、当該ｎ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｐ形有機半導体膜とからなることを特徴とする請求項１記載の有機電界効果トランジスタ。
- 前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触したｐ形有機半導体膜と、当該ｐ形有機半導体膜と前記第２の電極との間に介在し前記第２の電極に接触したｎ形有機半導体膜とからなることを特徴とする請求項１記載の有機電界効果トランジスタ。
- 前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｎ形有機半導体膜と、前記第２の電極に接触した第２のｎ形有機半導体膜と、第１のｎ形有機半導体膜と第２のｎ形有機半導体膜との間に介在したｐ形有機半導体膜とからなることを特徴とする請求項１記載の有機電界効果トランジスタ。
- 前記第１の電極がソース電極、前記第２の電極がドレイン電極、前記第３の電極がゲート電極であり、前記有機半導体層は、前記第１の電極に接触した第１のｐ形有機半導体膜と、前記第２の電極に接触した第２のｐ形有機半導体膜と、第１のｐ形有機半導体膜と第２のｐ形有機半導体膜との間に介在したｎ形有機半導体膜とからなることを特徴とする請求項１記載の有機電界効果トランジスタ。
- 前記第３の電極は、前記有機半導体層における前記厚み方向の両端の有機半導体膜とは離間して配置されるように内側の有機半導体膜に埋設されてなることを特徴とする請求項４または請求項５記載の有機電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117496A JP2004327553A (ja) | 2003-04-22 | 2003-04-22 | 有機電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117496A JP2004327553A (ja) | 2003-04-22 | 2003-04-22 | 有機電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004327553A true JP2004327553A (ja) | 2004-11-18 |
Family
ID=33497363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117496A Pending JP2004327553A (ja) | 2003-04-22 | 2003-04-22 | 有機電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004327553A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191044A (ja) * | 2005-01-05 | 2006-07-20 | Samsung Electronics Co Ltd | 垂直型有機薄膜トランジスタ、垂直型有機発光トランジスタおよびディスプレイ素子 |
| WO2006106743A1 (ja) * | 2005-03-31 | 2006-10-12 | National University Corporation Chiba University | 有機薄膜トランジスタ及びそれを用いた半導体素子 |
| KR100741128B1 (ko) | 2006-06-02 | 2007-07-19 | 삼성에스디아이 주식회사 | 유기 트랜지스터의 제조방법 |
| US8569746B2 (en) | 2008-06-24 | 2013-10-29 | Kyushu Institute Of Technology | Organic field effect transistor |
-
2003
- 2003-04-22 JP JP2003117496A patent/JP2004327553A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191044A (ja) * | 2005-01-05 | 2006-07-20 | Samsung Electronics Co Ltd | 垂直型有機薄膜トランジスタ、垂直型有機発光トランジスタおよびディスプレイ素子 |
| WO2006106743A1 (ja) * | 2005-03-31 | 2006-10-12 | National University Corporation Chiba University | 有機薄膜トランジスタ及びそれを用いた半導体素子 |
| KR100741128B1 (ko) | 2006-06-02 | 2007-07-19 | 삼성에스디아이 주식회사 | 유기 트랜지스터의 제조방법 |
| US8569746B2 (en) | 2008-06-24 | 2013-10-29 | Kyushu Institute Of Technology | Organic field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101680768B1 (ko) | 트랜지스터 및 이를 포함하는 전자장치 | |
| JP5536328B2 (ja) | トランジスタ及びその製造方法 | |
| JP5645239B2 (ja) | インバータ及びそれを含む論理回路 | |
| JP5675886B2 (ja) | 半導体装置 | |
| Sporea et al. | Source-gated transistors for order-of-magnitude performance improvements in thin-film digital circuits | |
| JP4884120B2 (ja) | 平板表示装置及びその製造方法 | |
| KR101835005B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2004103905A (ja) | 有機半導体素子 | |
| JP2010524217A (ja) | 有機薄膜トランジスタ | |
| KR102194235B1 (ko) | 박막 트랜지스터 및 그 구동 방법 | |
| JP2004055654A (ja) | 有機半導体素子 | |
| WO2016197502A1 (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
| US20170162710A1 (en) | Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer | |
| US20200144297A1 (en) | Thin film transistor and preparation method thereof, and array substrate and display device | |
| Pregl et al. | Printable parallel arrays of Si nanowire Schottky-barrier-FETs with tunable polarity for complementary logic | |
| US20160351719A1 (en) | Thin film transistor and method of manufacturing same | |
| JP2006526273A (ja) | チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法 | |
| JP2004235624A (ja) | ヘテロ接合型半導体電界効果トランジスタ及びその製造方法 | |
| JPH06104438A (ja) | 薄膜トランジスタ | |
| JP2004327553A (ja) | 有機電界効果トランジスタ | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2005166713A (ja) | 電界効果型トランジスタ | |
| TW202324764A (zh) | 半導體裝置及其製造方法 | |
| US20060113524A1 (en) | Polymer-based transistor devices, methods, and systems | |
| JP2005079574A (ja) | 能動マトリックス有機電界発光素子及び前記能動マトリックス有機電界発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |