JP5645239B2 - インバータ及びそれを含む論理回路 - Google Patents

インバータ及びそれを含む論理回路 Download PDF

Info

Publication number
JP5645239B2
JP5645239B2 JP2009070507A JP2009070507A JP5645239B2 JP 5645239 B2 JP5645239 B2 JP 5645239B2 JP 2009070507 A JP2009070507 A JP 2009070507A JP 2009070507 A JP2009070507 A JP 2009070507A JP 5645239 B2 JP5645239 B2 JP 5645239B2
Authority
JP
Japan
Prior art keywords
layer
oxide layer
channel
inverter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009070507A
Other languages
English (en)
Other versions
JP2009246362A (ja
Inventor
尚▲ウック▼ 金
尚▲ウック▼ 金
永洙 朴
永洙 朴
宰徹 朴
宰徹 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009246362A publication Critical patent/JP2009246362A/ja
Application granted granted Critical
Publication of JP5645239B2 publication Critical patent/JP5645239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Description

本発明は半導体素子に係り、さらに詳細には、インバータ及びそれを含む論理回路に関する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、不揮発性メモリ、液晶表示装置及び有機発光表示装置など多様な半導体集積回路で、ＮＡＮＤ（ｎｏｔ ａｎｄ）及びＮＯＲ回路のようなさまざまな論理回路が使われる。かような論理回路の基本になるのがインバータ（ｉｎｖｅｒｔｅｒ）である。
一般的に、シリコン（Ｓｉ）基盤のインバータは、ＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとを共に具備するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）インバータである。チャンネル層としてＳｉ層を使用する場合、チャンネル層にドーピングする元素の種類を異ならせることによって、ＮＭＯＳまたはＰＭＯＳトランジスタを容易に製造でき、従ってＣＭＯＳインバータの製造が容易である。例えば、Ｓｉ層にボロン（Ｂ）のような３族元素をドーピングすればｐ−チャンネル層になる。
ところで、酸化物半導体でチャンネル層を形成する場合、酸化物半導体の材料特性によってｐ−チャンネル層を具現し難い。すなわち、酸化物半導体で形成したチャンネル層は、ほとんどｎ−チャンネル層である。従って、酸化物半導体をチャンネル層として適用したトランジスタを利用する場合、ｎ−チャンネルトランジスタとｐ−チャンネルトランジスタとをいずれも有するインバータの具現が容易ではない。
本発明は、酸化物半導体トランジスタを有するインバータ及びそれを含む論理回路を提供する。
本発明の一実施例は、第１酸化物層をチャンネル層として有する空乏型負荷トランジスタと、前記負荷トランジスタと連結され、第２酸化物層をチャンネル層として有する増加型駆動トランジスタとを備えるインバータを提供する。
前記第２酸化物層と、それに対応するソース電極及びドレイン電極との間に、前記第２酸化物層より仕事関数が大きなバリヤ層がさらに備わりうる。
前記バリヤ層は、Ｔｉ酸化物層、Ｃｕ酸化物層、Ｎｉ酸化物層、ＴｉドーピングされたＮｉ酸化物層、ＺｎＯ系酸化物層、Ｉ族，ＩＩ族及びＶ族元素のうち少なくとも一つがドーピングされたＺｎＯ系酸化物層、及びＡｇがドーピングされたＺｎＯ系酸化物層のうち一つでありうる。
前記第１酸化物層と前記第２酸化物層は、同一層でありうる。
前記第１酸化物層と前記第２酸化物層は、互いに異なるキャリア濃度を有することができる。
前記第２チャンネル層のキャリア濃度は、前記第１チャンネル層のキャリア濃度より低くありうる。
前記第１酸化物層の表面はプラズマ処理され、前記第２酸化物層より高い電気伝導度を有することができる。
前記第１酸化物層の表面は、Ａｒプラズマで処理されうる。
前記第１酸化物層及び前記第２酸化物層のうち少なくとも１層は、ＺｎＯ系の物質を含むことができる。
前記負荷トランジスタ及び前記駆動トランジスタのうち少なくとも一つは、ボトムゲート構造を有することができる。
前記負荷トランジスタ及び前記駆動トランジスタのうち少なくとも一つは、トップゲート構造を有することができる。
本発明の他の実施例は、前述の本発明の実施例によるインバータを有する論理回路を提供する。
前記論理回路は、ＮＡＮＤ回路、ＮＯＲ回路、エンコーダ、デコーダ、マルチプレクサ、デマルチプレクサ及びセンスアンプのうち少なくとも一つを有することができる。
本発明の実施例によれば、酸化物半導体を使用し、優れた動作特性を有するＥ／Ｄ（Ｅｎｈａｎｃｅｍｅｎｔ／Ｄｅｐｌｅｔｉｏｎ）モード・インバータを実現することが可能である。
本発明の実施例によるインバータの回路図である。 本発明の実施例によるインバータの断面図である。 本発明の実施例によるインバータの断面図である。 本発明の実施例によるインバータの断面図である。 本発明の実施例によるインバータの断面図である。 本発明の実施例によるインバータの断面図である。 本発明の実施例によるインバータの断面図である。 本発明の実施例によるインバータに含まれる負荷トランジスタのゲート電圧Ｖｇ−ドレイン電流Ｉｄの特性を示すグラフである。 本発明の実施例によるインバータに含まれる駆動トランジスタのゲート電圧Ｖｇ−ドレイン電流Ｉｄの特性を示すグラフである。 本発明の実施例によるインバータの入力電圧ＶＩ−出力電圧ＶＯ特性を示すグラフである。 本発明の実施例によるインバータの製造方法を示す断面図である。 本発明の実施例によるインバータの製造方法を示す断面図である。 本発明の実施例によるインバータの製造方法を示す断面図である。 本発明の実施例によるインバータの製造方法を示す断面図である。
以下、本発明の実施例によるインバータ、インバータの製造方法及びインバータを有する論理回路について、添付された図面を参照しつつ詳細に説明する。添付された図面に図示された層や領域の幅及び厚さは、明細書の明確性のために多少誇張されて図示されている。詳細な説明全体にわたって同じ参照符号は、同じ構成要素を示す。
図１は、本発明の一実施例によるインバータの回路図である。
図１を参照すれば、負荷トランジスタＴ１と駆動トランジスタＴ２とが互いに連結されている。負荷トランジスタＴ１と駆動トランジスタＴ２は、いずれも酸化物半導体層をチャンネル層として有するトランジスタ、すなわち、酸化物半導体トランジスタである。負荷トランジスタＴ１は空乏型（ｄｅｐｌｅｔｉｏｎ ｍｏｄｅ）トランジスタであり、駆動トランジスタＴ２は増加型（ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ）トランジスタである。空乏型トランジスタは、ゲート電圧が０Ｖであるとき、実質的に無視できない電流以上の電流が流れる「オン（ＯＮ）」状態である。一方、増加型トランジスタは、ゲート電圧が０Ｖであるとき、「オフ（ＯＦＦ）」状態である。従って、前記空乏型トランジスタのスレショルド電圧は０Ｖより小さく、前記増加型トランジスタのスレショルド電圧はＯＶより大きくありえる。
電源ＶＤＤは、負荷トランジスタＴ１のドレイン電極に連結され、入力端子Ｖｉｎは、駆動トランジスタＴ２のゲート電極に連結され、出力端子Ｖｏｕｔは、負荷トランジスタＴ１のソース電極及び駆動トランジスタＴ２のドレイン電極の両方に連結されうる。一方、負荷トランジスタＴ１のゲート電極と駆動トランジスタＴ２のソース電極は、接地されうる。
入力端子Ｖｉｎに０Ｖの電圧を印加した状態、すなわち、駆動トランジスタＴ２がオフ（ｏｆｆ）となる状態で、電源ＶＤＤを介してハイレベル（ｈｉｇｈ ｌｅｖｅｌ）の電源電圧を負荷トランジスタＴ１のドレイン電極に印加すれば、出力端子Ｖｏｕｔでハイレベルの電圧が検出される。前記電源電圧ＶＤＤを負荷トランジスタＴ１のドレイン電極に続けて印加した状態で、入力端子Ｖｉｎにスレショルド電圧以上の電圧を印加して駆動トランジスタＴ２をターンオンさせれば、ほとんどの電流が駆動トランジスタＴ２を介して接地に流れる。従って出力端子Ｖｏｕｔでは、ローレベル（ｌｏｗ ｌｅｖｅｌ）の電圧が検出される。すなわち、前記電源電圧ＶＤＤが固定された状態で、入力端子Ｖｉｎに印加する電圧によって、出力端子Ｖｏｕｔで出力される電圧が変わりうる。
図２は、本発明の一実施例によるインバータの断面図である。
図２を参照すれば、基板ＳＵＢ１上に、空乏型の負荷トランジスタＴ１ａと増加型の駆動トランジスタＴ２ａとが備わっている。負荷トランジスタＴ１ａと駆動トランジスタＴ２ａは、ボトムゲート構造を有する薄膜トランジスタでありうる。さらに詳細に説明すれば、基板ＳＵＢ１上に、第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２が離隔されて形成され、第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２を覆うように、基板ＳＵＢ１上にゲート絶縁層ＧＩ１が備わっている。第１ゲート電極Ｇ１上側のゲート絶縁層ＧＩ１上に、第１チャンネル層Ｃ１ａが備わって、第２ゲート電極Ｇ２上側のゲート絶縁層ＧＩ１上に、第２チャンネル層Ｃ２ａが備わっている。第１チャンネル層Ｃ１ａ及び第２チャンネル層Ｃ２ａは、酸化物半導体、例えば、ＺｎＯ、ＩｎＺｎＯ、ＧａＩｎＺｎＯ及びＺｎＳｎＯのようなＺｎＯ系の酸化物半導体を含むことができ、Ｈｆ、Ｃｒ、Ｔａ、Ｙ、Ｔｉ及びＺｒのうち少なくとも一つをさらに含むことができる。第１チャンネル層Ｃ１ａ及び第２チャンネル層Ｃ２ａは、同じ物質層でありうる。第２チャンネル層Ｃ２ａ上に、第２チャンネル層Ｃ２ａより仕事関数が大きなバリヤ層Ｂ２が形成されうる。バリヤ層Ｂ２の物質は、第２チャンネル層Ｃ２ａの物質によって変わりうるが、例えば、第２チャンネル層Ｃ２ａより大きな仕事関数を有するＺｎＯ系酸化物層、Ｔｉ酸化物層、Ｃｕ酸化物層、Ｎｉ酸化物層、ＴｉドーピングされたＮｉ酸化物層、Ｉ族，ＩＩ族及びＶ族元素のうち少なくとも一つがドーピングされたＺｎＯ系酸化物層、及びＡｇがドーピングされたＺｎＯ系酸化物層のうち一つでありうる。しかし、バリヤ層Ｂ２の物質は、それらに限定されるものではない。第２チャンネル層Ｃ２ａとバリヤ層Ｂ２は、上方から見たときに、類似した形態を有することができる。以下では、第２チャンネル層Ｃ２ａとバリヤ層Ｂ２とからなる二重層の構造物を積層構造物ＳＳ２とする。第１チャンネル層Ｃ１ａと積層構造物ＳＳ２とを形成する方法について簡略に説明すれば、ゲート絶縁層ＧＩ１の一部上に単一層を形成し、他の一部上に二重層を形成した後、前記単一層と前記二重層とをパターニングし、前記単一層から第１チャンネル層Ｃ１ａを、前記二重層から積層構造物ＳＳ２を得ることができる。または、ゲート絶縁層ＧＩ１の全面上に単一層を形成した後、前記単一層の一部領域を二重層構造に変化させた後、前記二重層構造に変化した領域と単一層構造として維持された領域とをパターニングし、積層構造物ＳＳ２と第１チャンネル層Ｃ１ａとを形成できる。その場合、第１チャンネル層Ｃ１ａと積層構造物ＳＳ２との厚さは、同一または類似している。ゲート絶縁層ＧＩ１上に、第１チャンネル層Ｃ１ａの両端にそれぞれ接触する第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１が備わっており、バリヤ層Ｂ２の両端にそれぞれ接触する第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２が備わっている。第１ソース電極Ｓ１と第２ドレイン電極Ｄ２は互いに分離されているが、一体型に形成することも可能である。また、図示されていないが、ゲート絶縁層ＧＩ１上に、第１チャンネル層Ｃ１ａ、第１ソース電極Ｓ１、第１ドレイン電極Ｄ１、バリヤ層Ｂ２、第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２を覆う保護層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）がさらに備わりうる。
第１ゲート電極Ｇ１、第１チャンネル層Ｃ１ａ、第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１が負荷トランジスタＴ１ａを構成でき、第２ゲート電極Ｇ２、第２チャンネル層Ｃ２ａ、バリヤ層Ｂ２、第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２が駆動トランジスタＴ２ａを構成できる。
仕事関数が大きなバリヤ層Ｂ２が、第２チャンネル層Ｃ２ａと第２ソース電極Ｓ２との間、及び第２チャンネル層Ｃ２ａと第２ドレイン電極Ｄ２との間に介在されて（ｉｎｔｅｒｐｏｓｅｄ）いるために、駆動トランジスタＴ２ａのスレショルド電圧が負荷トランジスタＴ１ａのスレショルド電圧より高く、従って駆動トランジスタＴ２ａは増加型であって、負荷トランジスタＴ１ａは空乏型でありうる。
電源ＶＤＤは第１ドレイン電極Ｄ１に連結され、入力端子Ｖｉｎは第２ゲート電極Ｇ２に連結され、出力端子Ｖｏｕｔは第１ソース電極Ｓ１及び第２ドレイン電極Ｄ２の両方に連結されうる。一方、第１ゲート電極Ｇ１と第２ソース電極Ｓ２は、接地されうる。
図３は、本発明の他の実施例によるインバータを示している。
図３を参照すれば、駆動トランジスタＴ２ｂは図２のバリヤ層Ｂ２を含まず、第２ソース電極Ｓ２と第２ドレイン電極Ｄ２とが第２チャンネル層Ｃ２ｂの両端それぞれに直接接触している。この場合、第２チャンネル層Ｃ２ｂは、第１チャンネル層Ｃ１ｂと異なる組成及び異なるキャリア濃度を有することができる。一例として、第１チャンネル層Ｃ１ｂと第２チャンネル層Ｃ２ｂは、ＧａＩｎＺｎＯ層となり、互いに異なるＧａドーピング濃度及び／またはＩｎドーピング濃度を有することができる。第２チャンネル層Ｃ２ｂのキャリア濃度が第１チャンネル層Ｃ１ｂのキャリア濃度より低いことが望ましい。かようなキャリア濃度の差に起因し、駆動トランジスタＴ２ｂのスレショルド電圧が負荷トランジスタＴ１ｂのスレショルド電圧より高く、従って駆動トランジスタＴ２ｂは増加型であり、負荷トランジスタＴ１ｂは空乏型でありうる。第１チャンネル層Ｃ１ｂと第２チャンネル層Ｃ２ｂは、ＧａＩｎＺｎＯ層以外の他の酸化物半導体、例えば、ＺｎＯ、ＩｎＺｎＯ及びＺｎＳｎＯのようなＺｎＯ系の酸化物半導体を含むことができ、Ｈｆ、Ｃｒ、Ｔａ、Ｙ、Ｔｉ及びＺｒのうち少なくとも一つをさらに含むことができる。図２及び図３で同じ参照符号は同じ構成要素を示すので、それらに係る反復説明は省略する。
図４は、本発明のさらに他の実施例によるインバータを示している。
図４を参照すれば、第１チャンネル層Ｃ１ｃは、その表面部に低抵抗領域Ｒ１を有することができる。低抵抗領域Ｒ１は、プラズマ、例えば、Ａｒプラズマで処理された領域でありうる。Ａｒプラズマで処理された領域は、多数の欠陥（ｄｅｆｅｃｔｓ）を有するが、前記欠陥がキャリアと共に作用しうる。従って、Ａｒプラズマで処理された領域の電気抵抗は、そうではない領域の電気抵抗より低くありうる。第１チャンネル層Ｃ１ｃと第２チャンネル層Ｃ２ｃは、同一物質層から形成できる。すなわち、同じ酸化物半導体からなる第１層及び第２層を形成した後、前記第１層の表面のみ選択的にＡｒプラズマで処理し、第１チャンネル層Ｃ１ｃを形成できる。Ａｒプラズマ処理していない前記第２層が第２チャンネル層Ｃ２ｃでありうる。図４には、低抵抗領域Ｒ１が第１チャンネル層Ｃ１ｃの表面部全体にわたって存在すると図示されているが、第１チャンネル層Ｃ１ｃの表面部のうち一部にのみ存在することも可能である。第１チャンネル層Ｃ１ｃが低抵抗領域Ｒ１を有するために、第２チャンネル層Ｃ２ｃより低いスレショルド電圧を有する。従って、負荷トランジスタＴ１ｃは空乏型であり、駆動トランジスタＴ２ｃは増加型でありうる。図２及び図４で同じ参照符号は、同じ構成要素を示す。
図２ないし図４では、図１の負荷トランジスタＴ１及び駆動トランジスタＴ２がボトムゲート構造を有する場合について図示したが、本発明のさらに他の実施例によれば、図１の負荷トランジスタＴ１及び駆動トランジスタＴ２は、トップゲート構造を有することができる。図２ないし図４の負荷トランジスタＴ１ａ，Ｔ１ｂ，Ｔ１ｃ及び駆動トランジスタＴ２ａ，Ｔ２ｂ，Ｔ２ｃがトップゲート構造に変形された実施例が、図５ないし図７にそれぞれ図示されている。
図５を参照すれば、基板ＳＵＢ２上に、互いに離隔された第１チャンネル層Ｃ１ａ’及び第２チャンネル層Ｃ２ａ’が備わり、第２チャンネル層Ｃ２ａ’上にバリヤ層Ｂ２’が備わっている。第１チャンネル層Ｃ１ａ’及び第２チャンネル層Ｃ２ａ’及びバリヤ層Ｂ２’は、それぞれ図２の第１チャンネル層Ｃ１ａ及び第２チャンネル層Ｃ２ａ及びバリヤ層Ｂ２と対応しうる。従って、バリヤ層Ｂ２’の仕事関数は、第２チャンネル層Ｃ２ａ’の仕事関数より大きくありえる。基板ＳＵＢ２上に、第１チャンネル層Ｃ１ａ’の両端にそれぞれ接触した第１ソース電極Ｓ１’及び第１ドレイン電極Ｄ１’が備わり、バリヤ層Ｂ２’及び第２チャンネル層Ｃ２ａ’の両端に接触した第２ソース電極Ｓ２’及び第２ドレイン電極Ｄ２’が備わっている。基板ＳＵＢ２上に、第１チャンネル層Ｃ１ａ’、第１ソース電極Ｓ１’、第１ドレイン電極Ｄ１’、バリヤ層Ｂ２’、第２ソース電極Ｓ２’及び第２ドレイン電極Ｄ２’を覆うゲート絶縁層ＧＩ１’が備わっている。第１チャンネル層Ｃ１ａ’上側のゲート絶縁層ＧＩ１’上に、第１ゲート電極Ｇ１’が備わり、第２チャンネル層Ｃ２ａ’上側のゲート絶縁層ＧＩ１’上に、第２ゲート電極Ｇ２’が備わる。
第１ゲート電極Ｇ１’、第１チャンネル層Ｃ１ａ’、第１ソース電極Ｓ１’及び第１ドレイン電極Ｄ１’が負荷トランジスタＴ１ａ’を構成し、第２ゲート電極Ｇ２’、第２チャンネル層Ｃ２ａ’、バリヤ層Ｂ２’、第２ソース電極Ｓ２’及び第２ドレイン電極Ｄ２’が駆動トランジスタＴ２ａ’を構成できる。負荷トランジスタＴ１ａ’は空乏型であり、駆動トランジスタＴ２ａ’は増加型でありうる。
電源ＶＤＤは第１ドレイン電極Ｄ１’に連結され、入力端子Ｖｉｎは第２ゲート電極Ｇ２’に連結され、出力端子Ｖｏｕｔは第１ソース電極Ｓ１’及び第２ドレイン電極Ｄ２’の両方に連結されうる。一方、第１ゲート電極Ｇ１’と第２ソース電極Ｓ２’は、接地されうる。
図２の構造が図５の構造に変形されたように、図３及び図４の構造は、それぞれ図６及び図７の構造に変形されうる。図６で、第１チャンネル層Ｃ１ｂ’及び第２チャンネル層Ｃ２ｂ’は、図３の第１チャンネル層Ｃ１ｂ及び第２チャンネル層Ｃ２ｂに対応し、参照符号Ｔ１ｂ’及びＴ２ｂ’は、負荷トランジスタ及び駆動トランジスタを示す。一方、図７で、第１チャンネル層Ｃ１ｃ’及び第２チャンネル層Ｃ２ｃ’及び低抵抗領域Ｒ１’は、図４の第１チャンネル層Ｃ１ｃ及び第２チャンネル層Ｃ２ｃ及び低抵抗領域Ｒ１と対応し、参照符号Ｔ１ｃ’及びＴ２ｃ’は、負荷トランジスタ及び駆動トランジスタを示す。
図８は、本発明の実施例によるインバータに含まれる負荷トランジスタのゲート電圧Ｖｇ−ドレイン電流Ｉｄの特性を示している。
図８を参照すれば、ゲート電圧Ｖｇが０Ｖであるとき、ハイレベルのオン電流（ＯＮ−ｃｕｒｒｅｎｔ）が流れるので、本発明の実施例による負荷トランジスタは、空乏型であることが分かる。
図９は、本発明の実施例によるインバータに備わる駆動トランジスタのゲート電圧Ｖｇ−ドレイン電流Ｉｄの特性を示している。
図９を参照すれば、ゲート電圧Ｖｇが０Ｖであるとき、ローレベルのオフ−電流（ＯＦＦ−ｃｕｒｒｅｎｔ）が流れるので、本発明の実施例による駆動トランジスタは、増加型であることが分かる。
図１０は、本発明の実施例によるインバータの入力電圧ＶＩ−出力電圧ＶＯ特性を示している。図１０の結果を得るのに使用した電源電圧ＶＤＤは、１０Ｖほどであった。ここで、入力電圧ＶＩ及び電源電圧ＶＤＤは、それぞれ図１の入力端子Ｖｉｎ及び電源ＶＤＤに印加する電圧を示し、出力電圧ＶＯは、図１の出力端子Ｖｏｕｔで検出される電圧を示す。
図１０を参照すれば、入力電圧ＶＩが０Ｖであるとき、出力電圧ＶＯは、電源電圧ＶＤＤと類似したハイレベルであるが、入力電圧ＶＩが４．５Ｖほど以上に増加することによって、出力電圧ＶＯがほぼ０Ｖレベルに落ちることが分かる。これを介して、本発明の実施例によるインバータを利用すれば、Ｓｉ基盤のＣＭＯＳインバータレベルのフルスウィング（ｆｕｌｌ ｓｗｉｎｇ）特性を得ることができることが分かる。
また、従来のＳｉ基盤のＣＭＯＳインバータの場合、Ｓｉ層に導電型不純物をイオン注入する工程が要求されるが、本発明の実施例によるインバータの場合、イオン注入工程なしに製造できるという長所がある。イオン注入工程は、製造費用を高める要因になり、製造工程を多少複雑にしうる。従って、本発明の実施例によれば、さらに単純であって廉価な工程で、従来のＣＭＯＳインバータレベルの特性を有するインバータを製造できる。
以上で説明した本発明の実施例によるインバータは、多様な論理回路、例えば、ＮＡＮＤ回路、ＮＯＲ回路、エンコーダ、デコーダ、マルチプレクサ、デマルチプレクサ及びセンスアンプのような論理回路の基本素子として利用されうる。前記論理回路は、本発明の実施例による少なくとも１つのインバータを有することができる。前記論理回路の基本的な構造は周知であり、それらに係る詳細な説明は省略する。
以下では、図１１Ａないし図１１Ｄを参照しつつ、本発明の実施例によるインバータの製造方法について説明する。
図１１Ａを参照すれば、基板ＳＵＢ１上に、第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２を形成し、第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２を覆うゲート絶縁層ＧＩ１を形成する。次に、ゲート絶縁層ＧＩ１の全面上にチャンネル物質層Ｃ’を形成し、第２ゲート電極Ｇ２上側のチャンネル物質層Ｃ’上に、バリヤ物質層Ｂ’を形成する。バリヤ物質層Ｂ’は、チャンネル物質層Ｃ’より仕事関数が大きな物質層でありうる。チャンネル物質層Ｃ’は、酸化物半導体、例えば、ＺｎＯ、ＩｎＺｎＯ、ＧａＩｎＺｎＯ及びＺｎＳｎＯのようなＺｎＯ系の酸化物半導体を含んで形成でき、Ｈｆ、Ｃｒ、Ｔａ、Ｙ、Ｔｉ及びＺｒのうち少なくとも一つをさらに含むことができる。バリヤ物質層Ｂ’の物質は、チャンネル物質層Ｃ’の物質によって変わりうるが、例えば、チャンネル物質層Ｃ’より大きな仕事関数を有するＺｎＯ系酸化物層、Ｔｉ酸化物層、Ｃｕ酸化物層、Ｎｉ酸化物層、ＴｉドーピングされたＮｉ酸化物層、Ｉ族，ＩＩ族及びＶ族元素のうち少なくとも一つがドーピングされたＺｎＯ系酸化物層、及びＡｇがドーピングされたＺｎＯ系酸化物層のうち一つで形成できる。しかし、前記以外の他の物質でバリヤ物質層Ｂ’を形成することもできる。
バリヤ物質層Ｂ’とチャンネル物質層Ｃ’とをパターニングし、図１１Ｂに図示されているように、第１ゲート電極Ｇ１上側に第１チャンネル層Ｃ１ａを形成し、第２ゲート電極Ｇ２上側に第２チャンネル層Ｃ２ａとバリヤ層Ｂ２とを形成する。第２チャンネル層Ｃ２ｂとバリヤ層Ｂ２は、積層構造物ＳＳ２を構成する。
図１１Ａ及び図１１Ｂでは、ゲート絶縁層ＧＩ１の一部上にチャンネル物質層Ｃ’を形成し、他の一部上にチャンネル物質層Ｃ’とバリヤ物質層Ｂ’との二重層を形成した後、前記チャンネル物質層Ｃ’とバリヤ物質層Ｂ’とをパターニングして第１チャンネル層Ｃ１ａ及び積層構造物ＳＳ２を形成した。しかし、本発明の他の実施例によれば、ゲート絶縁層ＧＩ１の全面上に単一層を形成した後、前記単一層の一部領域を二重層構造に変化させた後、前記二重層構造に変化された領域と単一層構造に維持された領域とをパターニングし、積層構造物ＳＳ２と第１チャンネル層Ｃ１ａとを形成できる。
図１１Ｃを参照すれば、ゲート絶縁層ＧＩ１上に、第１チャンネル層Ｃ１ａとバリヤ層Ｂ２とを覆うソース／ドレイン電極層Ｍ１を形成する。
ソース／ドレイン電極層Ｍ１をパターニングし、図１１Ｄに図示されているように、第１チャンネル層Ｃ１ａの両端にそれぞれ接触する第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１を形成し、バリヤ層Ｂ２の両端にそれぞれ接触する第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２を形成する。第１ソース電極Ｓ１と第２ドレイン電極Ｄ２は、互いに分離されているが、一体型に形成することも可能である。
図１１Ａないし図１１Ｄは、図２の構造を製造する方法の一例である。図３及び図４の構造は、図１１Ａないし図１１Ｄの方法を変形することによって製造できる。例えば、図３の構造を製造する方法は、単一チャンネル物質層を形成した後、前記単一チャンネル物質層の局部領域のキャリア濃度を変化させる段階を含んだり、または第１領域に第１チャンネル物質層を形成し、第２領域に前記第１チャンネル物質層とキャリア濃度が異なった第２チャンネル物質層を形成する段階を含むことができる。また、図４の構造を製造する方法は、単一チャンネル物質層を形成した後、前記単一チャンネル物質層の局部領域を、プラズマ、例えばＡｒプラズマで処理する段階を含むことができる。
一方、図５ないし図７の構造は、図２ないし図４の構造の製造方法をトップゲート薄膜トランジスタの製造方法に変形させることによって製造できる。
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施例の例示として解釈されるべきものである。例えば、本発明が属する技術分野で当業者ならば、図１ないし図７のインバータの構成要素及び構造は、それぞれ多様化及び変形が可能であるということが分かるであろうし、本発明の実施例によるインバータ及び論理回路は、液晶表示装置や有機発光表示装置分野だけではなく、メモリ素子及びその他の素子にも適用可能であるということが分かるであろう。よって、本発明の範囲は、前述の実施例によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
本発明のインバータ及びそれを含む論理回路は、例えば、半導体集積回路関連の技術分野に効果的に適用可能である。
Ｂ’ バリヤ物質層
Ｂ２，Ｂ２’ バリヤ層
Ｃ’ チャンネル物質層
Ｃ１ａ，Ｃ１ａ’，Ｃ１ｂ，Ｃ１ｂ’，Ｃ１ｃ，Ｃ１ｃ’ 第１チャンネル層
Ｃ２ａ，Ｃ２ａ’，Ｃ２ｂ，Ｃ２ｂ’，Ｃ２ｃ，Ｃ２ｃ’ 第２チャンネル層
Ｄ１，Ｄ１’ 第１ドレイン電極
Ｄ２，Ｄ２’ 第２ドレイン電極
Ｇ１，Ｇ１’ 第１ゲート電極
Ｇ２，Ｇ２’ 第２ゲート電極
ＧＩ１，ＧＩ１’ ゲート絶縁層
Ｉｄ ドレイン電圧
Ｍ１ ソース／ドレイン電極層
Ｒ１ 低抵抗領域
Ｓ１，Ｓ１’ 第１ソース電極
Ｓ２，Ｓ２’ 第２ソース電極
ＳＵＢ１，ＳＵＢ２ 基板
ＳＳ２ 積層構造物
Ｔ１，Ｔ１ａ，Ｔ１ａ’，Ｔ１ｂ，Ｔ１ｃ，Ｔ１ｃ’ 負荷トランジスタ
Ｔ２，Ｔ２ａ，Ｔ２ａ’，Ｔ２ｂ，Ｔ２ｃ，Ｔ２ｃ’ 駆動トランジスタ
ＶＩ 入力電圧
Ｖｉｎ 入力端子
ＶＯ 出力電圧
Ｖｏｕｔ 出力端子
Ｖｇ ゲート電圧
ＶＤＤ 電源

Claims (13)

  1. 第１酸化物層をチャンネル層として有する空乏型負荷トランジスタと、
    前記負荷トランジスタと連結され、第２酸化物層をチャンネル層として有する増加型駆動トランジスタとを備え、
    前記第２酸化物層と、それに対応するソース電極及びドレイン電極との間に、前記第２酸化物層より仕事関数が大きなバリヤ層をさらに具備し、
    前記バリヤ層は、Ｔｉ酸化物層、Ｃｕ酸化物層、Ｎｉ酸化物層、ＴｉドーピングされたＮｉ酸化物層、ＺｎＯ系酸化物層、Ｉ族，ＩＩ族及びＶ族元素のうち少なくとも一つがドーピングされたＺｎＯ系酸化物層、及びＡｇがドーピングされたＺｎＯ系酸化物層のうち一つである
    ことを特徴とするインバータ。
  2. 前記第１酸化物層と前記第２酸化物層は、同一層であることを特徴とする請求項１に記載のインバータ。
  3. 前記第１酸化物層と前記第２酸化物層は、互いに異なるキャリア濃度を有することを特徴とする請求項１に記載のインバータ。
  4. 前記第２チャンネル層のキャリア濃度は、前記第１チャンネル層のキャリア濃度より低いことを特徴とする請求項３に記載のインバータ。
  5. 前記第１酸化物層及び前記第２酸化物層のうち少なくとも１層は、ＺｎＯ系の物質を含むことを特徴とする請求項１に記載のインバータ。
  6. 前記負荷トランジスタ及び前記駆動トランジスタのうち少なくとも一つは、ボトムゲート構造を有する薄膜トランジスタであることを特徴とする請求項１に記載のインバータ。
  7. 前記負荷トランジスタ及び前記駆動トランジスタのうち少なくとも一つは、トップゲート構造を有する薄膜トランジスタであることを特徴とする請求項１に記載のインバータ。
  8. 請求項１ないし請求項７のうちいずれか１項に記載のインバータを含む論理回路。
  9. 前記論理回路は、ＮＡＮＤ回路、ＮＯＲ回路、エンコーダ、デコーダ、マルチプレクサ、デマルチプレクサ及びセンスアンプのうち少なくとも一つを含むことを特徴とする請求項８に記載の論理回路。
  10. 単一チャンネル物質層でプラズマで処理された領域を第１チャンネル物質層として有する空乏型負荷トランジスタと、
    前記負荷トランジスタと連結され、前記単一チャンネル物質層の残りの領域を第２チャンネル物質層として有する増加型駆動トランジスタとを備えることを特徴とするインバータ。
  11. 前記第１チャンネル物質層はＡｒプラズマで処理されたことを特徴とする請求項１０に記載のインバータ。
  12. 前記第１チャンネル物質層と前記第２チャンネル物質層がＺｎＯ系の物質を含むことを特徴とする請求項１０に記載のインバータ。
  13. 請求項１０に記載のインバータを備えることを特徴とする論理回路。
JP2009070507A 2008-03-28 2009-03-23 インバータ及びそれを含む論理回路 Active JP5645239B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0029327 2008-03-28
KR20080029327A KR101490112B1 (ko) 2008-03-28 2008-03-28 인버터 및 그를 포함하는 논리회로

Publications (2)

Publication Number Publication Date
JP2009246362A JP2009246362A (ja) 2009-10-22
JP5645239B2 true JP5645239B2 (ja) 2014-12-24

Family

ID=41115796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070507A Active JP5645239B2 (ja) 2008-03-28 2009-03-23 インバータ及びそれを含む論理回路

Country Status (4)

Country Link
US (2) US7847287B2 (ja)
JP (1) JP5645239B2 (ja)
KR (1) KR101490112B1 (ja)
CN (1) CN101546768B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
KR102469154B1 (ko) 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101827687B1 (ko) 2009-09-24 2018-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
CN102576738B (zh) 2009-10-16 2015-06-03 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
KR101754704B1 (ko) 2009-11-20 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
CN102598266B (zh) * 2009-11-20 2015-04-22 株式会社半导体能源研究所 半导体装置
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101714831B1 (ko) 2009-11-28 2017-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
CN102714180B (zh) 2009-12-11 2015-03-25 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
CN104600105B (zh) 2009-12-11 2018-05-08 株式会社半导体能源研究所 半导体装置
JP2011155061A (ja) * 2010-01-26 2011-08-11 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US20130214279A1 (en) * 2010-04-30 2013-08-22 Jun Nishimura Circuit board and display device
WO2011135920A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 回路基板、表示装置および回路基板の製造方法
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
RU2605560C2 (ru) * 2011-01-27 2016-12-20 Витрифлекс, Инк. Неорганический многослойный пакет и относящиеся к нему способы и композиции
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP5947099B2 (ja) * 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US10026847B2 (en) * 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
CN102646683B (zh) * 2012-02-02 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
CN103792746A (zh) * 2014-01-27 2014-05-14 北京京东方光电科技有限公司 一种阵列基板、其制备方法及显示装置
FI20150334A (fi) * 2015-01-14 2016-07-15 Artto Mikael Aurola Paranneltu puolijohdekokoonpano
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN206505923U (zh) * 2015-10-29 2017-09-19 陆磊 一种薄膜晶体管及显示器面板
CN105470310A (zh) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106783733B (zh) 2016-12-13 2019-10-22 上海天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
KR102127756B1 (ko) * 2018-01-02 2020-07-09 청주대학교 산학협력단 전극가변 박막 트랜지스터 논리회로 및 그 제조방법
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
CN113707606A (zh) * 2021-09-15 2021-11-26 复旦大学 一种基于晶圆级二维材料的反相器、制备方法及逻辑电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2337958A1 (fr) * 1976-01-07 1977-08-05 Comp Generale Electricite Dispositif laser a gaz
US4138782A (en) * 1976-09-16 1979-02-13 International Business Machines Corporation Inverter with improved load line characteristic
GB9208324D0 (en) * 1992-04-15 1992-06-03 British Tech Group Semiconductor devices
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
US8138364B2 (en) * 2001-08-27 2012-03-20 Northwestern University Transparent conducting oxide thin films and related devices
KR100844004B1 (ko) * 2002-03-15 2008-07-04 엘지디스플레이 주식회사 유기전계발광 소자용 투명 도전막의 제조 방법
KR101023491B1 (ko) 2002-05-21 2011-03-21 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 트랜지스터 구조 및 그 제조 방법
JP4661065B2 (ja) 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
JP4415377B2 (ja) * 2004-06-24 2010-02-17 セイコーエプソン株式会社 光源駆動方法およびプロジェクタ
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5043835B2 (ja) * 2005-06-17 2012-10-10 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 光電子応用のための（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯの直接ウェーハ・ボンディング構造とその作製方法
TWI316760B (en) * 2006-05-03 2009-11-01 Ind Tech Res Inst Circuit structure with doubl-gate organic thin film transistors and application thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
EP2025004A1 (en) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US8158978B2 (en) 2012-04-17
US20100283509A1 (en) 2010-11-11
KR20090103610A (ko) 2009-10-01
JP2009246362A (ja) 2009-10-22
CN101546768A (zh) 2009-09-30
CN101546768B (zh) 2013-05-08
US7847287B2 (en) 2010-12-07
KR101490112B1 (ko) 2015-02-05
US20090242992A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5645239B2 (ja) インバータ及びそれを含む論理回路
JP5579412B2 (ja) インバータ及びその動作方法並びにインバータを含む論理回路
US8383472B2 (en) Inverter, method of manufacturing the same, and logic circuit including the inverter
US8089301B2 (en) Inverter and logic device comprising the same
KR101529575B1 (ko) 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
KR101547325B1 (ko) 트랜지스터 및 이를 포함하는 반도체 소자
JP5670028B2 (ja) トランジスタとこれを含む半導体素子及びそれらの製造方法
US20090146213A1 (en) Semiconductor LSI circuit and a method for fabricating the semiconductor LSI circuit
TW200505016A (en) Semiconductor device, its fabrication method, and electronic device
JP2008311643A (ja) アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路
KR20180029823A (ko) 서로 다른 문턱 전압을 갖는 트랜지스터를 포함하는 cmos 회로 및 그의 제조 방법
EP0646289B1 (en) Semiconductor devices with a double gate
US7518193B2 (en) SRAM array and analog FET with dual-strain layers comprising relaxed regions
KR100540404B1 (ko) 반도체 장치
JPS6235667A (ja) 半導体装置の製造方法
KR20100098137A (ko) 인버터 및 그를 포함하는 논리소자
JPH0955437A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141030

R150 Certificate of patent or registration of utility model

Ref document number: 5645239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250