JP2008311643A - アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路 - Google Patents

アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路 Download PDF

Info

Publication number
JP2008311643A
JP2008311643A JP2008135976A JP2008135976A JP2008311643A JP 2008311643 A JP2008311643 A JP 2008311643A JP 2008135976 A JP2008135976 A JP 2008135976A JP 2008135976 A JP2008135976 A JP 2008135976A JP 2008311643 A JP2008311643 A JP 2008311643A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
region
gate electrode
ambipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008135976A
Other languages
English (en)
Other versions
JP5456987B2 (ja
Inventor
Hyun-Jong Chung
現鍾 鄭
Ran-Ju Jung
蘭珠 鄭
Sun-Ae Seo
順愛 徐
Dong-Chul Kim
東徹 金
Chang-Won Lee
章元 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008311643A publication Critical patent/JP2008311643A/ja
Application granted granted Critical
Publication of JP5456987B2 publication Critical patent/JP5456987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路を提供する。
【解決手段】ソース領域、ドレイン領域及びその間のチャンネル領域を備え、ソース領域、ドレイン領域及びチャンネル領域が一体型で形成されたアンバイポーラ層と、チャンネル領域に形成されたゲート電極と、アンバイポーラ層からゲート電極を離隔させる絶縁層と、を備え、ソース領域からドレイン領域への第１方向と交差する第２方向において、ソース領域及びドレイン領域の幅がチャンネル領域の幅よりさらに広く形成される電界効果トランジスタである。
【選択図】図２

Description

本発明は、電界効果トランジスタ及び論理回路に係り、特にアンバイポーラ特性を有する層上にゲートが設置された位置によってｐ型またはｎ型となる電界効果トランジスタ及び論理回路に関する。
従来のシリコン基板に形成した電界効果トランジスタ及びＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）論理回路は、シリコンの低い移動度のために素子の動作が遅い。かかるシリコンの代わりにキャリアの移動度の速い物質を使用する技術が研究されてきた。特に、従来の不純物ドーピングに対して電極領域とチャンネル領域とを導電性物質で形成する技術が注目されている。
グラフェンのような物質に、リソグラフィ技術を適用してパターニングすることによって、ソース領域、ドレイン領域及びチャンネル領域を有するモノリシック（一体型）物質層を形成できる。しかし、前記物質層は、アンバイポーラ特性を有するので、電界効果トランジスタ及び論理回路に適用し難い。
本発明の目的は、アンバイポーラ特性を有する物質層がユニポーラ特性を有することによって、かかる物質層を電界効果トランジスタ及び論理回路に適用する技術を提供するところにある。
前記目的を達成するために、本発明の一実施形態によるアンバイポーラ物質を利用した電界効果トランジスタは、ソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、ドレイン領域及びチャンネル領域が一体型で形成されたアンバイポーラ層と、前記チャンネル領域に形成されたゲート電極と、前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、前記ソース領域から前記ドレイン領域への第１方向と交差する第２方向において、前記ソース領域及びドレイン領域の幅が前記チャンネル領域よりも広いことを特徴とする。
本発明によれば、前記ゲート電極が前記ソース領域側に形成され、前記電界効果トランジスタはｎ型でありうる。
本発明によれば、前記ゲート電極が前記ドレイン領域側に形成され、前記電界効果トランジスタはｐ型でありうる。
前記チャンネル領域の幅は、５ｎｍないし１００ｎｍでありうる。
前記アンバイポーラ層は、一つの層で形成され、窒化ホウ素、テルル化カドミウム、セレン化ニオブからなるグループから選択されたいずれか一つで形成される。
また、前記アンバイポーラ層は、ビスマスストロンチウムカルシウム銅酸化物の１／２層で形成される。
また、前記アンバイポーラ層は、１層ないし９層のグラフェンで形成される。
本発明によれば、前記ゲート電極は、前記チャンネル層の上方で前記ソース領域側及び前記ドレイン領域側にそれぞれ形成された第１ゲート電極及び第２ゲート電極を備え、前記第１ゲート電極または前記第２ゲート電極に電圧が選択的に印加されるときにｎ型またはｐ型となりうる。
本発明の一局面によれば、本発明のトランジスタは、前記電界効果トランジスタのための基板をさらに備え、前記絶縁層は、前記基板上に位置し、前記アンバイポーラ層は、前記絶縁層上に位置しうる。
本発明の他の局面によれば、本発明のトランジスタは、前記電界効果トランジスタのための基板をさらに備え、前記ゲート電極は、前記基板と前記絶縁層との間に形成される。
前記目的を達成するために、本発明の他の実施形態による論理回路は、少なくとも一つのｐ型トランジスタと少なくとも一つのｎ型トランジスタとを備える論理回路において、前記ｐ型トランジスタ及び前記ｎ型トランジスタは、それぞれソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、ドレイン領域及びチャンネル領域が一体型で形成されたアンバイポーラ層と、前記チャンネル領域に形成されたゲート電極と、前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、前記ｐ型トランジスタでは、前記ゲート電極が前記ドレイン領域側に形成され、前記ｎ型トランジスタでは、前記ゲート電極が前記ソース領域側に形成される。
本発明によれば、前記チャンネル領域の幅は、５ｎｍないし１００ｎｍでありうる。
本発明によれば、アンバイポーラ特性を有するトランジスタにゲート電極をソース領域またはドレイン領域に偏って形成することによって、前記トランジスタがｎ型またはｐ型のユニポーラ特性を有する電界効果トランジスタになる。かかるトランジスタでは、基板上に単一層からなるアンバイポーラ特性の物質をパターニングすることによって、ソース領域、ドレイン領域及びチャンネル領域を容易に形成できる。
また、前記ｐ型及びｎ型トランジスタを有する論理回路をパターニング工程で形成できる。
以下、図面を参照して、本発明によるアンバイポーラ物質を利用した電界効果トランジスタ及び論理回路についてさらに詳細に説明する。
図１及び図２は、本発明の第１実施形態によるアンバイポーラ物質を利用した電界効果トランジスタ１００の断面図及び平面図である。
図１及び図２に示すように、電界効果トランジスタ１００は、基板１１０上に形成されたアンバイポーラ層１２０と、アンバイポーラ層１２０上に形成されたゲート電極１３０と、を備える。基板１１０は、絶縁性基板で形成される。また、基板１１０は、導電性基板で形成され、基板１１０上に絶縁層１１２がさらに形成される。
アンバイポーラ層１２０は、ソース領域１２１、ドレイン領域１２２及び前記ソース領域１２１とドレイン領域１２２との間に形成されたチャンネル領域１２３を備える。ソース領域１２１、ドレイン領域１２２及びチャンネル領域１２３は、一体型の構造である。アンバイポーラ層１２０は、アンバイポーラ特性を有する物質、例えばグラフェン、窒化ホウ素、テルル化カドミウム、セレン化ニオブで形成された単一層であるか、またはビスマスストロンチウムカルシウム銅酸化物の１／２層で形成される。グラフェンは、１ないし９層で形成されることもある。
前記ソース領域１２１及びドレイン領域１２２は、それらを連結する第１方向に対して直交する第２方向の幅ｗ１が約１００ｎｍないし２００ｎｍであり、チャンネル領域１２３は、第２方向の幅ｗ２が約５ｎｍないし１００ｎｍでありうる。アンバイポーラ層１２０は、その幅が狭いほどバンドギャップが大きい。前記チャンネル領域１２３の第１方向の幅は１μｍであって、第２方向の幅ｗ２より広い。特に、チャンネル領域１２３の第１方向の幅は、電荷の移動が弾道的特性を有する範囲内で形成される。
１３２は絶縁層であり、絶縁層１３２及びゲート電極１３０は、半導体業界で周知の物質で形成される。前記ゲート電極１３０は、チャンネル領域１２３の上方でソース領域１２１側に形成されており、第１実施形態のトランジスタ１００は、ｎ型特性を有するが、その詳細について以下に説明する。
図３Ａないし図３Ｄは、本発明の第１実施形態によるアンバイポーラ電界効果トランジスタ１００の作用を示すバンドギャップダイヤグラムの概略図であり、アンバイポーラ層１２０としてはグラフェンを使用した。図１及び図２の構成要素と実質的に同じ構成要素には同じ参照符号を使用し、その詳細な説明は省略する。
図３Ａに示すように、ソース領域１２１、ドレイン領域１２２及びゲート電極１３０にそれぞれグラウンド電圧を連結すれば、アンバイポーラ層１２０は、幅の広いソース領域１２１及びドレイン領域１２２ではバンドギャップが非常に低く、幅の狭いチャンネル領域１２３ではバンドギャップが大きい。前記バンドギャップは、該領域の幅及びアンバイポーラ物質によって変わりうる。
ソース領域１２１とチャンネル領域１２３との間でのポテンシャル障壁、及びドレイン領域１２２とチャンネル領域１２３との間でのポテンシャル障壁は、それぞれ約０．１ないし０．５ｅＶとなりうる。ゲート電極１３０は、ソース領域１２１の近くに位置する。アンバイポーラ層１２０は、チャンネル領域１２３でのポテンシャルの変化がほとんどない弾道的特性を表す。
図３Ｂに示すように、ソース領域１２１に所定の負電圧を印加すれば、ソース領域１２１のポテンシャルが上昇し、したがって、ソース領域１２１とチャンネル領域１２３との間のポテンシャル障壁は低くなる。
図３Ｃに示すように、ゲート電極１３０に正電圧を印加すれば、チャンネル領域１２３にバンドベンディングが形成されて、ソース領域１２１の電子はチャンネルに容易に移動する。すなわち、トランジスタがオンにされる。
図３Ｄに示すように、ゲート電極１３０に負電圧を印加すれば、チャンネル領域１２３にバンドベンディングが形成されて、ソース領域１２１とチャンネル領域１２３との間の障壁がさらに高くなって、ソース領域１２１から電子がチャンネル領域１２３に移動できない。図３Ｃ及び図３Ｄにおいて、ドレイン領域１２２とチャンネル領域１２３との間の障壁高さに変化がなく、したがって、ドレイン領域１２２からチャンネル領域１２３への正孔の移動は抑制される。したがって、図１及び図２のトランジスタは、ｎ型で動作する。
図４及び図５は、本発明の第２実施形態によるアンバイポーラ物質を利用した電界効果トランジスタ２００の断面図及び平面図である。
図４及び図５に示すように、電界効果トランジスタ２００は、基板２１０上に形成されたゲート電極２３０と、ゲート電極２３０上に形成されたアンバイポーラ層２２０と、を備える。基板２１０は、絶縁性基板で形成され得る。また、基板２１０は、導電性基板で形成されてもよく、基板２１０とゲート電極２３０との間に絶縁層（図示せず）がさらに形成される。
アンバイポーラ層２２０は、ソース領域２２１、ドレイン領域２２２及び前記ソース領域２２１とドレイン領域２２２との間に形成されたチャンネル領域２２３を備える。ソース領域２２１、ドレイン領域２２２及びチャンネル領域２２３は、一体型の構造である。アンバイポーラ層２２０は、アンバイポーラ特性を有する物質、例えばグラフェン、窒化ホウ素、テルル化カドミウム、セレン化ニオブで形成された単一層であるか、またはビスマスストロンチウムカルシウム銅酸化物の１／２層で形成される。
前記ソース領域２２１及びドレイン領域２２２は、それらを連結する第１方向に対して直交する第２方向の幅ｗ１が約１００ｎｍないし２００ｎｍであり、チャンネル領域２２３は、第２方向の幅ｗ２が約５ｎｍないし２０ｎｍでありうる。アンバイポーラ層２２０は、その幅が狭いほどバンドギャップが大きい。前記チャンネル領域２２３の第１方向の幅は１μｍであって、第２方向の幅ｗ２より広い。特に、チャンネル領域２２３の第１方向の幅は、電荷の移動が弾道的特性を有する範囲内で形成される。
２３２は絶縁層であり、絶縁層２３２及びゲート電極２３０は、半導体業界で周知の物質で形成される。前記ゲート電極２３０は、チャンネル領域２２３の下方でドレイン領域２２２側に形成されている。
前記トランジスタ２００は、ゲート電極２３０に負電圧を印加する時、ドレイン領域２２２及びチャンネル領域２２３の障壁が低くなってキャリアである正孔が移動し、正電圧を印加する時、ドレイン領域２２２及びチャンネル領域２２３の障壁が高くなってドレイン領域２２２及びチャンネル領域２２３での電荷の移動が止まる。したがって、第２実施形態によるトランジスタ２００は、ｐ型で動作する。
図６及び図７は、本発明の第３実施形態によるアンバイポーラ物質を利用した電界効果トランジスタ３００の断面図及び平面図であり、前記実施形態での構成要素と実質的に同じ構成要素には同じ名称を使用し、その詳細な説明を省略する。
図６及び図７に示すように、電界効果トランジスタ３００は、基板３１０上に形成されたアンバイポーラ層３２０と、アンバイポーラ層３２０上に形成された第１ゲート電極３３１及び第２ゲート電極３３２と、を備える。基板３１０は、絶縁性基板で形成され得る。また、基板３１０は、導電性基板で形成されてもよく、基板３１０上に絶縁層３１２がさらに形成される。
アンバイポーラ層３２０は、ソース領域３２１、ドレイン領域３２２及び前記ソース領域３２１とドレイン領域３２２との間に形成されたチャンネル領域３２３を備える。ソース領域３２１、ドレイン領域３２２及びチャンネル領域３２３は、一体型の構造である。アンバイポーラ層３２０は、アンバイポーラ特性を有する物質で形成される。
前記ソース領域３２１及びドレイン領域３２２は、それらを連結する第１方向に対して直交する第２方向の幅ｗ１が約１００ｎｍないし２００ｎｍであり、チャンネル領域３２３は、第２方向の幅ｗ２が約５ｎｍないし２０ｎｍでありうる。アンバイポーラ層３２０は、その幅が狭いほどバンドギャップが大きい。
３３３及び３３４は、絶縁層である。
前記第１ゲート電極３３１は、チャンネル領域３２３の上方でソース領域３２１側に形成されており、前記第２ゲート電極３３２は、チャンネル領域３２３の上方でドレイン領域３２２側に形成されている。前記第１ゲート電極３３１に電圧が印加されれば、第３実施形態によるトランジスタ３００は、第１実施形態によるトランジスタ１００のようにｎ型で作用し、前記第２ゲート電極３３２に電圧が印加されれば、第３実施形態によるトランジスタ３００は、第２実施形態によるトランジスタ２００のようにｐ型で作用する。
本発明によるトランジスタの構造では、基板上にアンバイポーラ物質をパターニングした後、ゲート電極のパターニング位置に容易に論理ゲートを形成できる。
図８Ａは、本発明の第４実施形態によるＮＯＴ論理ゲート４００を示す平面図であり、図８Ｂは、図８Ａの等価回路図である。図８Ａには、絶縁層が便宜上示されていない。
図８Ａに示すように、絶縁性基板４１０上にソース領域４２１、共通領域４２２、ドレイン領域４２３、それらの間の第１チャンネル領域４２４及び第２チャンネル領域４２５が一体型で形成されている。第１チャンネル領域４２４及び第２チャンネル領域４２５には、第１ゲート電極４３１及び第２ゲート電極４３２がそれぞれ共通領域４２２に近接して形成されている。したがって、第１チャンネル領域４２４に形成された第１トランジスタは、ｐ型トランジスタ（図８Ｂのｐ−Ｔｒ）となり、第２チャンネル領域４２５に形成された第２トランジスタは、ｎ型トランジスタ（図８Ｂのｎ−Ｔｒ）となる。図８Ａのゲート構造は、図８ＢのＮＯＴ論理ゲートに等しい。
図９Ａは、本発明の第５実施形態によるＮＡＮＤ論理ゲート５００を示す平面図であり、図９Ｂは、図９Ａの等価回路図である。図９Ａには、絶縁層が便宜上示されていない。
図９Ａに示すように、絶縁性基板５１０上に共通ソース領域５２１、第１共通領域５２２、第２共通領域５２３、ドレイン領域５２４及びそれらの間の第１ないし第４チャンネル領域５２５ないし５２８が形成されている。第１チャンネル領域５２５及び第２チャンネル領域５２６には、第１ゲート電極５３１及び第２ゲート電極５３２がそれぞれ第１共通領域５２２に近接して形成されている。第３チャンネル領域５２７及び第４チャンネル領域５２８には、それぞれ第１共通領域５２２に近接した第３ゲート電極５３３及び第２共通領域５２３に近接した第４ゲート電極５３４が形成されている。したがって、第１チャンネル領域５２５及び第２チャンネル領域５２６に形成された第１トランジスタ及び第２トランジスタは、ｐ型トランジスタ（図９Ｂのｐ１−Ｔｒ及びｐ２−Ｔｒ）となる。
第３チャンネル領域５２７及び第４チャンネル領域５２８に形成された第３トランジスタ及び第４トランジスタは、ｎ型トランジスタ（図９Ｂのｎ１−Ｔｒ及びｎ２−Ｔｒ）となる。図９Ａのゲート構造は、図９ＢのＮＡＮＤ論理ゲートに等しい。
図１０Ａは、本発明の第６実施形態によるＮＯＲ論理ゲート６００を示す平面図であり、図１０Ｂは、図１０Ａの等価回路図である。
図１０Ａに示すように、絶縁性基板６１０上にソース領域６２１、第１共通領域６２２、第２共通領域６２３、共通ドレイン領域６２４及びそれらの間の第１ないし第４チャンネル領域６２５ないし６２８が形成されている。第１チャンネル領域６２５及び第２チャンネル領域６２６には、第１ゲート電極６３１及び第２ゲート電極６３２がそれぞれ第１共通領域６２２及び第２共通領域６２３に近接して形成されている。第３チャンネル領域６２７及び第４チャンネル領域６２８には、それぞれ第２共通領域６２３に近接した第３ゲート電極６３３及び第４ゲート電極６３４が形成されている。したがって、第１チャンネル領域６２５及び第２チャンネル領域６２６に形成された第１トランジスタ及び第２トランジスタは、ｐ型トランジスタ（図１０Ｂのｐ１−Ｔｒ及びｐ２−Ｔｒ）となる。
第３チャンネル領域６２７及び第４チャンネル領域６２８に形成された第３トランジスタ及び第４トランジスタは、それぞれ共通ドレイン領域６２４の反対側の第２共通領域６２３に近く形成されてｎ型トランジスタ（図１０Ｂのｎ１−Ｔｒ及びｎ２−Ｔｒ）となる。図１０Ａのゲート構造は、図１０ＢのＮＯＲ論理ゲートに等しい。
前述した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというよりもむしろ、望ましい実施形態の例示として解釈されるものである。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載の技術的思想により決められるものである。
本発明は、論理回路関連の技術分野に適用可能である。
本発明の第１実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの断面図である。 本発明の第１実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの平面図である。 本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。 本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。 本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。 本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。 本発明の第２実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの断面図である。 本発明の第２実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの平面図である。 本発明の第３実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの断面図である。 本発明の第３実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの平面図である。 本発明の第４実施形態によるＮＯＴ論理ゲートを示す平面図である。 図８Ａの等価回路図である。 本発明の第５実施形態によるＮＡＮＤ論理ゲートを示す平面図である。 図９Ａの等価回路図である。 本発明の第６実施形態によるＮＯＲ論理ゲートを示す平面図である。 図１０Ａの等価回路図である。
符号の説明
１００ 電界効果トランジスタ
１１０ 基板
１１２ 絶縁層
１２０ アンバイポーラ層
１２１ ソース領域
１２２ ドレイン領域
１２３ チャンネル領域
１３０ ゲート電極
１３２ 絶縁層

Claims (13)

  1. ソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、前記ドレイン領域及び前記チャンネル領域が一体型で形成されたアンバイポーラ層と、
    前記チャンネル領域に形成されたゲート電極と、
    前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、
    前記ソース領域から前記ドレイン領域への第１方向と交差する第２方向において、前記ソース領域及びドレイン領域の幅が前記チャンネル領域の幅よりも広いことを特徴とする電界効果トランジスタ。
  2. 前記ゲート電極が前記ソース領域側に形成され、前記電界効果トランジスタがｎ型であることを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記ゲート電極が前記ドレイン領域側に形成され、前記電界効果トランジスタがｐ型であることを特徴とする請求項１に記載の電界効果トランジスタ。
  4. 前記チャンネル領域の幅が、５ｎｍないし１００ｎｍであることを特徴とする請求項１に記載の電界効果トランジスタ。
  5. 前記アンバイポーラ層が、一つの層で形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  6. 前記アンバイポーラ層が、窒化ホウ素、テルル化カドミウム、セレン化ニオブからなるグループから選択されたいずれか一つで形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  7. 前記アンバイポーラ層が、ビスマスストロンチウムカルシウム銅酸化物の１／２層で形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  8. 前記アンバイポーラ層が、１層ないし９層のグラフェンで形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  9. 前記ゲート電極が、前記チャンネル層の上方で前記ソース領域側及び前記ドレイン領域側にそれぞれ形成された第１ゲート電極及び第２ゲート電極を備え、前記第１ゲート電極または前記第２ゲート電極に電圧が選択的に印加されるときにｎ型またはｐ型となることを特徴とする請求項１に記載の電界効果トランジスタ。
  10. 前記電界効果トランジスタのための基板をさらに備え、
    前記絶縁層が、前記基板上に位置し、前記アンバイポーラ層が、前記絶縁層上に位置することを特徴とする請求項１に記載の電界効果トランジスタ。
  11. 前記電界効果トランジスタのための基板をさらに備え、
    前記ゲート電極が、前記基板と前記絶縁層との間に形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  12. 前記第２方向が、前記第１方向に対して直交することを特徴とする請求項１に記載の電界効果トランジスタ。
  13. 少なくとも一つのｐ型トランジスタと少なくとも一つのｎ型トランジスタとを備える論理回路において、
    前記ｐ型トランジスタ及び前記ｎ型トランジスタが、それぞれ請求項１ないし１２のいずれか一項に記載の電界効果トランジスタであることを特徴とする論理回路。
JP2008135976A 2007-06-13 2008-05-23 アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路 Active JP5456987B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0058009 2007-06-13
KR1020070058009A KR101443215B1 (ko) 2007-06-13 2007-06-13 앰비폴라 물질을 이용한 전계효과 트랜지스터 및 논리회로

Publications (2)

Publication Number Publication Date
JP2008311643A true JP2008311643A (ja) 2008-12-25
JP5456987B2 JP5456987B2 (ja) 2014-04-02

Family

ID=40132894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135976A Active JP5456987B2 (ja) 2007-06-13 2008-05-23 アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路

Country Status (4)

Country Link
US (1) US8274098B2 (ja)
JP (1) JP5456987B2 (ja)
KR (1) KR101443215B1 (ja)
CN (1) CN101325218B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216714A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 半導体装置およびその製造方法
JP2013012611A (ja) * 2011-06-29 2013-01-17 Fujitsu Ltd 半導体デバイス及びその製造方法
JP2017112386A (ja) * 2009-10-16 2017-06-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン素子及びその製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5124373B2 (ja) * 2008-07-11 2013-01-23 株式会社日立製作所 電子デバイス，受光・発光デバイス、それを用いた電子集積回路および光集積回路
US8227794B2 (en) * 2008-07-25 2012-07-24 Taiichi Otsuji Complementary logic gate device
US8193455B2 (en) * 2008-12-30 2012-06-05 Hitachi Global Storage Technologies Netherlands B.V. Graphene electronics fabrication
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 ３端子型電子デバイス及び２端子型電子デバイス
JP5707628B2 (ja) 2009-10-16 2015-04-30 グラフェンスクェア インコーポレイテッド グラフェンのロールツーロール転写方法、グラフェンのロールツーロール転写装置、グラフェンロールの製造方法、及び素子の製造方法
US8796668B2 (en) 2009-11-09 2014-08-05 International Business Machines Corporation Metal-free integrated circuits comprising graphene and carbon nanotubes
CN104934300B (zh) * 2009-11-13 2018-08-14 富士通株式会社 半导体装置及其制造方法
WO2011081440A2 (ko) * 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
WO2011081473A2 (ko) * 2009-12-31 2011-07-07 성균관대학교산학협력단 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
KR101405463B1 (ko) 2010-01-15 2014-06-27 그래핀스퀘어 주식회사 기체 및 수분 차단용 그래핀 보호막, 이의 형성 방법 및 그의 용도
KR101832119B1 (ko) 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101101387B1 (ko) * 2010-04-02 2012-01-02 서울시립대학교 산학협력단 그래핀과 전도체 선을 이용한 나노 트랜지스터
CN101834206B (zh) * 2010-04-12 2012-10-10 清华大学 半导体器件结构及其形成方法
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
CN102376624A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种石墨烯器件及其制造方法
CN101941696B (zh) * 2010-09-15 2012-07-04 复旦大学 一种适用于石墨烯基场效应管制造的纳米光刻方法
CN102468333B (zh) * 2010-10-29 2014-05-28 中国科学院微电子研究所 一种石墨烯器件及其制造方法
US9076873B2 (en) 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
CN102185004A (zh) * 2011-04-02 2011-09-14 复旦大学 具有光电导效应的石墨烯场效应晶体管以及红外探测器
JP5936247B2 (ja) 2011-07-22 2016-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ トンネル電界効果トランジスタ
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101532311B1 (ko) 2012-04-27 2015-06-29 삼성전자주식회사 그래핀을 이용한 광검출기와 그 제조방법
US8772098B2 (en) * 2012-06-15 2014-07-08 International Business Machines Corporation Transport conduits for contacts to graphene
KR101532310B1 (ko) * 2013-02-18 2015-06-29 삼성전자주식회사 2차원 소재 적층 플렉서블 광센서
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
KR102107537B1 (ko) * 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
US9147615B2 (en) 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
CN108369910B (zh) * 2015-12-11 2020-06-16 华为技术有限公司 一种在石墨烯表面形成栅介质层及制备晶体管的方法
EP3185303A1 (en) * 2015-12-22 2017-06-28 IMEC vzw A two-dimensional material semiconductor device
US10283590B2 (en) * 2016-07-06 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Field-effect transistors having contacts to 2D material active region
US20190348466A1 (en) * 2016-12-30 2019-11-14 Intel Corporation Ambipolar layer based access transistors for memory applications and methods of fabrication
US20210313458A1 (en) * 2018-08-17 2021-10-07 The Regents Of The University Of California Field-effect bipolar transistor
KR102297337B1 (ko) * 2019-11-11 2021-09-01 성균관대학교산학협력단 부성 트랜스컨덕턴스 소자 및 이를 이용한 다치 인버터 논리 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261288A (ja) * 2001-02-28 2002-09-13 Hitachi Ltd 電界効果トランジスタ及びそれを使用した画像晶表示装置
US20030186059A1 (en) * 2002-02-08 2003-10-02 Masukazu Hirata Structure matter of thin film particles having carbon skeleton, processes for the production of the structure matter and the thin-film particles and uses thereof
JP2004256510A (ja) * 2003-02-26 2004-09-16 Toyoshima Seisakusho:Kk Ｃｖｄ用ビスマス原料溶液及びこれを用いたビスマス含有薄膜の製造方法
JP2006501654A (ja) * 2002-09-26 2006-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 分子発光デバイス
WO2007097938A1 (en) * 2006-02-16 2007-08-30 Lucent Technologies Inc. Devices including graphene layers epitaxially grown on single crystal substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215675A (ja) 1988-07-01 1990-01-19 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JP2894391B2 (ja) 1991-09-20 1999-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US6051456A (en) * 1998-12-21 2000-04-18 Motorola, Inc. Semiconductor component and method of manufacture
US6094072A (en) * 1999-03-16 2000-07-25 International Business Machines Corporation Methods and apparatus for bipolar elimination in silicon-on-insulator (SOI) domino circuits
KR20010005298A (ko) 1999-06-30 2001-01-15 김영환 반도체소자의 트랜지스터
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
US6762483B1 (en) 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
CN100448853C (zh) * 2004-05-21 2009-01-07 复旦大学 具有高效、平衡电子空穴传输性能的载流子传输材料
US7091096B2 (en) * 2004-07-29 2006-08-15 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method of fabricating carbon nanotube field-effect transistors through controlled electrochemical modification
US7981840B2 (en) * 2005-03-02 2011-07-19 National Institute Of Advanced Industrial Science And Technology Method of manufacturing Bi-based oxide superconductor thin films
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261288A (ja) * 2001-02-28 2002-09-13 Hitachi Ltd 電界効果トランジスタ及びそれを使用した画像晶表示装置
US20030186059A1 (en) * 2002-02-08 2003-10-02 Masukazu Hirata Structure matter of thin film particles having carbon skeleton, processes for the production of the structure matter and the thin-film particles and uses thereof
JP2006501654A (ja) * 2002-09-26 2006-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 分子発光デバイス
JP2004256510A (ja) * 2003-02-26 2004-09-16 Toyoshima Seisakusho:Kk Ｃｖｄ用ビスマス原料溶液及びこれを用いたビスマス含有薄膜の製造方法
WO2007097938A1 (en) * 2006-02-16 2007-08-30 Lucent Technologies Inc. Devices including graphene layers epitaxially grown on single crystal substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112386A (ja) * 2009-10-16 2017-06-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン素子及びその製造方法
JP2011216714A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 半導体装置およびその製造方法
JP2013012611A (ja) * 2011-06-29 2013-01-17 Fujitsu Ltd 半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
US20080312088A1 (en) 2008-12-18
CN101325218A (zh) 2008-12-17
KR101443215B1 (ko) 2014-09-24
CN101325218B (zh) 2013-02-13
US8274098B2 (en) 2012-09-25
KR20080109549A (ko) 2008-12-17
JP5456987B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5456987B2 (ja) アンバイポーラ物質を利用した電界効果トランジスタ及び論理回路
US9401435B2 (en) Reconfigurable electronic devices and operation method thereof
JP5982234B2 (ja) グラフェンを含む電界効果トランジスタ
US9064777B2 (en) Graphene switching device having tunable barrier
US9136336B2 (en) Inverter logic devices including graphene field effect transistor having tunable barrier
JP2011181934A (ja) デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法
TW201631771A (zh) 具有在堆疊奈米片場效電晶體中抑制寄生雙極性效應之結構的半導體裝置及其製造方法
JP2015144295A (ja) 金属トランジスターデバイス
KR102618541B1 (ko) 이차원 물질층을 포함하는 전자 소자
JP2009176997A5 (ja)
US20150137074A1 (en) Graphene device including separated junction contacts and method of manufacturing the same
KR102257243B1 (ko) 튜너블 배리어를 구비한 그래핀 트랜지스터
KR101508971B1 (ko) 재구성 가능한 전자 소자 및 이의 동작 방법
KR101424755B1 (ko) 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
US20180219084A1 (en) Method for vertical gate-last process
JP2007287728A (ja) 半導体装置
KR101392451B1 (ko) 그래핀을 이용한 적외선 발광소자
JP5594753B2 (ja) トランジスタ及び半導体装置
EP2858116A1 (en) Ambipolar transistor device and method of operating the device
JP6711102B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US10930768B2 (en) Low current leakage finFET and methods of making the same
JP6133221B2 (ja) 単一電荷転送素子
JP6300214B2 (ja) トンネル電界効果トランジスタによる集積回路及びその製造方法
JPH04115538A (ja) 半導体装置
KR20140122587A (ko) 인버터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140109

R150 Certificate of patent or registration of utility model

Ref document number: 5456987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250