JP2011181934A - デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法 - Google Patents

デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2011181934A
JP2011181934A JP2011045430A JP2011045430A JP2011181934A JP 2011181934 A JP2011181934 A JP 2011181934A JP 2011045430 A JP2011045430 A JP 2011045430A JP 2011045430 A JP2011045430 A JP 2011045430A JP 2011181934 A JP2011181934 A JP 2011181934A
Authority
JP
Japan
Prior art keywords
material layer
gate electrode
electron mobility
high electron
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011045430A
Other languages
English (en)
Inventor
仁俊 ▲黄▼
In-Jun Whang
Jongseob Kim
鍾燮 金
Hyuk-Soon Choi
赫洵 崔
Ki-Ha Hong
起夏 洪
Jai-Kwang Shin
在光 申
在浚 ▲呉▼
Jae-Joon Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011181934A publication Critical patent/JP2011181934A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】互いに異なる極性を有する複数の半導体層20,22を含み、ソース電極28とドレイン電極32との間にデュアル・デプレション領域が存在し、該複数の半導体層は、上部物質層26、中間物質層22、下部物質層20を含み、中間物質層の極性は、上部物質層及び下部物質層の極性と異なる高電子移動度トランジスタである。
【選択図】図６

Description

本発明は、電力素子に係り、さらに詳細には、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）及びその製造方法に関する。
ＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）は、バンドギャップ（ｂａｎｄ ｇａｐ）が異なる半導体を含む。ＨＥＭＴでバンドギャップが異なる半導体は、接合されている。ＨＥＭＴでバンドギャップの大きい半導体は、ドナーの役割を行う。かようなバンドギャップの大きい半導体によって、バンドギャップが小さい半導体に、２ＤＥＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）が形成される。ＨＥＭＴで２ＤＥＧは、チャネルとして利用されうる。結果として、ＨＥＭＴでチャネルは、ドナーと空間的に分離されるために、電子キャリアは、高移動度を有することができる。ＨＥＭＴは、異種接合構造を有するために、ＨＦＥＴ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）とも呼ばれる。
ＨＥＭＴは、電子キャリアの移動度を高めるのに使われうるだけではなく、電力素子の一つとして、高耐圧トランジスタとしても使われもする。ＨＥＭＴは、広いバンドギャップを有する半導体、例えば、化合物半導体を含む。従って、ＨＥＭＴは、高い破壊電圧を有しうる。
２ＤＥＧは、バンドギャップの大きい物質に、ｎドーピングする方法や、分極を有する物質を使用する方法で形成されうる。
半導体素子で、デプレション（ｄｅｐｌｅｔｉｏｎ）による空間電荷が発生し、その結果、電場がゲートに集中する。ＨＥＭＴもこれと同様に、オフ動作時に、ゲートとドレインとの間の２ＤＥＧが除去されつつ、空間電荷が余ることになり、かような空間電荷によって、電場がゲートに集中する。電場のゲート集中によって、ＨＥＭＴの絶縁破壊電圧が低くなりうる。
本発明の課題は、ゲートの電場集中を防止でき、均一な電場分布を得ることができるＨＥＭＴを提供することである。
本発明の課題はまた、かようなＨＥＭＴの製造方法を提供することである。
本発明の一実施形態によるＨＥＭＴは、ソース電極、ゲート電極及びドレイン電極を含み、互いに異なる分極率（または極性（ｐｏｌａｒｉｔｙ））を有する複数の半導体層を含み、前記ソース電極と前記ドレイン電極との間にデュアル・デプレション（ｄｕａｌ ｄｅｐｌｅｔｉｏｎ）領域が存在する。
前記複数の半導体層のうち、分極率（または極性）の小さい半導体層は、２ＤＥＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）と２ＤＨＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｈｏｌｅ ｇａｓ）とのうち少なくともいずれか一つを含むことができる。
前記分極率が異なる複数の半導体層は、上部物質層、中間物質層、下部物質層を含み、前記中間物質層の分極率（または極性）が、前記上部物質層及び前記下部物質層の分極率（または極性）と異なりうる。
前記下部物質層が２ＤＥＧチャネルを、前記上部物質層が２ＤＨＧチャネルを含むことができる。
前記上部物質層が２ＤＥＧチャネルを、前記下部物質層が２ＤＨＧチャネルを含むことができる。
前記中間物質層の前記上部物質層との界面に２ＤＥＧチャネルを、前記中間物質層の下部物質層との界面に２ＤＨＧチャネルを含むことができる。
前記中間物質層の前記下部物質層との界面に２ＤＥＧチャネルを、前記中間物質層の前記上部物質層との界面に２ＤＨＧチャネルを含むことができる。
前記中間物質層は、単一物質層あるいは複数物質層でありうる。
前記複数の半導体層は、上部物質層、中間物質層及び下部物質層を含むことができ、前記ゲート電極と前記ドレイン電極は、前記上部物質層上に互いに離隔されて配されうる。
前記ソース電極は、前記上部物質層上にありうる。
前記ソース電極は、２ＤＨＧチャネルに直接接触し、前記上部物質層の側面に直接接触しうる。
前記上部物質層と前記ゲート電極との間に、絶縁層が配されうる。
本発明の他の実施形態によるＨＥＭＴは、下部物質層上に形成された中間物質層；前記中間物質層上にある上部物質層及びドレイン電極；前記中間物質層と前記上部物質層とのうち少なくともいずれか１層の上にあるゲート電極；前記中間物質層と前記上部物質層とのうち少なくともいずれか１層の上にあるソース電極；を含み、
前記中間物質層の分極率（または極性）は、前記上部物質層及び下部物質層の分極率（または極性）と異なり、前記ゲート電極と前記ドレイン電極との間にデュアル・デプレション領域が存在する。
前記上部物質層と前記ドレイン電極は、前記中間物質層と接触しうる。前記ソース電極は、前記ゲート電極と離隔され、前記中間物質層上または前記上部物質層上にありうる。
前記ゲート電極と前記ソース電極は、前記上部物質層上に備わりうる。
前記ゲート電極と前記ソース電極は、前記中間物質層上に備わっており、前記ゲート電極の側面は、前記上部物質層と接触しうる。
前記ゲート電極と前記上部物質層は、オーミック接触され、前記ゲート電極と前記中間物質層は、ショットキー接触しうる。
前記ゲート電極は、第１ゲート電極及び第２ゲート電極を含むことができる。
前記第１ゲート電極は、前記上部物質層とオーミック接触され、前記第２ゲート電極は、前記第１ゲート電極及び前記上部物質層と接触しつつ、前記中間物質層とはショットキー接触しうる。
前記ソース電極と前記ドレイン電極とのうち少なくともいずれか一つは、前記下部物質層の側面と接触しうる。
前記中間物質層と前記上部物質層とのうち少なくともいずれか１層と、前記ゲート電極との間に、絶縁層が配されうる。
前記上部物質層及び前記ドレイン電極は、前記中間物質層上から離隔されている。
前記ソース電極は、前記上部物質層上に配されうる。
前記ソース電極は、前記２ＤＨＧチャネルと直接接触し、同時に前記上部物質層の側面と接触しうる。
本発明によれば、高電子移動度トランジスタを提供することができる。
本発明の一実施形態によるＨＥＭＴの基本原理を説明する断面図である。 本発明の一実施形態によるＨＥＭＴの基本原理を説明する断面図である。 本発明の一実施形態によるＨＥＭＴの基本原理を説明する断面図である。 本発明の一実施形態によるＨＥＭＴと従来のＨＥＭＴとの電場分布特性を示したグラフである。 本発明の一実施形態によるＨＥＭＴを示した断面図である。 図５で、上部物質層とドレイン電極とが接触した場合を示した断面図である。 図５のＨＥＭＴのソース、ドレイン及びゲート電極に電源を印加した場合を示す断面図である。 図５のＨＥＭＴで、ドレイン電極の形態を変形した例を示した断面図である。 本発明の他の実施形態によるＨＥＭＴを示した断面図である。 図９のＨＥＭＴのソース、ドレイン及びゲート電極に電源を印加した場合を示す断面図である。 図９のＨＥＭＴで、ドレイン電極の形態を変形した例を示した断面図である。 図９のＨＥＭＴで、ゲート電極の形態を変形した例を示した断面図である。 本発明のさらに他の実施形態によるＨＥＭＴを示した断面図である。 図１３のＨＥＭＴのソース、ドレイン及びゲート電極に電源を印加した場合を示す断面図である。 ソース電極、ドレイン電極及びゲート電極がいずれも同一物質層上に形成された場合を示した断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の一実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明の他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明のさらに他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明のさらに他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明のさらに他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明のさらに他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。 本発明のさらに他の実施形態によるＨＥＭＴの製造方法を段階別に示した断面図である。
以下、本発明の一実施形態による高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）とその製造方法とについて、添付された図面を参照しつつ詳細に説明する。この過程で、図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されている。
本発明の一実施形態によるＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）で２ＤＥＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）は、分極を有する物質を使用して形成することができる。互いに異なる分極率を有する半導体を接合すれば、分極による表面電荷を相殺させるために、バンドギャップの小さい物質に２ＤＥＧが形成される。
六方晶系（ｈｅｘａｇｏｎａｌ）Ｇａ（Ａｌ，Ｉｎ）Ｎは、ｃ軸に沿って分極を有する物質であるが、成長方向がＮ−ｆａｃｅである場合、分極は、成長方向に生成され、成長方向がＧａ−ｆａｃｅである場合、分極は、成長方向と反対側に生成される。また異種接合をなす場合、格子定数の違いよるストレイン（ｓｔｒａｉｎ）によって分極率が大きくなりうる。
かような分極を利用する場合、別途のドーピング（ｄｏｐｉｎｇ）なしに、２ＤＥＧあるいは２ＤＨＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｈｏｌｅ ｇａｓ）を形成することができる。
本発明の一実施形態によるＨＥＭＴについて説明する。
図１ないし図３は、本発明の一実施形態によるＨＥＭＴの基本原理を紹介するためのものである。
図１を参照すれば、第１物質層２０及び第２物質層２２が積層されている。第１物質層２０及び第２物質層２２は、分極率（または極性（ｐｏｌａｒｉｔｙ））が異なる半導体層でありうる。例えば、第１物質層２０は、ＧａＮ層またはＩｎＧａＮ層でありうる。第２物質層２２は、第１物質層２０より分極率（または極性）の大きい半導体層であるが、例えば、ＡｌＧａＮ層でありうる。かような分極率（または極性）の差によって、第２物質層２２に分極Ｐ１が存在する。便宜上、分極Ｐ１は、１ヵ所にだけ表示し、相対的に低い分極率（または極性）を有する第１物質層２０の分極は、表示を省略した。第２物質層２２内に存在する電荷（＋，−）は、分極Ｐ１による電荷である。第２物質層２２の分極Ｐ１によって、第２物質層２２に接触する第１物質層２０の表面に、負電荷（−）が現れる。この負電荷（−）は、２ＤＥＧを形成することができる。第２物質層２２の第１物質層２０と接触される面の反対面、すなわち、第２物質層２２の上部面の外部面（ｅｘｔｅｒｉｏｒ ｓｉｄｅ）には、分極Ｐ１によって正電荷（＋）が現れる。第２物質層２２の上部面の外部面に現れる正電荷（＋）は、移動できない表面電荷（ｉｍｍｏｂｉｌｅ ｓｕｒｆａｃｅ ｃｈａｒｇｅ）（以下、正の不動電荷）である。かような第２物質層２２の上部面に現れる正の不動電荷を移動電荷（ｍｏｂｉｌｅ ｃｈａｒｇｅ）になるようにし、ＨＥＭＴの高耐圧特性を高めることができる。
このために、図２に図示されているように、第２物質層２２上に、第３物質層２４を具備する。第３物質層２４は、第２物質層２２と分極率が異なる半導体層であり、例えば、第２物質層２２より分極率の小さいＧａＮ層またはＩｎＧａＮ層でありうる。第３物質層２４は、第１物質層２０と同じ物質であるが、同じ物質に限定されるものではない。第１物質層２０、第２物質層２２及び第３物質層２４は、ＩＩＩ−Ｖ族化合物半導体層でありうる。
図２を参照すれば、第３物質層２４の第２物質層２２と接する界面に、正電荷（＋）が現れる。第３物質層２４の前記界面に現れる正電荷（＋）は、自由ホール（ｈｏｌｅ）ガスであり、２ＤＥＧの電子のように移動することができる電荷（ｍｏｂｉｌｅ ｃｈａｒｇｅ）である。第３物質層２４の前記界面に現れる正電荷（＋）は、２ＤＥＧとは反対になる概念であり、２ＤＨＧといえる。第１物質層２０の２ＤＥＧがｎチャネルとして使われうる一方、第３物質層２４の２ＤＨＧは、ｐチャネルとして使われうる。
図３に図示されているように、第１物質層２０に正電圧が印加され、第３物質層２４に２ＤＨＧを移動させるための電圧を印加すれば、第１物質層２０から２ＤＥＧの一部が除去され、第３物質層２４から２ＤＨＧの一部が除去される。このようにして、第１物質層２０、第２物質層２２及び第３物質層２４に、電荷的に中性（ｎｅｕｔｒａｌｉｔｙ）である領域Ａ１が形成されうる。このように、２層の物質層の２ＤＥＧと２ＤＨＧとが除去され、電荷的に中性である領域Ａ１が形成されたとき、デュアル・デプレション（ｄｕａｌ ｄｅｐｌｅｔｉｏｎ）によって、電荷的に中性である領域Ａ１、すなわち、デュアル・デプレション領域が形成されたという。領域Ａ１で、実効電荷（ｎｅｔ ｃｈａｒｇｅ）は０になる。従って、この領域Ａ１、すなわち、デュアル・デプレション領域が、ＨＥＭＴのゲートとドレインとの間に存在すれば、ＨＥＭＴの高耐圧特性は上昇し、ＨＥＭＴの絶縁破壊電圧が増大しうる。また、既存のフィールド・プレートのような補助手段がなくても、電場がゲートに集中することを防止でき、ゲートとドレインとの間の電場分布をピークなしに均一に維持できる。
かような事実は、図４から分かる。
図４は、図３に概念的に例示したＨＥＭＴと、デュアル・デプレションが適用されていない従来のＨＥＭＴとの電場特性を示している。
図４で横軸は、ゲートから測定された距離を示し、縦軸は、電場を示す。図４で第１グラフＧ１は、従来のＨＥＭＴの電場特性を示す。第２グラフＧ２は、図３に例示した第１物質層２０、第２物質層２２及び第３物質層２４を含むＨＥＭＴの電場特性を示している。
図４の第１グラフＧ１及び第２グラフＧ２を参照すれば、従来のＨＥＭＴの場合、ゲートに近づきつつ、電場がブレークダウン電場Ｅｂ．ｄ．以上になる。
しかし、図３のＨＥＭＴの場合、いずれの距離でも、電場がブレークダウン電場Ｅｂ．ｄ．より低く、距離に対して、電場の分布も一定であり、ゲートに近づいても、電場がゲートに集中する結果は示されない。
図５は、図１ないし図３を参照して説明した基本概念を適用した、本発明の一実施形態によるＨＥＭＴを示している。
図５を参照すれば、第１物質層２０上に、第２物質層２２が存在する。第１物質層２０及び第２物質層２２は、図１ないし図３で説明したところと同様である。第１物質層２０は、基板（図示せず）上に形成されたものでありうる。このとき、前記基板と第１物質層２０との間には、バッファ層（図示せず）がさらに備わりうる。前記基板は、例えば、シリコン基板、シリコンカーバイド基板またはサファイア基板でありうる。第２物質層２２上に、第４物質層２６が存在する。第４物質層２６は、図２及び図３で説明した第３物質層２４と同一でありうる。従って、第４物質層２６は、第２物質層２２との界面に２ＤＨＧを有し、ｐチャネルの役割を行える。
第４物質層２６は、第２物質層２２の一部領域上にのみ備わっている。第４物質層２６上に、ソース電極２８とゲート電極３０とが離隔されて備わっている。ドレイン電極３２は、第４物質層２６と離隔され、第２物質層２２上に存在する。
一方、図６に図示されているように、第２物質層２２上で、第４物質層２６とドレイン電極３２は、接触することも可能である。
次に、図５を参照すれば、ソース電極２８とドレイン電極３２は、同じ物質または異なった物質から形成されうる。例えば、ソース電極２８とドレイン電極３２との材質は、Ｔｉ、Ａｌ、Ｗ、ＷＳｉなどを使用できる。ソース電極２８は、第４物質層２６とオーミック接触し、ドレイン電極３２は、第２物質層２２とオーミック接触する。従って、第２物質層２２及び第４物質層２６とオーミック接触をなすことができる伝導性物質であるならば、ソース電極２８とドレイン電極３２との材料として使われうる。ゲート電極３０は、第４物質層２６とショットキー接触をなす。ゲート電極３０は、例えば、Ｎｉ、Ｐｔから形成された電極でありうる。ゲート電極３０、ソース電極２８及びドレイン電極３２は、単層または複層でありうる。
図７は、図５のＨＥＭＴに、デュアル・デプレション領域を形成する過程を示している。
図７を参照すれば、ソース電極２８とゲート電極３０とに第１電源Ｓ１を、ドレイン電極３２に第２電源Ｓ２を、図面に図示されているように印加する。これによって、ドレイン電極３２を介して、第１物質層２０のゲート電極３０とドレイン電極３２との間の２ＤＥＧが除去される。そして、ソース電極２８を介して、第４物質層２６のゲート電極３０とドレイン電極３２との間の２ＤＨＧが除去される。このようにして、ゲート電極３０とドレイン電極３２との間の第１物質層２０、及び第２物質層２２と第４物質層２６とを含む空間に、実効電荷が０であるデュアル・デプレション領域Ａ２が作られる。
図８は、図５のソース電極２８及びドレイン電極３２を変形した例を示している。
図８を参照すれば、第１物質層２０は、脇に拡張された第１部分２０ａ及び第２部分２０ｂを有している。ソース電極２９は、第１ソース電極２９ａ及び第２ソース電極２９ｂを含む。第１ソース電極２９ａは、第２ソース電極２９ｂ上に備わりうる。第１ソース電極２９ａは、第４物質層２６の上部面及び側面と接触し、第２物質層２２の側面の一部と接触する。第１ソース電極２９ａは、第４物質層２６とオーミック接触する。第２ソース電極２９ｂは、第１物質層２０の拡張された第２部分２０ｂ上に形成されており、第２物質層２２の側面一部と接触する。第２ソース電極２９ｂは、第１物質層２０とオーミック接触する。第１ソース電極２９ａ及び第２ソース電極２９ｂのそれぞれの形状と、結合された様子は、図８に図示されたところに限定されるものではない。第１ソース電極２９ａ及び第２ソース電極２９ｂは、分離されうるが、例えば、第１ソース電極２９ａは、第４物質層２６の上部面にのみ、第２ソース電極２９ｂは、第１物質層２０の第２部分２０ｂ上にのみ形成されうる。ドレイン電極３２ａは、第２物質層２２の側面と接触しつつ、第１物質層２０の拡張された第１部分２０ａ上に拡張されうる。
図８の場合に、第４物質層２６とドレイン電極３２ａは、接触しうる。
図９は、図１ないし図３で説明した発明概念が適用された、本発明の他の実施形態によるＨＥＭＴを示している。以下、前述の説明とは異なる部分についてのみ説明し、前述の部材と同じ部材については、同じ符号を使用する。
図９を参照すれば、第２物質層２２上に、ソース電極２８、ドレイン電極３２、ゲート電極４０及び第５物質層３６が配されている。第５物質層３６と第２物質層２２のうち少なくとも一つとゲート電極４０との間に、絶縁層（図示せず）が位置しうる。前記絶縁層は他の実施例によるＨＥＭＴにも適用されうる。第５物質層３６は、役割及び材質が、前述の第４物質層２６と同一でありうる。ドレイン電極３２は、ソース電極２８、ゲート電極４０及び第５物質層３６と離隔されている。ソース電極２８とゲート電極４０は、離隔されている。ゲート電極４０の側面は、第５物質層３６と接触している。ゲート電極４０の側面は、第５物質層３６とオーミック接触をなす。一方、ゲート電極４０の下面は、第２物質層２２とショットキー接触をなす。従って、第５物質層３６の２ＤＨＧは、ゲート電極４０を介して除去されうる。
一方、図９に点線で示したように、ゲート電極４０は、第５物質層３６の上部面に拡張されもする。
図１０は、図９のＨＥＭＴのソース電極２８、ドレイン電極３２及びゲート電極４０に、第１電源Ｓ１及び第２電源Ｓ２が印加されたところを示している。かような第１電源Ｓ１及び第２電源Ｓ２の印加によって、ゲート電極４０とドレイン電極３２との間の空間に、デュアル・デプレション領域が形成されることは、前述の通りである。
図１１は、図９のＨＥＭＴで、ソース電極２８及びドレイン電極３２の変形例を示している。
図１１を参照すれば、第１物質層２０は、脇に拡張された第１部分２０ａ及び第２部分２０ｂを有している。ソース電極２８及びドレイン電極３２は、図８のソース電極２９及びドレイン電極３２ａと同一あるいは類似の形態に変形されうる。図８及び図１１で、ソース電極及びドレイン電極のうち一部だけ変形されもする。ドレイン電極４２は、第２物質層２２の上部面から、第２物質層２２の一方側面と接触しつつ、第１物質層２０の第１部分２０ａ上に拡張されている。ドレイン電極４２は、図８のドレイン電極３２ａと同じ形態でありうる。ソース電極４３は、第２物質層２２の上部面から、第２物質層２２の他方側面と接触しつつ、第１物質層２０の第２部分２０ｂ上に拡張されている。
図１１の場合、ドレイン電極４２は、第５物質層３６と接触することもある。
図１２は、図９のゲート電極４０の変形例を示している。
図１２を参照すれば、ゲート電極４０は、第１ゲート電極４０ａと第２ゲート電極４０ｂとを含む。第１ゲート電極４０ａは、第５物質層３６の上部面上に備わりうる。第２ゲート電極４０ｂは、第１ゲート電極４０ａの上部面から拡張され、第１ゲート電極４０ａの側面及び第５物質層３６の側面と接触しうる。第２ゲート電極４０ｂは、ソース電極２８と接触することなしに下に拡張され、第２物質層２２の上部面に拡張されうる。
かような変形例で、第１ゲート電極４０ａは、第５物質層３６とオーミック接触をなす。一方、第２ゲート電極４０ｂは、第１ゲート電極４０ａ及び第５物質層３６とオーミック接触をなし、第２物質層２２とはショットキー接触をなす。従って、結果的には、第１ゲート電極４０ａ及び第２ゲート電極４０ｂと、図９のゲート電極４０は、同等な役割を行える。
一方、図１２のソース電極２８とドレイン電極３２は、それぞれ図１１に図示されているような、ソース電極４３及びドレイン電極４２に変形されもする。
図１３は、図１ないし図３で説明した発明概念が適用された、本発明のさらに他の実施形態によるＨＥＭＴを示している。
図１３を参照すれば、第６物質層５０、第７物質層５２及び第８物質層５４が順次に積層されている。第６物質層５０及び第８物質層５４は、前述の第２物質層２２と同一でありうる。すなわち、第６物質層５０及び第８物質層５４は、内部に分極を有するものであり、主要成分がＩＩＩ−Ｖ族に属する化合物半導体層、例えば、ＡｌＧａＮ層でありうる。第７物質層５２は、前述の第１物質層２０と同一でありうる。すなわち、第７物質層５２は、主要成分がＩＩＩ−Ｖ族に属する化合物半導体層、例えば、ＧａＮ層またはＩｎＧａＮ層でありうる。これによって、第７物質層５２の第６物質層５０と接触する界面に、２ＤＨＧチャネル、すなわち、ｐチャネルが形成される。また、第７物質層５２の第８物質層５４と接触する界面に、２ＤＥＧチャネル、すなわち、ｎチャネルが形成される。第８物質層５４上に、ゲート電極６０とドレイン電極６２とが離隔された状態で存在する。
ゲート電極６０は、第８物質層５４とショットキー接触をなす。ドレイン電極６２は、第８物質層５４とオーミック接触をなす。ソース電極５８は、第７物質層５２の２ＤＨＧチャネル上に存在し、２ＤＨＧチャネルと直接接触しうる。かようなソース電極５８は、第７物質層５２の２ＤＥＧチャネル及び第８物質層５４の側面とも接触している。ソース電極５８は、第８物質層５４の上部面より高く突出している。ソース電極５８は、第７物質層５２とオーミック接触をなす。ドレイン電極６２が第７物質層５２の２ＤＥＧチャネルと直接接触するように備わってもよい。このために、第８物質層５４は、第７物質層５２の一部領域上にのみ備わりうる。
次に、図１４に図示されているように、図１３のＨＥＭＴのソース電極５８及びゲート電極６０に、第１電源Ｓ１を印加し、ドレイン電極６２に第２電源Ｓ２を印加すれば、ゲート電極６０とドレイン電極６２との間の第７物質層５２で、２ＤＥＧはドレイン電極６２を介して、２ＤＨＧはソース電極５８を介して、それぞれ除去される。この結果、ゲート電極６０とドレイン電極６２との間の空間に、デュアル・デプレション領域が作られる。
一方、図１３のソース電極５８は、図１５のソース電極６８のように、第８物質層５４上に備わりうる。
次に、前述の本発明の実施形態によるＨＥＭＴの製造方法について、図１６ないし図２９を参照しつつ説明する。下記製造方法に関しては、各図面に電荷を表示していない。また、構造について説明する過程で、説明した部材に係わる説明は省略する。
まず、図１６ないし図１９を参照して、本発明の一実施形態によるＨＥＭＴの製造方法について説明する。
図１６を参照すれば、第１物質層２０上に、第２物質層２２及び第４物質層２６を順次に積層する。
図１７を参照すれば、第４物質層２６の一部をエッチングし、第２物質層２２の一部を露出させる。次に、一般的なフォトリソグラフィ工程を利用し、図１８に図示されているように、第２物質層２２の露出された領域上にドレイン電極３２、第４物質層２６上にソース電極２８を形成する。ソース電極２８とゲート電極３０は、第４物質層２４の同一面上に形成されるので、ソース電極２８の位置は、後続工程で形成されるゲート電極３０の位置によって決まりうる。ソース電極２８とドレイン電極３２を形成した後、オーミック・コンタクトを形成するために、その結果物を熱処理できる。
次に、図１９を参照すれば、第４物質層２６上に、ゲート電極３０を形成する。ゲート電極３０は、ソース電極２８と離隔されて形成する。
次に、本発明の他の実施形態によるＨＥＭＴの製造方法について、図２０ないし図２４を参照しつつ説明する。
図２０を参照すれば、第２物質層２２の一部領域上に、第５物質層３６を形成する。次に、図２１に図示されているように、第２物質層２２上に、ソース電極２８とドレイン電極３２とを形成する。ソース電極２８とドレイン電極３２は、第５物質層３６を中心に対向するように形成することができる。ソース電極２８、ドレイン電極３２及び第５物質層３６は、互いに離隔されて形成する。
次に、図２２を参照すれば、第２物質層２２上に、ゲート電極４０を形成する。ゲート電極４０は、第５物質層３６と接触するように形成する。このとき、ゲート電極４０の側面と第５物質層３６の側面は、オーミック接触されるように形成する。そして、ゲート電極４０の下面は、第２物質層２２とショットキー接触するように形成する。
ゲート電極４０は、ソース電極２８及びドレイン電極３２と離隔されて形成する。ゲート電極４０は、点線で示したように、第５物質層３６の上部面に拡張されるように形成することもできる。
一方、ゲート電極４０は、２つの部分に分けて形成することもできる。例えば、図２３に図示されているように、第５物質層３６の上部面上に、第１ゲート電極４０ａを形成する。このとき、第１ゲート電極４０ａは、第５物質層３６とオーミック接触されるように形成することができる。次に、図２４に図示されているように、第２ゲート電極４０ｂを形成する。第２ゲート電極４０ｂは、第１ゲート電極４０ａの上部面とその側面、及び第５物質層３６の側面と接触しつつ、第２物質層２２上に拡張されるように形成することができる。このとき、第２ゲート電極４０ｂは、第２物質層２２とショットキー接触するように形成する。
次に、本発明のさらに他の実施形態によるＨＥＭＴの製造方法について、図２５ないし図２９を参照しつつ説明する。
図２５を参照すれば、第６物質層５０上に、第７物質層５２及び第８物質層５４を順次に積層する。次に、図２６に図示されているように、第８物質層５４上に、ソース電極６８とドレイン電極６２とを形成する。ソース電極６８とドレイン電極６２は、離隔されて形成する。
次に、図２７に図示されているように、第８物質層５４上に、ゲート電極６０を形成する。ゲート電極６０は、ソース電極６８とドレイン電極６２との間に形成し、互いに離隔されて形成する。
ソース電極６８は、他の位置に形成することもできる。例えば、図２８に図示されているように、第８物質層５４を形成した後、ソース電極５８が形成される領域に該当する第８物質層５４の一部をエッチングし、第７物質層５２の一部を露出させる。その後、図２９に図示されているように、前記エッチングによって露出された第７物質層５２の領域上に、ソース電極５８を形成する。このとき、ソース電極５８は、前記エッチングで露出された第７物質層５２の側面とも接触し、前記エッチングで露出された第８物質層５４の側面とも接触する。ソース電極５８は、第８物質層５４の上部面より高く突出するように形成する。また、ソース電極５８は、ゲート電極６０と接触しない範囲で、第８物質層５４の上部面に拡張されるように形成することもできる。
一方、前述の構造及び製造方法の説明で、第１物質層２０及び第６物質層５０は、下部物質層であるといえる。そして、第２物質層２２及び第７物質層５２は、中間層または中間物質層であるといえる。また、第３物質層２４、第４物質層２６、第５物質層３６及び第８物質層５４は、上部物質層であるといえる。
前述のさまざまな実施形態では、ＡｌＧａＮとＧａＮとの成長方向がＧａ−ｆａｃｅである場合を例に挙げた。図１〜３及び図５〜１２の場合、分極率の大きいＡｌＧａＮで中間層を形成し、中間層と接触する下部物質層の界面に２ＤＥＧが生成される場合である。図１３〜１５の場合は、分極率の小さいＧａＮで中間層を形成し、中間層の上部界面に２ＤＥＧが生成される場合である。
Ｇａ−ｆａｃｅのＧａＮ上に、分極率が相対的に大きいＡｌＧａＮを成長させれば、ＧａＮ／ＡｌＧａＮ界面に分極率の差による正の表面電荷が現れ、この電荷によって、バンドが曲がり、結局バンドギャップの小さいＧａＮの界面に、２ＤＥＧが生成されつつ空間電荷は相殺される。
反対に、ＡｌＧａＮ上にＧａＮを成長させる場合は、分極による表面電荷の符号が変わり、ＧａＮの界面に２ＤＨＧが生成される。
ＡｌＧａＮとＧａＮとの成長方向がＮ−ｆａｃｅであるとき、分極率（または極性）の方向が変わることになり、分極率（または極性）の大きいＡｌＧａＮで中間層を形成する場合、上部物質層の表面（ｉｎｔｅｒｆａｃｅ）に２ＤＥＧが形成される。相対的に（または実質的に）、分極率（または極性）の小さいＧａＮで中間層を形成する場合、下部物質層に接触する中間層の表面に２ＤＨＧが形成される。前記上部物質層、中間物質層及び下部物質層は、それぞれ単一層に限定されずに、複層で形成され、各層の上部面から下面にまたは反対方向に順次の組成変化を有することができる。
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施形態の例示として解釈されるものである。よって、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
本発明は、高電力が使われる装置のスイッチング素子として使われうる。例えば、高耐圧トランジスタとして使われもする。
２０ 第１物質層
２０ａ 第１部分
２０ｂ 第２部分
２２ 第２物質層
２４ 第３物質層
２６ 第４物質層
３６ 第５物質層
５０ 第６物質層
５２ 第７物質層
５４ 第８物質層
２８，２９，４３，５８，６８ ソース電極
２９ａ 第１ソース電極
２９ｂ 第２ソース電極
３０，４０，６０ ゲート電極
３２，３２ａ，４２，６２ ドレイン電極
４０ａ 第１ゲート電極
４０ｂ 第２ゲート電極
Ａ１ 電荷的に中性である領域
Ａ２ デュアル・デプレション領域
Ｐ１ 分極
Ｓ１ 第１電源
Ｓ２ 第２電源

Claims (24)

  1. ソース電極、ゲート電極及びドレイン電極を含み、
    互いに異なる分極率を有する複数の半導体層を含み、
    前記ソース電極と前記ドレイン電極との間に、デュアル・デプレション領域が存在する高電子移動度トランジスタ。
  2. 前記複数の半導体層のうち分極率の小さい半導体層は、２ＤＥＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）と２ＤＨＧ（２−ｄｉｍｅｎｓｉｏｎａｌ ｈｏｌｅ ｇａｓ）とのうち少なくともいずれか一つを含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  3. 前記複数の半導体層は、上部物質層、中間物質層、下部物質層を含み、前記中間物質層の分極率が、前記上部物質層及び前記下部物質層の分極率と異なることを特徴とする請求項２に記載の高電子移動度トランジスタ。
  4. 前記下部物質層が２ＤＥＧチャネルを、前記上部物質層が２ＤＨＧチャネルを含むことを特徴とする請求項３に記載の高電子移動度トランジスタ。
  5. 前記上部物質層が２ＤＥＧチャネルを、前記下部物質層が２ＤＨＧチャネルを含むことを特徴とする請求項３に記載の高電子移動度トランジスタ。
  6. 前記中間物質層の前記上部物質層との界面に２ＤＥＧチャネルを、前記中間物質層の下部物質層との界面に２ＤＨＧチャネルを含むことを特徴とする請求項３に記載の高電子移動度トランジスタ。
  7. 前記中間物質層の前記下部物質層との界面に２ＤＥＧチャネルを、前記中間物質層の前記上部物質層との界面に２ＤＨＧチャネルを含むことを特徴とする請求項３に記載の高電子移動度トランジスタ。
  8. 前記中間物質層は、単一物質層あるいは複数物質層であることを特徴とする請求項３に記載の高電子移動度トランジスタ。
  9. 前記複数の半導体層は、上部物質層、中間物質層及び下部物質層を含み、前記ゲート電極と前記ドレイン電極は、前記上部物質層上に存在して互いに離隔されていることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  10. 前記ソース電極は、前記上部物質層上に存在することを特徴とする請求項９に記載の高電子移動度トランジスタ。
  11. 前記上部物質層は、２ＤＨＧチャネルを含み、前記ソース電極は前記２ＤＨＧチャネルと直接接触し、前記上部物質層の側面と直接接触していることを特徴とする請求項１０に記載の高電子移動度トランジスタ。
  12. 前記上部物質層と前記ゲート電極との間に、絶縁層をさらに含むことを特徴とする請求項９に記載の高電子移動度トランジスタ。
  13. 下部物質層上に形成された中間物質層と、
    前記中間物質層上に存在する上部物質層及びドレイン電極と、
    前記中間物質層と前記上部物質層とのうち少なくともいずれか１層の上に形成されたゲート電極と、
    前記中間物質層と前記上部物質層とのうち少なくともいずれか１層の上に形成されたソース電極と、を含み、
    前記中間物質層の極性は、前記上部物質層及び下部物質層の極性と異なり、
    前記ゲート電極と前記ドレイン電極との間に、デュアル・デプレション領域が存在する高電子移動度トランジスタ。
  14. 前記上部物質層と前記ドレイン電極は、前記中間物質層と接触し、前記ソース電極は、前記ゲート電極と離隔され、前記中間物質層上または前記上部物質層上に配されたことを特徴とする請求項１３に記載の高電子移動度トランジスタ。
  15. 前記ゲート電極と前記ソース電極は、前記上部物質層上に備わったことを特徴とする請求項１４に記載の高電子移動度トランジスタ。
  16. 前記ゲート電極と前記ソース電極は、前記中間物質層上に備わっており、前記ゲート電極の側面は、前記上部物質層と接触したことを特徴とする請求項１３に記載の高電子移動度トランジスタ。
  17. 前記ゲート電極と前記上部物質層は、オーミック接触され、前記ゲート電極と前記中間物質層は、ショットキー接触したことを特徴とする請求項１６に記載の高電子移動度トランジスタ。
  18. 前記ゲート電極は、第１ゲート電極及び第２ゲート電極を含むことを特徴とする請求項１６に記載の高電子移動度トランジスタ。
  19. 前記第１ゲート電極は、前記上部物質層とオーミック接触され、前記第２ゲート電極は、前記第１ゲート電極及び前記上部物質層とはオーミック接触し、前記中間物質層とはショットキー接触をなすことを特徴とする請求項１８に記載の高電子移動度トランジスタ。
  20. 前記ソース及びドレイン電極のうち少なくともいずれか一つは、前記下部物質層の側面と接触したことを特徴とする請求項１３に記載の高電子移動度トランジスタ。
  21. 前記中間物質層及び前記上部物質層のうち少なくともいずれか１層の層と、ゲート電極との間に絶縁層が含まれたことを特徴とする請求項１３に記載の高電子移動度トランジスタ。
  22. 前記上部物質層と前記ドレイン電極は、前記中間物質層上から離隔されていることを特徴とする請求項１３に記載の高電子移動度トランジスタ。
  23. 前記ソース電極は、前記上部物質層上に備わったことを特徴とする請求項１３に記載の高電子移動度トランジスタ。
  24. 前記上部物質層は、２ＤＨＧチャネルを含み、前記ソース電極は前記２ＤＨＧチャネルと直接接触し、前記上部物質層の側面と接触することを特徴とする請求項２３に記載の高電子移動度トランジスタ。
JP2011045430A 2010-03-02 2011-03-02 デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法 Pending JP2011181934A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0018631 2010-03-02
KR1020100018631A KR101774933B1 (ko) 2010-03-02 2010-03-02 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2011181934A true JP2011181934A (ja) 2011-09-15

Family

ID=43983360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045430A Pending JP2011181934A (ja) 2010-03-02 2011-03-02 デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US9660048B2 (ja)
EP (1) EP2363890B1 (ja)
JP (1) JP2011181934A (ja)
KR (1) KR101774933B1 (ja)
CN (1) CN102194867B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137267A1 (ja) * 2012-03-12 2013-09-19 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP2013201371A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 窒化物半導体装置
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
JP2014146705A (ja) * 2013-01-29 2014-08-14 Fujitsu Ltd 半導体装置
JP2015149392A (ja) * 2014-02-06 2015-08-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
JPWO2015011870A1 (ja) * 2013-07-25 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置
JP2017212425A (ja) * 2016-05-24 2017-11-30 株式会社デンソー 半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
JP5825017B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
US9035355B2 (en) * 2012-06-18 2015-05-19 Infineon Technologies Austria Ag Multi-channel HEMT
US20150325689A1 (en) * 2012-06-25 2015-11-12 Seoul Semiconductor Co., Ltd. Iii-v transistor and method for manufacturing same
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
WO2014111864A1 (en) * 2013-01-15 2014-07-24 Visic Technologies Ltd. Multichannel transistor
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
CN103219392B (zh) * 2013-04-10 2017-04-12 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板、制备方法以及显示装置
US20150115327A1 (en) * 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
WO2017153907A1 (en) * 2016-03-10 2017-09-14 Rg Healthcare Pte Ltd. Microelectronic sensors for non-invasive monitoring of physiological parameters
ES2819878T3 (es) * 2016-03-10 2021-04-19 Epitronic Holdings Pte Ltd Sensor microelectrónico para el diagnóstico intestinal y del tracto digestivo y seguimiento de la motilidad del tracto digestivo
US10912474B2 (en) 2016-03-10 2021-02-09 Epitronic Holdings Pte Ltd. Microelectronic sensor for use in hypersensitive microphones
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
EP3679649B1 (en) * 2017-09-05 2021-06-09 Epitronic Holdings Pte. Ltd. Microelectronic sensor for biometric authentication
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
KR20210074871A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11355625B2 (en) * 2020-07-23 2022-06-07 Delta Electronics, Inc. Device and semiconductor structure for improving the disadvantages of p-GaN gate high electron mobility transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173136A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 保護回路
JP2003535481A (ja) * 2000-06-02 2003-11-25 コーン エルハルド 後面にドナーをドープしたヘテロ構造
JP2007134608A (ja) * 2005-11-14 2007-05-31 National Institute Of Advanced Industrial & Technology リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135939B2 (ja) 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
JPH06232170A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JP3294411B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6297538B1 (en) * 1998-03-23 2001-10-02 The University Of Delaware Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate
JP3512659B2 (ja) * 1998-12-28 2004-03-31 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6560452B1 (en) * 2000-11-27 2003-05-06 Rf Micro Devices, Inc. Oscillator having a transistor formed of a wide bandgap semiconductor material
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
KR100343814B1 (en) 2000-12-08 2002-07-20 Kwangju Inst Sci & Tech Photodetector using high electron mobility transistor
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
EP2224500A3 (en) 2003-07-25 2010-10-27 Hitachi Ltd. Controlled electro-optical device
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
US7268375B2 (en) * 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4002918B2 (ja) * 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP4474292B2 (ja) * 2005-01-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP2006269534A (ja) * 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
JP4102815B2 (ja) * 2005-07-05 2008-06-18 日本無線株式会社 Ｆｅｔバイアス回路
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7432565B2 (en) * 2005-09-27 2008-10-07 Freescale Semiconductor, Inc. III-V compound semiconductor heterostructure MOSFET device
US7728355B2 (en) * 2005-12-30 2010-06-01 International Rectifier Corporation Nitrogen polar III-nitride heterojunction JFET
US7973877B2 (en) * 2006-01-13 2011-07-05 Sharp Kabushiki Kaisha Illumination device and liquid crystal display apparatus
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP4956155B2 (ja) 2006-11-28 2012-06-20 古河電気工業株式会社 半導体電子デバイス
WO2008069074A1 (ja) * 2006-12-07 2008-06-12 Kabushiki Kaisha Toshiba 半導体装置及び半導体装置の製造方法
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP2008165888A (ja) 2006-12-27 2008-07-17 Toshiba Corp 光ディスク装置及びシャーシ構造
US7973304B2 (en) * 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
JP4920519B2 (ja) 2007-07-26 2012-04-18 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
US7965126B2 (en) * 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
US8149027B2 (en) * 2008-07-02 2012-04-03 Motorola Mobility, Inc. Circuit with a voltage dependent resistor for controlling an on/off state of a transistor
WO2010016564A1 (ja) * 2008-08-07 2010-02-11 日本電気株式会社 半導体装置
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
WO2010097862A1 (ja) * 2009-02-24 2010-09-02 パナソニック株式会社 半導体メモリセル及びその製造方法並びに半導体記憶装置
JP5386246B2 (ja) * 2009-06-26 2014-01-15 パナソニック株式会社 電力変換装置
US8624662B2 (en) * 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
JP5678517B2 (ja) * 2010-08-23 2015-03-04 富士通株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173136A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 保護回路
JP2003535481A (ja) * 2000-06-02 2003-11-25 コーン エルハルド 後面にドナーをドープしたヘテロ構造
JP2007134608A (ja) * 2005-11-14 2007-05-31 National Institute Of Advanced Industrial & Technology リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137267A1 (ja) * 2012-03-12 2013-09-19 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP2013201371A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 窒化物半導体装置
US9105565B2 (en) 2012-03-26 2015-08-11 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
JP2014146705A (ja) * 2013-01-29 2014-08-14 Fujitsu Ltd 半導体装置
JPWO2015011870A1 (ja) * 2013-07-25 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015149392A (ja) * 2014-02-06 2015-08-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2016125354A1 (ja) * 2015-02-03 2016-08-11 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
JP2016146369A (ja) * 2015-02-03 2016-08-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
TWI671908B (zh) * 2015-02-03 2019-09-11 日商Ｐｏｗｄｅｃ股份有限公司 半導體元件、電氣機器、雙向場效電晶體及安裝構造體
JP2017212425A (ja) * 2016-05-24 2017-11-30 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
KR101774933B1 (ko) 2017-09-06
EP2363890A3 (en) 2013-04-24
US20110215378A1 (en) 2011-09-08
CN102194867B (zh) 2016-02-10
EP2363890B1 (en) 2020-08-19
CN102194867A (zh) 2011-09-21
EP2363890A2 (en) 2011-09-07
KR20110099546A (ko) 2011-09-08
US9660048B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
JP2011181934A (ja) デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法
TWI593102B (zh) 高電子遷移率電晶體及其製造方法
US9093512B2 (en) Compound semiconductor device
US9214517B2 (en) Semiconductor device using 2-dimensional electron gas and 2-dimensional hole gas and method of manufacturing the semiconductor device
US8569797B2 (en) Field effect transistor and method of manufacturing the same
US8785944B2 (en) High electron mobility transistor
JP6381881B2 (ja) 高電子移動度トランジスタ及びその駆動方法
US20130240951A1 (en) Gallium nitride superjunction devices
US9276098B2 (en) High electron mobility transistor and method of manufacturing the same
JP2007242853A (ja) 半導体基体及びこれを使用した半導体装置
JP2005086171A (ja) 半導体装置及びその製造方法
US9076850B2 (en) High electron mobility transistor
JP2023001273A (ja) 窒化物半導体装置
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2013172152A (ja) セグメント化ゲートを有するパワートランジスタ
US9123791B2 (en) Semiconductor device and method
US20180047822A1 (en) Semiconductor device
WO2018220741A1 (ja) 半導体装置の製造方法
JP2006210725A (ja) 半導体装置
JP2014110320A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
JP5638846B2 (ja) 電界効果トランジスタ
JP2013021106A (ja) 半導体装置
KR101680767B1 (ko) 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
JP2015204425A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160420

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160527