CN102194867B - 表现双耗尽的高电子迁移率晶体管及其制造方法 - Google Patents

表现双耗尽的高电子迁移率晶体管及其制造方法 Download PDF

Info

Publication number
CN102194867B
CN102194867B CN201110051882.0A CN201110051882A CN102194867B CN 102194867 B CN102194867 B CN 102194867B CN 201110051882 A CN201110051882 A CN 201110051882A CN 102194867 B CN102194867 B CN 102194867B
Authority
CN
China
Prior art keywords
material layer
grid
electron mobility
mobility transistor
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110051882.0A
Other languages
English (en)
Other versions
CN102194867A (zh
Inventor
黄仁俊
金钟燮
崔赫洵
洪起夏
申在光
吴在浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102194867A publication Critical patent/CN102194867A/zh
Application granted granted Critical
Publication of CN102194867B publication Critical patent/CN102194867B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了表现双耗尽的高电子迁移率晶体管(HEMT)及其制造方法。HEMT包括在具有不同极性的多个半导体层上的源极、栅极和漏极。双耗尽区域存在于源极和漏极之间。多个半导体层包括上材料层、中间材料层和下材料层，中间材料层的极性不同于上材料层的极性和下材料层的极性。

Description

表现双耗尽的高电子迁移率晶体管及其制造方法
技术领域
示例实施例涉及功率装置，更具体地讲，涉及一种高电子迁移率晶体管（HEMT）及其制造方法。
背景技术
高电子迁移率晶体管（HEMT）包括具有不同带隙的半导体。在HEMT中，具有不同带隙的半导体结合在一起。在HEMT中，具有相对宽的带隙的半导体用作施主（donor）。这样的具有相对宽的带隙的半导体在具有相对窄的带隙的半导体中形成二维电子气（2DEG）。在HEMT中，所述2DEG可用作沟道。结果，在HEMT中沟道与施主空间上分开，这样电子载流子可以具有高迁移率。HEMT具有异质结结构，因此，HEMT也是公知的异质结场效应晶体管（HFET）。
HEMT不仅可用于提高电子载流子的迁移率，也可用作作为功率装置的具有实质上高的击穿电压的晶体管。HEMT包括具有相对宽的带隙的半导体（例如，化合物半导体）。因此，HEMT的击穿电压可以高。
可通过n掺杂具有相对宽的带隙的材料或通过使用极化材料来形成2DEG。
在半导体装置中，由于耗尽而产生空间电荷。这样，电场会集中在栅极处。相似地，在HEMT中，栅极与漏极之间的2DEG在截止操作过程中去除，空间电荷保留，且电场由于空间电荷集中在栅极处。由于电场在栅极处集中，HEMT的击穿电压会减小。
发明内容
示例实施例涉及一种功率装置，更具体地讲，涉及高电子迁移率晶体管（HEMT）及其制造方法。
提供的是高电子迁移率晶体管（HEMT），该高电子迁移率晶体管（HEMT）能够防止电场在栅极处集中，并具有更均匀的电场分布。提供的是制造该HEMT的方法。
附加方面在下面的描述中部分地阐述，部分地通过描述将是明显的，或可通过提出的示例实施例的实践学到。
根据示例实施例，一种高电子迁移率晶体管（HEMT）包括在具有不同极化性（或极性）的多个半导体层上的源极、栅极和漏极，其中，双耗尽区域存在于源极和漏极之间。
在多个半导体层中的具有相对低的极化性（或极性）的半导体层可包括二维电子气（2DEG）和二维空穴气（2DHG）中的至少一种。
多个半导体层可包括上材料层、中间材料层和下材料层，其中，中间材料层的极化性（或极性）可不同于上材料层的极化性（或极性）和下材料层的极化性（或极性）。
下材料层可包括2DEG沟道，上材料层包括2DHG沟道。
上材料层可包括2DEG沟道，下材料层可包括2DHG沟道。
2DEG沟道可形成在中间材料层的与上材料层接触的表面上，2DHG沟道可形成在中间材料层的与下材料层接触的表面上。
2DEG沟道可形成在中间材料层的与下材料层接触的表面上，2DHG沟道可形成在中间材料层的与上材料层接触的表面上。
中间材料层可以是单材料层或多材料层。
多个半导体层可包括上材料层、中间材料层和下材料层，栅极和漏极可在上材料层上且彼此分开地设置。
源极可在上材料层上。
源极可直接接触2DHG沟道，并接触上材料层的侧表面。
绝缘层可设置在上材料层和栅极之间。
根据示例实施例，HEMT包括：中间材料层，在下材料层上；上材料层和漏极，在中间材料层上方；栅极，在中间材料层和上材料层中的至少一个上；源极，在中间材料层和上材料层中的至少一个上，其中，中间材料层的极化性（或极性）不同于上材料层的极化性（或极性）和下材料层的极化性（或极性），双耗尽区域存在于栅极和漏极之间。
上材料层和漏极可接触中间材料层，源极可与栅极分开地设置，且源极可设置在中间材料层或上材料层上。
栅极和源极可形成在上材料层上。
栅极和源极可形成在中间材料层上。栅极的侧表面可接触上材料层。
栅极可与上材料层欧姆接触，栅极和中间材料层可形成肖特基接触。
栅极可包括第一栅极和第二栅极。
第一栅极可与上材料层欧姆接触。第二栅极可与第一栅极和上材料层欧姆接触，并可与中间材料层形成肖特基接触。
源极和漏极中的至少一个可接触下材料层的侧表面。
绝缘层可设置在栅极与中间材料层和上材料层中的至少一个之间。
上材料层和漏极可在中间材料层上彼此分开地设置。
源极可设置在上材料层上。
源极可直接接触2DHG沟道，并可接触上材料层的侧表面。
附图说明
通过下面结合附图对示例实施例进行描述，这些和/或其它方面将变得明显和更容易理解，其中：
图1至图3是根据示例实施例的用于描述高电子迁移率晶体管（HEMT）的基本机理的剖视图；
图4是示出根据示例实施例的HEMT以及在现有技术中的未应用双耗尽的HEMT的电场特性的曲线图；
图5是根据示例实施例的HEMT的剖视图；
图6是示出在图5中的上材料层和漏极彼此接触的情况的剖视图；
图7示出了形成在图5的HEMT中的双耗尽区域的工艺；
图8是示出图5中的源极和漏极的变型示例的示图；
图9是示出根据示例实施例的HEMT的示图；
图10示出了第一功率和第二功率施加到图9中HEMT的源极、漏极和栅极；
图11是示出图9中的HEMT的源极和漏极的变型示例的示图；
图12是示出图9中的栅极的变型示例的示图；
图13是示出根据示例实施例的HEMT的示图；
图14是示出将功率施加到图13中的HEMT的源极、漏极和栅极的情况的剖视图；
图15是示出源极、漏极和栅极形成在同一材料层上的情况的剖视图；
图16至图29示出了根据示例实施例的制造HEMT的方法。
具体实施方式
现在，将参照附图更充分地描述各种示例实施例，在附图中示出了一些示例实施例。然而，这里公开的特定的结构上和功能上的细节仅仅代表描述示例实施例的目的。这样，可以以许多替换性的形式来实施本发明，且本发明不应该被解释为仅限于在此阐述的示例实施例。因此，应该理解的是，没有意图使示例实施例局限于公开的具体形式，而是相反，示例实施例将覆盖落入本发明范围内的所有修改、等同物和替换物。
在附图中，为了清楚起见，会夸大层和区域的厚度，在整个附图的描述中，相同的标号表示相同的元件。
虽然术语“第一”、“第二”等在这里可以用来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一元件区别开来。例如，在不脱离示例实施例的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
应该理解的是，如果元件被称作“连接到”或“结合到”另一元件，则该元件可以直接连接或结合到该另一元件，或者可以存在中间元件。相反，如果元件被称作“直接连接到”或“直接结合到”另一元件，则不存在中间元件。应当以相似的方式解释用于描述元件之间关系的其它词语（例如“在...之间”和“直接在...之间”、“与...相邻”和“与...直接相邻”等）。
这里使用的术语仅为了描述具体实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。还将理解的是，如果这里使用术语“包含”和/或“包括”，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
为了便于描述，在这里可使用空间相对术语，如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等，用来描述如在图中所示的一个元件或者特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”该其它元件或特征“上方”。因而，例如，术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位（旋转90度或者在其它方位），并对在这里使用的空间相对描述符做出相应的理解。
这里参照作为理想实施例（和中间结构）的示意图的剖视图来描述示例实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应该被解释为局限于在此示出的区域的具体形状，而是可以包括例如由制造导致的形状偏差。例如，示出为矩形的注入区可具有倒圆或弯曲的特征和/或在其边缘的（例如，注入浓度的）梯度，而不是从注入区域到非注入区域的突然改变。相似地，通过注入形成的埋区可导致在埋区与可发生注入的表面之间的区域中的一些注入。因此，在图中示出的区域本质上是示意性的，它们的形状无需示出装置区域的精确形状，且不限制范围。
还应注意的是，在一些可选择的实施方案中，记录的功能/动作可以不按附图中记录的顺序发生。例如，根据所涉及的功能/动作，连续示出的两幅附图实际上可基本同时执行，或者有时可以以相反的顺序执行。
除非另有定义，否则这里使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语（诸如在通用字典中定义的术语）应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。
示例实施例涉及功率装置，更具体地讲，涉及一种高电子迁移率晶体管（HEMT）及其制造方法。
在根据示例实施例的高电子迁移率晶体管（HEMT）中，可通过使用极化材料形成二维电子气（2DEG）。当将具有不同的极化性（或极性）的半导体结合在一起时，2DEG可形成在具有相对窄的带隙中的材料（半导体）中，抵消因极化产生的表面电荷。
六方Ga（Al,In）N是沿c轴极化的材料。如果生长方向是N面（N-face）方向，则极化沿生长方向形成。如果生长方向是Ga面（Ga-face）方向，则极化沿与生长方向相反的方向形成。当六方Ga（Al,In）N形成异质结时，极化性（或极化）可因基于晶格参数差异的应变而增加。
当使用如上所述的极化时，无需掺杂可形成2DEG或二维空穴气（2DHG）。
下面将描述根据示例实施例的HEMT。
图1至图3是用于描述根据示例实施例的HEMT的基本原理的示图。
参照图1，第一材料层20与第二材料层22堆叠。第一材料层20和第二材料层22可以是具有不同的极化性（或极性）的半导体层。例如，第一材料层20可以是GaN层或InGaN层。与第一材料层20相比，第二材料层22可以是具有更大极化性（或极性）的半导体层。例如，第二材料层22可以是AlGaN层。由于极化性（或极性）的差异，在第二材料层22中存在极化P1。为了方便解释，仅在一个位置处利用箭头表示极化P1，并省略了具有相对小的极化性（或极性）的第一材料层20的极化。在第二材料层22中的电荷+和电荷－是由于极化P1的电荷。由于第二材料层22的极化P1，负电荷（－）出现在第一材料层20的与第二材料层22接触的表面上。出现在第一材料层20的与第二材料层22接触的表面上的负电荷（－）可以形成2DEG。由于极化P1，正电荷（+）出现在第二材料层22的与第二材料层22的接触第一材料层20的表面相对的表面（也就是，第二材料层22的顶表面）的外侧上。出现在第二材料层22的顶表面的外侧上的正电荷（+）是不可移动的表面电荷（在下文中称作正不可移动电荷）。通过将在第二材料层22的顶表面上的正不可移动电荷转变成可移动电荷，可以提高HEMT的高击穿电压特性。
为了将在第二材料层22的顶表面上的正不可移动电荷转变成可移动电荷，如图2中所示，在第二材料层22上设置第三材料层24。第三材料层24是极化性（或极性）不同于第二材料层22的极化性（或极性）的半导体层。例如，第三材料层24可以是极化性（或极性）比第二材料层22的极化性（或极性）小的GaN层或InGaN层。第三材料层24可以由与第一材料层20的材料相同的材料形成。然而，示例实施例不限于此。第一材料层20、第二材料层22和第三材料层24可以属于III-V族化合物半导体层。
参照图2，正电荷（+）出现在第三材料层24的与第二材料层22接触的表面上。在第三材料层24的与第二材料层22接触的表面上的正电荷（+）是作为自由空穴气的可以像2DEG的电子一样移动的可移动电荷。在第三材料层24的与第二材料层22接触的表面上的正电荷（+）与2DEG相反，并可以称作2DHG。第一材料层20的2DEG可以用作n沟道，而第三材料层24的2DHG可以作用p沟道。
如图3中所示，当将正电压施加到第一材料层20，并将用于移动2DHG的电压施加到第三材料层24时，2DEG从第一材料层20部分地被去除，并且2DHG从第三材料层24部分地被去除。因此，电荷中性区域A1可以形成在第一材料层20、第二材料层22和第三材料层24中。当两个材料层20和24的2DEG和2DHG部分地被去除且电荷中性区域A1形成时，称为通过双耗尽形成电荷中性区域A1。换句话说，形成双耗尽区域。在区域A1中，净电荷是零。因此，如果区域A1（即，双耗尽区）存在于HEMT的栅极和漏极之间，则HEMT的高击穿电压特性改善，这样，HEMT的击穿电压可以增大。另外，可以防止栅极处的电场集中而无需辅助元件（例如，传统的电场板（fieldplate）），并可以稳定地保持HEMT的栅极与漏极之间的电场分布而没有峰（peak）。
图4中示出了上述的效果。
图4示出了在图3中概念性地示出的HEMT以及未应用双耗尽的现有技术中的HEMT的电场特性。
在图4中，横轴表示从栅极测量的距离，纵轴表示电场。在图4中，第一曲线G1示出了在现有技术中的HEMT的电场特性。第二曲线G2示出了包括如图3中所示的第一材料层20、第二材料层22和第三材料层24的HEMT的电场特性。
参照图4中的第一曲线（G1）和第二曲线（G2），如第一曲线G1所示，在现有技术的HEMT中的电场在接近栅极的点处超过了击穿电场Eb.d.。
然而，在图3中示出的HEMT的情况下，对于所有的距离，电场都在击穿电场Eb.d.之下，并且电场相对距离的分布稳定。因此，即使在接近栅极的点处电场也不集中。
图5示出了根据示例实施例的应用了上面参照图1至图3描述的基本概念的HEMT。
参照图5，第二材料层22设置在第一材料层20上。第一材料层20和第二材料层22可以是如上参照图1至图3描述的材料层。第一材料层20可以形成在基底（未示出）上。这里，可在基底和第一材料层20之间进一步地设置缓冲层（未示出）。基底可以是例如硅基底、碳化硅基底或蓝宝石基底。第四材料层26设置在第二材料层22上。第四材料层26可以与上面参照图2和图3描述的第三材料层24相同。因此，第四材料层26具有在接触第二材料层22的表面上的2DHG，并可用作p沟道。
第四材料层26仅设置在第二材料层22的一部分上。源极28和栅极30在第四材料层26上彼此分开地设置。漏极32设置为与第四材料层26分开，并设置在第二材料层22上。
如图6中所示，第四材料层26和漏极32可在第二材料层22上彼此接触。
返回参照图5，源极28和漏极32可由相同的材料或不同的材料形成。例如，源极28和漏极32可由钛（Ti）、铝（Al）、钨（W）或硅化钨（WSi）等形成。源极28与第四材料层26欧姆接触，漏极32与第二材料层22欧姆接触。因此，源极28和漏极32可由任何材料形成，只要该材料是能够与第二材料层22和第四材料层26形成欧姆接触的导电材料。栅极30与第四材料层26形成肖特基接触。例如，栅极30可由镍（Ni）和/或铂（Pt）形成。栅极30、源极28和漏极32中的每一个可具有单层或多层。
图7示出了在图5中的HEMT中形成双耗尽区域的工艺。
参照图7，第一电源S1连接到源极28和栅极30，第二电源S2连接到漏极32。结果，第一材料层20的在栅极30与漏极32之间的2DEG通过漏极32被去除。另外，第四材料层26的在栅极30与漏极32之间的2DHG通过源极28被去除。因此，净电荷为零的双耗尽区域A2形成在栅极30与漏极32之间的包括第一材料层20、第二材料层22和第四材料层26的空间中。
图8是示出图5中的源极28和漏极32的变型示例的示图。
参照图8，第一材料层20包括沿相反的横向方向延伸的第一部分20a和第二部分20b。源极29分别包括第一源极29a和第二源极29b。第一源极29a可以设置在第二源极29b上。第一源极29a接触第四材料层26的顶表面和侧表面，并接触第二材料层22的侧表面的一部分。第一源极29a与第四材料层26欧姆接触。第二源极29b形成在从第一材料层20延伸的第二部分20b上，并接触第二材料层22的侧表面的一部分。第二源极29b与第一材料层20欧姆接触。第一源极29a和第二源极29b的形状以及它们的结合形状不限于图8中示出的形状。第一源极29a和第二源极29b可以彼此分开。例如，第一源极29a可以仅形成在第四材料层26的顶表面上，而第二源极29b可以仅形成在第一材料层20的第二部分20b上。漏极32a可以接触第二材料层22的侧表面，并可以延伸到第一材料层20的第一部分20a上。
在图8中示出的情况中，第四材料层26和漏极32a可以彼此接触。
图9是示出根据示例实施例的HEMT的示图，上面参照图1至图3描述的实施例应用到了该实例实施例。在下文中，将省略重复的描述，且相同的标号始终表示相同的元件。
参照图9，源极28、漏极32、栅极40和第五材料层36设置在第二材料层22上。可以将绝缘层（未示出）设置在栅极40与第五材料层36和第二材料层22中至少一个之间。可将绝缘层应用到根据其它示例实施例的HEMT。第五材料层36可以具有与上述的第四材料层26的功能相同的功能，并可以由与上述的第四材料层26的材料相同的材料形成。漏极32与源极28、栅极40和第五材料层36分开地设置。源极28和栅极40彼此分开地设置。栅极40的侧表面接触第五材料层36。栅极40的侧表面与第五材料层36欧姆接触。栅极40的底表面与第二材料层22形成肖特基接触。因此，第五材料层36的2DHG可通过栅极40被去除。
同时，如在图9中由虚线所表示的，栅极40可延伸到第五材料层36的顶表面上。
图10示出了第一电源S1和第二电源S2施加到图9中的HEMT的源极28、漏极32和栅极40。如上所述，双耗尽区域因施加的第一电源S1和第二电源S2形成在栅极40与漏极32之间的空间中。
图11是示出图9中的HEMT的源极28和漏极32的变型示例的示图。
参照图11，第一材料层20包括沿相反的横向方向延伸的第一部分20a和第二部分20b。如图11中所示，图9中的源极28和漏极32可变型为具有与图8中的源极29和漏极32a的形状相同或相似的形状。可选择地，可以仅变型图8和图11中的源极和漏极中的一个。漏极42从第二材料层22的顶表面延伸，接触第二材料层22的侧表面，并延伸到第一材料层20的第一部分20a上。漏极42可具有与图8中的漏极32a的形状相同的形状。源极43从第二材料层22的顶表面延伸，接触第二材料层22的另一侧表面，并延伸到第一材料层20的第二部分20b上。
在图11中示出的情况下，漏极42可接触第五材料层36。
图12是示出图9中的栅极的变型示例的示图。
参照图12，栅极40包括第一栅极40a和第二栅极40b。第一栅极40a可设置在第五材料层36的顶表面上。第二栅极40b可从第一栅极40a的顶表面延伸，并接触第一栅极40a的侧表面和第五材料层36的侧表面。第二栅极40b可向下进一步地延伸到第二材料层22的顶表面而不接触源极28。在该变型的示例中，第一栅极40a与第五材料层36欧姆接触。相反，第二栅极40b与第一栅极40a和第五材料层36形成欧姆接触，并与第二材料层22形成肖特基接触。结果，第一栅极40a和第二栅极40b可具有与图9中的栅极40的功能相同的功能。
图12中的源极28和漏极32可分别变型为图11中的源极43和漏极42。
图13是示出根据示例实施例的HEMT的示图，上面参照图1至图3描述的实施例应用到了该示例实施例。
参照图13，第六材料层50、第七材料层52和第八材料层54顺序地堆叠。第六材料层50和第八材料层54可以与上述的第二材料层22相同。也就是说，第六材料层50和第八材料层54在其中具有极化，并可以是主要材料属于III-V族（例如，AlGaN层）的化合物半导体层。第七材料层52可以与上述的第一材料层20相同。换句话说，第七材料层52可以是主要材料属于III-V族（例如，GaN层或InGaN层）的化合物半导体层。因此，2DHG沟道（即，p沟道）形成在第七材料层52的与第六材料层50接触的表面上。2DEG沟道（即，n沟道）形成在第七材料层52的与第八材料层54接触的表面上。栅极60和漏极62在第八材料层54上彼此分开地设置。
栅极60与第八材料层54形成肖特基接触。漏极62与第八材料层54欧姆接触。源极58设置在第七材料层52的2DHG沟道上，并可直接接触2DHG沟道。源极58也接触第七材料层52的2DEG沟道和第八材料层54的侧表面。源极58突出得比第八材料层54的顶表面高。源极58与第七材料层52欧姆接触。可选择地，可将漏极62设置为直接接触第七材料层52的2DEG沟道。在这种情况下，第八材料层54可仅设置在第七材料层52的一部分上。
如图14中所示，当将第一电源S1施加到源极58和栅极60，并将第二电源S2施加到漏极62时，2DEG和2DHG分别通过漏极62和源极58在栅极60与漏极62之间的第七材料层52中被去除。
同时，图13中的源极58可以以与图15中的源极68相似的方式设置在第八材料层54上。
接下来，将参照图16至图29描述根据示例实施例的HEMT的制造方法。在图16至图29中未示出电荷。另外，将省略对上面已描述的元件的描述。
下面，首先将参照图16至图19描述根据示例实施例的HEMT的制造方法。
参照图16，将第二材料层22和第四材料层26顺序地堆叠在第一材料层20上。
参照图17，通过部分地蚀刻第四材料层26来部分地暴露第二材料层22。如图18中所示，通过使用一般的光刻方法在第二材料层22的暴露部分上形成漏极32，并在第四材料层26上形成源极28。由于源极28和栅极30形成在第四材料层26的同一表面上，所以根据在下面的步骤中形成的栅极30的位置来限定源极28的位置。在形成源极28和漏极32之后，可以在其上执行例如热工艺来建立欧姆接触。
参照图19，在第四材料层26上形成栅极30。栅极30形成为与源极28分开。
接下来，将参照图20至图24来描述根据其它示例实施例的HEMT的制造方法。
参照图20，在第二材料层22的一部分上形成第五材料层36。如图21中所示，在第二材料层22上形成源极28和漏极32。可将源极28和漏极32形成为彼此面对，并且可将第五材料层36设置在源极28和漏极32之间。源极28、漏极32和第五材料层36形成为彼此分开。
参照图22，在第二材料层22上形成栅极40。将栅极40形成为接触第五材料层36。这里，将栅极40形成为使得栅极40的侧表面与第五材料层36的侧表面欧姆接触。另外，将栅极40形成为使得栅极40的底表面与第二材料层22形成肖特基接触。
将栅极40形成为与源极28和漏极32分开。如使用虚线所表示的，可将栅极40形成为延伸到第五材料层36的顶表面上。
可选择地，可将栅极40形成为两部分。例如，如图23中所示，在第五材料层36的顶表面上形成第一栅极40a。这里，可将第一栅极40a形成为与第五材料层36欧姆接触。如图24中所示，形成第二栅极40b。可将第二栅极40b形成为从第一栅极40a的顶表面延伸，接触第一栅极40a的侧表面和第五材料层36的侧表面，并延伸到第二材料层22上。这里，将第二栅极40b形成为与第一栅极40a和第五材料层36形成欧姆接触并与第二材料层22形成肖特基接触。
接下来，将参照图25至图29来描述根据其它示例实施例的HEMT的制造方法。
参照图25，在第六材料层50上顺序地堆叠第七材料层52和第八材料层54。如图26中所示，在第八材料层54上形成源极68和漏极62。源极68和漏极62形成为彼此分开。
如图27中所示，在第八材料层54上形成栅极60。栅极60形成在源极68和漏极62之间，并形成为与源极68和漏极62分开。
可将源极68形成在别处。例如，如图28中所示，在形成第八材料层54之后，通过蚀刻第八材料层54的一部分来部分地暴露第七材料层52。如图29中所示，在第七材料层52通过蚀刻暴露的部分上形成源极58。这里，源极58接触第七材料层52的通过蚀刻暴露的侧表面，并接触第八材料层54的通过蚀刻暴露的侧表面。将源极58形成为突出得比第八材料层54的顶表面高。还可将源极58形成为延伸到第八材料层54的顶表面上而不接触栅极60。
同时，在上面的描述中，可将第一材料层20和第六材料层50称作下材料层。可将第二材料层22和第七材料层52称作中间层或中间材料层。可将第三材料层24、第四材料层26、第五材料层36和第八材料层54称作上材料层。
上面描述的示例实施例涉及AlGaN和GaN沿Ga面方向生长的情况。在图1至图3和图5至图12中示出的示例实施例中，中间层由具有相对（或实质上）高的极化性（或极性）的AlGaN形成。这样，2DEG形成在下材料层的与中间层接触的表面上。在图13至图15中示出的示例实施例中，中间层由具有相对（或实质上）低的极化性（或极性）的GaN形成。这样，2DEG形成在中间层的与上材料层接触的表面上。
当具有相对高的极化性（或极性）的AlGaN在Ga面的GaN上生长时，正表面电荷因GaN和AlGaN的极化性（或极性）的差异而出现在GaN/AlGaN界面上，且带隙因该电荷而弯曲。结果，2DEG形成具有相对（或实质上）低的极化性（或极性）的GaN的表面（界面）上，其中，该表面与AlGaN接触，这样，空间电荷抵消。
相反，在GaN在AlGaN上生长的情况下，表面电荷的符号因极化而反转，这样，2DHG形成在GaN接触AlGaN的表面（界面）上。
在AlGaN和GaN沿N面方向生长的情况下，电荷的极化性（或极性）改变。因此，在中间层由具有相对高的极化性（或极性）的AlGaN形成的情况下，2DEG形成在上材料层的接触AlGaN的表面（界面）上。在中间层由具有相对（或实质上）低的极化性（极性）的GaN形成的情况下，2DHG形成在中间层的接触下材料层的表面（界面）上。对于上材料层、中间层和下材料层，每种层不限于单材料层，每种层可以由多材料层制成。另外，它们的组分可以从每层的上表面至每层的底表面逐渐地改变。
应该理解的是，这里描述的示例实施例应仅以描述意义来考虑，且不意图进行限制。在每个示例实施例中对特征或方面的描述通常应认为可用于在其它示例实施例中的其它的相似的特征或方面。

Claims (24)

1.一种高电子迁移率晶体管，包括：
在具有不同极性的多个半导体层上的源极、栅极和漏极；
第一电源，连接到源极和栅极；
第二电源，电连接到漏极，但没有电连接到源极和栅极。
2.如权利要求1所述的高电子迁移率晶体管，其中，在所述多个半导体层中的具有相对低的极性的半导体层包括二维电子气和二维空穴气中的至少一种。
3.如权利要求2所述的高电子迁移率晶体管，其中，多个半导体层包括上材料层、中间材料层和下材料层，
中间材料层的极性不同于上材料层的极性和下材料层的极性。
4.如权利要求3所述的高电子迁移率晶体管，其中，下材料层包括二维电子气沟道，上材料层包括二维空穴气沟道。
5.如权利要求3所述的高电子迁移率晶体管，其中，上材料层包括二维电子气沟道，下材料层包括二维空穴气沟道。
6.如权利要求3所述的高电子迁移率晶体管，其中，二维电子气沟道形成在中间材料层的与上材料层接触的表面上，
二维空穴气沟道形成在中间材料层的与下材料层接触的表面上。
7.如权利要求3所述的高电子迁移率晶体管，其中，二维电子气沟道形成在中间材料层的与下材料层接触的表面上，
二维空穴气沟道形成在中间材料层的与上材料层接触的表面上。
8.如权利要求3所述的高电子迁移率晶体管，其中，中间材料层是单材料层或多材料层。
9.如权利要求1所述的高电子迁移率晶体管，其中，所述多个半导体层包括上材料层、中间材料层和下材料层，
栅极和漏极在上材料层上且彼此分开地设置。
10.如权利要求9所述的高电子迁移率晶体管，其中，源极在上材料层上。
11.如权利要求10所述的高电子迁移率晶体管，其中，上材料层包括二维空穴沟道，源极直接接触二维空穴气沟道并接触上材料层的侧表面。
12.如权利要求9所述的高电子迁移率晶体管，所述高电子迁移率晶体管还包括在上材料层和栅极之间的绝缘层。
13.一种高电子迁移率晶体管，所述高电子迁移率晶体管包括：
中间材料层，在下材料层上；
上材料层和漏极，在中间材料层上方；
栅极，在中间材料层和上材料层中的至少一个上；
源极，在中间材料层和上材料层中的至少一个上；
第一电源，连接到源极和栅极；
第二电源，电连接到漏极，但没有电连接到源极和栅极，
其中，中间材料层的极性不同于上材料层的极性和下材料层的极性。
14.如权利要求13所述的高电子迁移率晶体管，其中，上材料层和漏极接触中间材料层，
源极与栅极分开地设置，且源极设置在中间材料层或上材料层上。
15.如权利要求14所述的高电子迁移率晶体管，其中，栅极和源极在上材料层上。
16.如权利要求13所述的高电子迁移率晶体管，其中，栅极和源极在中间材料层上，
栅极的侧表面接触上材料层。
17.如权利要求16所述的高电子迁移率晶体管，其中，栅极与上材料层欧姆接触，
栅极和中间材料层形成肖特基接触。
18.如权利要求16所述的高电子迁移率晶体管，其中，栅极包括第一栅极和第二栅极。
19.如权利要求18所述的高电子迁移率晶体管，其中，第一栅极与上材料层欧姆接触，
第二栅极与第一栅极和上材料层欧姆接触，并与中间材料层形成肖特基接触。
20.如权利要求13所述的高电子迁移率晶体管，其中，源极和漏极中的至少一个接触下材料层的侧表面。
21.如权利要求13所述的高电子迁移率晶体管，其中，所述高电子迁移率晶体管还包括在栅极与中间材料层和上材料层中的至少一个之间的绝缘层。
22.如权利要求13所述的高电子迁移率晶体管，其中，上材料层和漏极在中间材料层上彼此分开地设置。
23.如权利要求13所述的高电子迁移率晶体管，其中，源极在上材料层上。
24.如权利要求23所述的高电子迁移率晶体管，其中，上材料层包括二维空穴沟道，源极直接接触二维空穴气沟道并接触上材料层的侧表面。
CN201110051882.0A 2010-03-02 2011-03-02 表现双耗尽的高电子迁移率晶体管及其制造方法 Expired - Fee Related CN102194867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100018631A KR101774933B1 (ko) 2010-03-02 2010-03-02 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
KR10-2010-0018631 2010-03-02

Publications (2)

Publication Number Publication Date
CN102194867A CN102194867A (zh) 2011-09-21
CN102194867B true CN102194867B (zh) 2016-02-10

Family

ID=43983360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110051882.0A Expired - Fee Related CN102194867B (zh) 2010-03-02 2011-03-02 表现双耗尽的高电子迁移率晶体管及其制造方法

Country Status (5)

Country Link
US (1) US9660048B2 (zh)
EP (1) EP2363890B1 (zh)
JP (1) JP2011181934A (zh)
KR (1) KR101774933B1 (zh)
CN (1) CN102194867B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
JP5825017B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP2013191637A (ja) * 2012-03-12 2013-09-26 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP5654512B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 窒化物半導体装置
US9035355B2 (en) * 2012-06-18 2015-05-19 Infineon Technologies Austria Ag Multi-channel HEMT
US20150325689A1 (en) * 2012-06-25 2015-11-12 Seoul Semiconductor Co., Ltd. Iii-v transistor and method for manufacturing same
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
CN105247680B (zh) * 2013-01-15 2019-07-30 Visic科技有限公司 多沟道晶体管
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
US8907378B2 (en) * 2013-03-15 2014-12-09 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with multiple channels
CN103219392B (zh) * 2013-04-10 2017-04-12 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板、制备方法以及显示装置
JP6379358B2 (ja) * 2013-07-25 2018-08-29 パナソニックＩｐマネジメント株式会社 半導体装置
US20150115327A1 (en) * 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP5828435B1 (ja) * 2015-02-03 2015-12-09 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2017153907A1 (en) 2016-03-10 2017-09-14 Rg Healthcare Pte Ltd. Microelectronic sensors for non-invasive monitoring of physiological parameters
CN109414217B (zh) * 2016-03-10 2021-11-19 艾皮乔尼克控股有限公司 用于肠道和肠诊断以及肠动力监测的微电子传感器
US11000203B2 (en) 2016-03-10 2021-05-11 Epitronic Holdings Pte Ltd. Microelectronic sensor for intestinal and gut diagnostics and gut motility monitoring
JP6614116B2 (ja) * 2016-05-24 2019-12-04 株式会社デンソー 半導体装置
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
CN111095792A (zh) * 2017-09-05 2020-05-01 艾皮乔尼克控股有限公司 用于生物特征认证的微电子传感器
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
KR20210074871A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11355625B2 (en) 2020-07-23 2022-06-07 Delta Electronics, Inc. Device and semiconductor structure for improving the disadvantages of p-GaN gate high electron mobility transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551373A (zh) * 2003-05-15 2004-12-01 松下电器产业株式会社 半导体装置
CN1722465A (zh) * 2004-07-14 2006-01-18 株式会社东芝 氮化物半导体器件
US7271429B2 (en) * 2004-09-02 2007-09-18 Kabushiki Kaisha Toshiba Nitride semiconductor device
US7508014B2 (en) * 2004-11-19 2009-03-24 Nichia Corporation Field effect transistor including a gate electrode and an additional electrode
US7521707B2 (en) * 2005-03-22 2009-04-21 Eudyna Devices Inc. Semiconductor device having GaN-based semiconductor layer

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135939B2 (ja) 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
JPH06232170A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JP3294411B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JPH10173136A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 保護回路
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6297538B1 (en) * 1998-03-23 2001-10-02 The University Of Delaware Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate
JP3512659B2 (ja) * 1998-12-28 2004-03-31 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
ATE359602T1 (de) 2000-06-02 2007-05-15 Microgan Gmbh Heterostruktur mit rückseitiger donatordotierung
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6560452B1 (en) * 2000-11-27 2003-05-06 Rf Micro Devices, Inc. Oscillator having a transistor formed of a wide bandgap semiconductor material
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
KR100343814B1 (en) 2000-12-08 2002-07-20 Kwangju Inst Sci & Tech Photodetector using high electron mobility transistor
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
EP1501134A1 (en) 2003-07-25 2005-01-26 Hitachi, Ltd. LED with a lateral pn-junction and a structure to control the emission of photons
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
US7268375B2 (en) * 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP4474292B2 (ja) * 2005-01-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP5087818B2 (ja) * 2005-03-25 2012-12-05 日亜化学工業株式会社 電界効果トランジスタ
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
JP4102815B2 (ja) * 2005-07-05 2008-06-18 日本無線株式会社 Ｆｅｔバイアス回路
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
CA2622750C (en) * 2005-09-16 2015-11-03 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7432565B2 (en) * 2005-09-27 2008-10-07 Freescale Semiconductor, Inc. III-V compound semiconductor heterostructure MOSFET device
JP5182835B2 (ja) 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
US7728355B2 (en) * 2005-12-30 2010-06-01 International Rectifier Corporation Nitrogen polar III-nitride heterojunction JFET
WO2007080984A1 (ja) * 2006-01-13 2007-07-19 Sharp Kabushiki Kaisha 照明装置および液晶表示装置
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP4956155B2 (ja) 2006-11-28 2012-06-20 古河電気工業株式会社 半導体電子デバイス
EP2015353B1 (en) * 2006-12-07 2015-11-18 Kabushiki Kaisha Toshiba Semiconductor device
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP2008165888A (ja) 2006-12-27 2008-07-17 Toshiba Corp 光ディスク装置及びシャーシ構造
US7973304B2 (en) * 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
JP4920519B2 (ja) 2007-07-26 2012-04-18 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
US7965126B2 (en) * 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
US8149027B2 (en) * 2008-07-02 2012-04-03 Motorola Mobility, Inc. Circuit with a voltage dependent resistor for controlling an on/off state of a transistor
WO2010016564A1 (ja) * 2008-08-07 2010-02-11 日本電気株式会社 半導体装置
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
CN102265392A (zh) * 2009-02-24 2011-11-30 松下电器产业株式会社 半导体存储单元及其制造方法以及半导体存储装置
JP5386246B2 (ja) * 2009-06-26 2014-01-15 パナソニック株式会社 電力変換装置
US8624662B2 (en) * 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
JP5678517B2 (ja) * 2010-08-23 2015-03-04 富士通株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551373A (zh) * 2003-05-15 2004-12-01 松下电器产业株式会社 半导体装置
CN1722465A (zh) * 2004-07-14 2006-01-18 株式会社东芝 氮化物半导体器件
US7271429B2 (en) * 2004-09-02 2007-09-18 Kabushiki Kaisha Toshiba Nitride semiconductor device
US7508014B2 (en) * 2004-11-19 2009-03-24 Nichia Corporation Field effect transistor including a gate electrode and an additional electrode
US7521707B2 (en) * 2005-03-22 2009-04-21 Eudyna Devices Inc. Semiconductor device having GaN-based semiconductor layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Punchthrough-Voltage Enhancement of AlGaN/GaN HEMTs Using AlGaN Double-Heterojunction Confinement;Eldad Bahat-Treidel et.al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20081231;第55卷(第12期);pages 3354-3359,figure 1 *

Also Published As

Publication number Publication date
US20110215378A1 (en) 2011-09-08
US9660048B2 (en) 2017-05-23
EP2363890A3 (en) 2013-04-24
KR101774933B1 (ko) 2017-09-06
JP2011181934A (ja) 2011-09-15
EP2363890B1 (en) 2020-08-19
KR20110099546A (ko) 2011-09-08
CN102194867A (zh) 2011-09-21
EP2363890A2 (en) 2011-09-07

Similar Documents

Publication Publication Date Title
CN102194867B (zh) 表现双耗尽的高电子迁移率晶体管及其制造方法
CN102354705B (zh) 半导体装置
CN104051520B (zh) 高电子迁移率的半导体器件及其方法
CN105283958B (zh) GaN HEMT的共源共栅结构
CN1950945B (zh) 具有多个场板的宽能带隙晶体管
CN1998085B (zh) 制作具有再生长欧姆接触区的氮化物基晶体管的方法以及具有再生长欧姆接触区的氮化物基晶体管
CN101317271B (zh) 宽能带隙半导体横向沟槽场效应晶体管及制造方法
CN102884621B (zh) 形成包括交替的金属和硅层的接触结构的方法及相关器件
CN102292801B (zh) 场效应晶体管及其制造方法
CN103367356B (zh) 具有氮化物层的半导体元件
CN107534060B (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
CN103066121A (zh) 晶体管及其制造方法
CN110391297B (zh) 具有改进的终止结构的氮化镓晶体管
JP2005086171A (ja) 半導体装置及びその製造方法
US10840353B2 (en) High electron mobility transistor with dual thickness barrier layer
CN102376760B (zh) 增强式高电子移动率晶体管及其制造方法
CN104347696A (zh) 半导体装置以及其制造方法
CN104779281A (zh) 半导体器件和方法
US20150364467A1 (en) Semiconductor device
US20220359669A1 (en) Nitride semiconductor device and method of manufacturing the same
CN216250739U (zh) 一种具有高导通能力的氮化镓晶体管
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN111316446A (zh) 凹入式固态设备
CN103730464A (zh) 一种集成续流二极管的半导体装置及其制备方法
CN112242441A (zh) 高电子迁移率晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

Termination date: 20200302

CF01 Termination of patent right due to non-payment of annual fee