CN105247680B - 多沟道晶体管 - Google Patents

多沟道晶体管 Download PDF

Info

Publication number
CN105247680B
CN105247680B CN201480013532.7A CN201480013532A CN105247680B CN 105247680 B CN105247680 B CN 105247680B CN 201480013532 A CN201480013532 A CN 201480013532A CN 105247680 B CN105247680 B CN 105247680B
Authority
CN
China
Prior art keywords
channel
2deg
field effect
effect transistor
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480013532.7A
Other languages
English (en)
Other versions
CN105247680A (zh
Inventor
格雷戈里·布宁
塔玛拉·巴克什特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VISIC TECHNOLOGIES Ltd
Original Assignee
VISIC TECHNOLOGIES Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VISIC TECHNOLOGIES Ltd filed Critical VISIC TECHNOLOGIES Ltd
Publication of CN105247680A publication Critical patent/CN105247680A/zh
Application granted granted Critical
Publication of CN105247680B publication Critical patent/CN105247680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种场效应晶体管(FET),包括多个实质上平行的导电沟道(252,254)和至少一个导电插塞(209),该插塞贯穿多个导电沟道中的至少两个并且与所述多个导电沟道中的至少两个形成欧姆连接。

Description

多沟道晶体管
相关申请
本申请根据35U.S.C 119(e)要求于2013年1月15日提交的美国临时申请61/752647的权益。该在先申请的内容和公开通过引用的方式全部并入本文中。
技术领域
本发明的实施例涉及场效应晶体管。
背景技术
许多不同的产品和系统,包括雷达系统、电机控制器、不间断电源(UPS)系统和例如空调、洗衣机和电动车辆的日用消费品,需要通常由高压电源提供的相当大量的电力。各种类型的半导体场效应晶体管(FET)通常用作半导体电路中的功率开关,提供电路所需的开关功能以将电源连接到产品和系统。
FET通常包括用于将电源连接到负载的、被称为“源极”和“漏极”的端子、以及位于源极和漏极之间的被称为“栅极”的端子,该栅极用于控制电流的电阻,该电流运载FET中位于源极和漏极之间的栅极之下的“沟道”(或者可替代的“导电沟道”)。被施加到栅极上的、相对于公共地电压在FET中生成电场,该电场控制沟道电阻以导通(ON)或者关断(OFF)晶体管。在导通时,沟道电阻减小,这使得较大的“导通电流”在源极和漏极之间流动。当晶体管导通时源极和漏极之间的总电阻被称为晶体管的“导通电阻”或“RDS(ON)”。RDS(ON)取决于沟道的电阻、源极附近以及其下的FET区域的电流的电阻和漏极附近以及其下的FET区域的电阻。源极和漏极附近以及其下区域通常分别被称为“源极接入区”和“漏极接入区”。
FET开关的有益特征在于:当其关断时具有相对高的击穿电压、当其导通时源极和漏极之间具有高导通电流以及具有相对低的栅极和漏极漏泄电流。
例如,对于电动车辆、UPS或者光伏逆变器中使用的FET功率开关而言,可能有益的是,在关断时具有等于或者大于约600V(伏特)的击穿电压、栅极周边的小于约100μA/mm(微安/毫米)的漏极漏泄电流。在导通时,有利的是,开关具有相对小的导通电阻,该导通电阻在栅极周边小于或等于约10Ohm/mm并且能够安全地支撑大于或等于约50A(安培)的漏极电流。
如GaN(氮化镓)和AIN(氮化铝)之类的基于氮化物的半导体材料的特征在于:分别为3.4eV(电子伏特)和6.2eV的相对大的带隙。材料的大带隙有利于提供具有相对大的击穿电压和低的反向偏置电流的半导体器件。该材料已被用于制造大功率、平面功率FET,其表现出快速的开关时间、相对大的击穿电压并且支持大的源极至漏极的电流。
具有包括窄带隙“沟道”层且毗连宽带隙“电子供应”层的氮化物半导体层结构的FET生成相对高浓度的电子,所述电子被从电子供应层提供,并且积聚在位于沟道层中在沟道层与电子供应层结面附近的窄的三角势阱中。积聚的电子形成高流动性的电子的相对薄的、片状的集中,其特征在于高饱和漂移速度,这被称为二维电子气(2DEG)。因为2DEG的几何结构和位置,2DEG中的电子通常证明具有非常低的施主杂质散射,以及因此具有相对高的电子迁移率,例如等于约1.5×107cm/s(厘米/秒)。2DEG中的电子浓度可以高达1×1013/cm2
为了便于描述,形成了2DEG的沟道层的部分在本文中被称作“2DEG电流沟道”。
通过产生和控制2DEG中的高迁移率的电子以用作导通电流来运行的FET晶体管被通常称为高电子迁移率晶体管或“HEMT”。包括了表征这些晶体管的不同成分的相邻层的半导体层结构被称为“异质结构”,并且不同的成分的两个相邻层之间的结面被称为“异质结”。这样,HEMT可以被替代地称为“异质结构FET”(“HFET”)。
HEMT可以为常通或常断。在常通HEMT中,沟道和电子供应层可以与被称为“电势修改层”的第三氮化物层相关联。由电势修改层的压电和/或自发极化所产生的电场的方向与电子供应层的电场的方向相反。电势修改层的电场修改由沟道和电子供应层的极化造成的静电场产生的静电势,以实质上减少在电子的关联沟道层中的2DEG沟道,使得FET为常断。
HEMT可以包括多个2DEG电流沟道。当HEMT为导通时,产生额外的2DEG使得能够建立相对小的电阻沟道,从而使得能够为该HEMT建立相对小的RDS(ON)。为了便于描述,具有多个2DEG电流沟道的HEMT在本文中被称为“多沟道HEMT”。
虽然氮化物系的多沟道HEMT非常适用于功率半导体开关,但仍然需要具有更有利的功能参数(例如具有更小的RDS(ON))的多沟道HEMT。
发明内容
本发明的实施例的一个方面涉及提供一种具有相对小的RDS(ON)的改进的FET。
根据本发明的实施例,具有由势垒分隔的多个导电沟道的多沟道FET包括至少一个导电插塞(“插塞”),该插塞贯穿所述多个导电沟道中的至少两个并与所述多个导电沟道中的至少两个形成欧姆接触。在本发明的一些实施例中,插塞贯穿全部多个导电沟道并与其形成欧姆接触。
根据本发明的实施例,多沟道FET为具有异质结构的多沟道HEMT,其中所述多个导电沟道中的至少一个是2DEG电流沟道。
根据本发明的实施例,插塞是金属插塞。
根据本发明的实施例,由至少一个插塞所电气地耦合的多个导电沟道包括具有沟道导电性中断的区域的第一导电沟道和第二非中断导电沟道。根据本发明的实施例,至少一个插塞可以将第一中断的导电沟道的非中断部分电气地耦合至第二非中断导电沟道,以提高第一中断导电沟道的运载导通电流的能力。
在本发明的特定实施例中,沟道导电性中断的区域可以由沟槽来创建,该沟槽可选地横截断第一电流沟道的一部分。在本发明的特定实施例中,栅极位于该沟槽中。在本发明的特定实施例中,沟道导电性中断的区域包括例如由在导电沟道的附近的负偏置肖特基接触来创建的势垒。
在本发明的特定实施例中,多沟道HEMT可以包括位于源极和沟道导电性中断的区域之间的至少一个插塞和/或位于漏极和沟道导电性中断的区域之间的至少一个插塞。
根据本发明的实施例,该至少一个插塞可以包括插塞阵列。该插塞阵列的插塞可选地被均匀地彼此分隔。在本发明的特定实施例中,插塞阵列可以包括一行均匀分隔的插塞,位于与例如所述沟槽的一侧的沟道导电性中断的区域的距离实质上相等的位置。
根据本发明的实施例,异质结构可以包括具有InP(磷化铟)、AlGaAs(铝镓砷化物)、Si(硅)、SiGe(硅锗)和/或InGaAs(砷化铟镓)的半导体层。根据本发明的实施例,异质结构包括氮化物半导体层。在本发明的特定实施例中,与2DEG电流沟道相关联的沟道和电子供应层分别由GaN和InyAlzGa1-y-zN形成,其中0≤y<1,0<z<1。
在论述中,除非另有说明外,否则用于修饰本发明实施例的特征的状况或者关系特性的、例如“实质上”和“约”的形容词,应当被理解为是指状况或特性被定义到对于用于其预定的应用的实施例的操作来说可接受的公差范围内。除非另外指出,否则本说明书和权利要求书中的单词“或”应被认为是包容性的“或”,而不是排他性的“或”,并且表示其所结合的项目的至少一个或者任意组合。
提供本发明内容部分以便以简化形式介绍在下文所述的具体实施方式中将进一步描述的概念的选择。本发明内容部分并不旨在标识所要求保护的主题的关键特征或必要特征,也不旨在用于限制所要求保护的主题的范围。
附图说明
下面参照本段之后列出的附图,说明本本发明的实施例的非限制性示例。在多于一个附图中出现的相同的结构、元件或部件一般在它们所出现的所有附图中用相同的数字来标记。附图中所示的组件和特征的尺寸是为了方便和清楚地呈现而选择的,并且不一定按比例示出。
图1A和图1B分别示意性地示出根据本发明实施例的、包括插塞的多沟道HEMT的异质结构的横截面视图和相关的能带图;
图1C示意性地示出了根据本发明实施例的、包括备选插塞的图1A的异质结构的横截面图;
图2A示出了根据本发明实施例的、在源极和具有栅极的沟槽之间具有一插塞的多沟道HEMT的示意图;
图2B示出了根据本发明实施例的、在源极和沟槽之间具有第一行插塞并且在漏极和沟槽之间具有第二行插塞的多沟道HEMT的示意图;以及
图3示出了显示了从具有插塞和不具有插塞的多沟道HEMT测量出的根据作为漏极电流(Id)的函数的RDS(ON)的曲线图。
具体实施方式
在以下详细描述中,在图1A-1C中示意性地示出并且参照这些附图论述了根据本发明实施例的、具有导电插塞的多沟道HEMT异质结构。在图2A-2B中示意性示出并且参照这些附图论述了在形成于异质结构中的沟槽的单侧或者双侧上具有成行的插塞的示例性多沟道HEMT。在图3中示出并且参照该图论述了根据本发明实施例的、从具有插塞的多沟道HEMT测量出的作为漏极电流(Id)的函数的R DS(ON)的线图。
图1A示意性地示出了多沟道HEMT的GaN基异质结构100的示例的横截面图,该多沟道HEMT具有用于在源极(未示出)和漏极(未示出)之间引导导通电流的、用虚线107和108示意性地表示的多个2DEG电流沟道。根据本发明实施例,异质结构100包括至少一个插塞109,该插塞贯穿并且电气地耦合顶2DEG电流沟道107与底2DEG电流沟道108。
异质结构100包括底衬底层106,在底衬底层106上外延地形成重叠层,优选地通过金属有机化学气相沉积(MOCVD)生长工艺或分子束外延(MBE)生长工艺来形成所述重叠层。衬底层106可以包括硅、Al2O3(蓝宝石)、AlN或者如图1A中所示的,诸如4H-SiC、6H-S1C或3C-SiC的SiC(silicon carbide(碳化硅)、carborundum(碳化硅))。
顶2DEG电流沟道层107可以形成在与InyAlzGa1-y-zN电子供应层102(其中0≤y<1,0<z<1)的结面(interface)处的GaN沟道层103中。底2DEG电流沟道108可以形成在与InyAlzGa1-y-zN电子供应层104(其中0≤y<1,0<z<1)的结面处的GaN沟道层105中。InyAlzGa1-y-zN电子供应层104位于GaN沟道层103和105之间,并可以创建阻碍2DEG电流沟道107和108之间的电子隧穿的势垒。然而,根据在2DEG电流沟道107和108中的电子的速度和迁移率以及局部分布电场,电子可以穿过势垒并且在2DEG电流沟道之间传输。GaN沟道层可选地具有约5nm(纳米)或者以上的厚度。该InyAlzGa1-y-zN电子供应层可选地具有约2nm或以上的厚度。
在本发明的特定实施例中,异质结构100还可以包括覆盖层101,该覆盖层可以包括GaN。根据需要并且如本领域中公知的那样,异质结构100可以在上述指定层之上、之下或者之间包括其它层,例如但不限于缓冲层、隔离层和改势层。
图1B示出在插塞109附近的异质结构100的能带隙图。与图1A中所示的半导体层相对应的图中的区域用与其在图1A中所标记的数字相同的数字标记。图中的水平虚线指示层之间的异质结。沿着图的纵坐标示出势能并且线101表示带形图的费米(Fermi)能级。图中的线111描绘了与图相关联的异质结构100的区域的导带(conduction band)的边缘。
当具有异质结构100的多沟道HEMT导通时,导带被降低(在图上向左移动)以使势阱117和118至少部分地低于费米能级101。因此,势阱117和118分别被至少部分地填充了电子,所述电子将2DEG聚集在2DEG电流沟道107和108中(如图1A中所示)。
返回参考图1A。根据本发明实施例,插塞109可以形成在从异质结构100中蚀刻的、贯穿2DEG电流沟道107和108的凹部中。根据本发明实施例,插塞109与2DEG电流层107和108之间的接触可以是欧姆接触。插塞109可选地可以实质上形成为圆柱体、棱柱或平截头体(frustrums)。沿着异质结构的表面,插塞可以可选地实质上形成为圆形、椭圆形、正方形、长方形或条形。插塞109的一侧的宽度或者直径(在图1A中用字母“W”示意性表示)可选地介于约0.1微米至约5微米之间。插塞109的长度(在图1A中由字母“L”示意性表示)可选地介于约0.1微米至约10微米之间。插塞109可选地包括金属,其可以可选地包括铝、钛、铜、金或它们的合金中的一种或多种。
现在参考图1C,图1C示出了根据本发明实施例的、具有替选插塞120的、GaN基异质结构100的横截面视图。插塞120实质上类似于插塞109,并且还包括覆盖了异质结构100的顶部的顶延伸122。顶延伸122的加入用于减少异质结构100的半导体层和插塞120之间的接触电阻。
在半导体异质结构中形成金属插塞的方法是公知的现有技术。该插塞可以通过以下方法来制备:首先使用例如但不限于湿蚀刻或等离子蚀刻的已知的半导体制造方法,在异质结构的期望位置处创建期望宽度和深度的凹部,然后形成金属的图案化层以便于凹部被金属填充,由此形成插塞。金属可选地位于自对准的凹槽中。可选地,插塞的金属覆盖了凹部的整个内表面。在金属(如上述指定的金属种类)和半导体材料(包括氮化物半导体如GaN)之间的欧姆接触的制备方法是公知的现有技术。
通过下述方法,可以在具有根据本发明实施例的插塞的多沟道HEMT中电气地耦合2DEG电流沟道降低多沟道HEMT的RDS(ON):例如,如果多个2DEG电流沟道中的一个沟道包含中断阻止了中断的2DEG电流沟道有效地传导导通电流的话,则为导通电流提供替代电流路径。可选地,该中断可以是物理中断,例如横切断2DEG电流沟道的异质结构中的沟槽。可选地,该中断可以是功能性的中断,例如2DEG电流沟道具有沟道导电性中断的区域。沟道导电性中断可能是由于例如通过异质结构上的负偏置肖特基接触(negative-biased Schottkycontact)而创建的势垒。
图2A示意性地示出了根据本发明实施例的、包括形成在异质结构210的部分212中的沟槽220、以及一行插塞209的多沟道HEMT 200,部分212具有顶2DEG电流沟道252和底2DEG电流沟道254。沟槽220横截断顶2DEG电流沟道252并且从而干涉或消除顶2DEG电流沟道252在源极222和漏极224之间运载导通电流的能力。参与了通过2DEG电流沟道252和254在源极222和漏极224之间导通电流的电子的流动由粗箭头260示意性地表示。栅极226可以可选地形成于沟槽220中。
异质结构210实质上类似于参照图1A所描述的异质结构100,具有由GaN沟道层(未示出)和InyAlzGa1-y-zN电子源层(其中0≤y<1,0<z<1)(未示出)之间的异质结所形成的顶2DEG电流沟道252和底2DEG电流沟道254。多沟道HEMT 200还可以包括位于异质结构210之上的SiNx基钝化层234和介电层230。
根据本发明实施例,插塞209位于可选地实质上均匀地彼此间隔开的行中,并且以距离沟槽220一侧实质上相同的距离被布置在源极222和沟槽220之间。每个插塞209实质上类似于参照图1A所描述的插塞109。每个插塞209贯穿顶2DEG电流沟道252和完整的底2DEG电流沟道254并且与横截断的顶2DEG电流沟道252和完整的底2DEG电流沟道254形成欧姆接触,使得沟道被电气地耦合。因此,如由粗箭头260示意性地指出的,从被插塞209贯穿的顶2DEG电流沟道252的一部分输出的电子可以被相对自由地运载到完整的底2DEG电流沟道254。
在一定条件下,位于沟槽220和漏极224之间的横截断的顶2DEG电流沟道252的部分也可以参与到将电子从源极222运载到漏极224的过程中。典型地,栅极和漏极之间产生的电场比栅极和源极之间产生的电场强。当多沟道HEMT导通时由栅极226处的正电势创建的电场可以足够强大并且具有适当的方向,以帮助底2DEG电流沟道254中的电子克服分隔了两个2DEG电流沟道的势垒。因此,电子可以被从底2DEG电流沟道254传输到栅极的漏极侧附近的顶2DEG电流沟道252中,如由粗箭头260的虚线部分示意性地示出的。
作为能够提供额外的2DEG电流沟道部分以将电子从源极222运载到漏极224的结果,插塞209用于减少多沟道HEMT 200的RDS(ON)
图2B示意性地示出了另一种多沟道HEMT 300,其与图2A所示的多沟道HEMT 200实质上相同,并且增加了布置在沟槽220和漏极224之间的异质结构210中的成行的插塞309。插塞209和309通过完整的底2DEG电流沟道254的短部分连接沟槽220两侧上的横截断的顶2DEG电流沟道252,使得横截断的顶2DEG电流沟道252与完整的底2DEG电流沟道254一起将电子从源极222运载到漏极224,如由粗箭头360示意性地示出的。因此,作为能够提供额外的2DEG电流沟道部分以将电子从源极222运载到漏极224的结果,插塞209和309用于减少多沟道HEMT 200的RDS(ON)
图3示出了比较电特性的曲线图,该电特性从在源极和栅极之间具有三种不同布置的异质结构、正常为关断的实验性GaN基多沟道HEMT中测量。线510、520和530分别显示从三个实验性多沟道HEMT中测量的RDS(ON),作为漏极电流(Id)的函数。对应于线510的第一多沟道HEMT与图2A所示的多沟道HEMT 200实质上相同,并具有由在其中形成栅极的沟槽所横截断的顶2DEG电流沟道,完整的底2DEG电流沟道,以及电气地耦合了顶和底2DEG电流沟道的、位于栅极和源极之间的成行布置的插塞。另外,线510的多沟道HEMT的特征在于2X微米的栅极到源极长度(LGS)。对应于线520的第二多沟道HEMT实质上类似于线路510的多沟道HEMT,但没有电气地耦合顶和底2DEG电流沟道的插塞。对应于线530的第三多沟道HEMT实质上类似于线520的无插塞的多沟道HEMT,但源极和栅极之间的长度为一半(LGS=X微米)。
如线510、520和530所示,多沟道HEMT的RDS(ON)与Id之间的关系一般特征在于线性阶段和指数阶段,在线性阶段中,RDS(ON)相对于Id实质上保持恒定,在指数阶段中,RDS(ON)以Id的指数方式增加并且Id最大值为Idmax。
线510和520的比较表明,包括了电气地耦合横截断的顶2DEG电流沟道和完整的底2DEG电流沟道的一行插塞的作用是既缩短了RDS(ON)的线性阶段,又增加了Idmax。对应于无插塞第二多沟道HEMT的线520的线性阶段RDS(ON)是约15Ohm*mm,而对应于线510的、具有插塞的实质上相同的第一多沟道HEMT的线性阶段RDS(ON)是约12.5Ohm*mm。此外,对应于线520的无插塞第二多沟道HEMT的Idmax是约260mA/mm(毫安/毫米),并且插塞的加入增加了Idmax,正如从对应于线510的第一多沟道HEMT的Idmax为约375mA/mm中可以看出的那样。
降低LGS是增强包括多沟道HEMT在内的FET的Idmax并且降低RDS(ON)的已知替代方法。线520和530的比较确认了减半LGS起到在实验性多沟道HEMT中既减少RDS(ON)又增加Idmax的作用。然而,线510和530的比较表明,根据本发明实施例,插塞的加入比缩短LGS更能够有效地改善多沟道HEMT性能。与线530的缩短的LGS的第三多沟道的HEMT相比,线510的带插塞的第一多沟道HEMT具有延长的线性阶段和更高的Idmax。
在本申请的说明书和权利要求书中,每一个动词(“包括”“包含”和“具有”)以及类似的词汇用于表示该动词的对象不一定是该对象的主体的组件、元素或部分的完整列表。
通过示例的方式提供了本申请中的本发明的实施例的详细描述,然而其并不意在限制发明的范围。所述实施例包括不同的特征,并非所有这些都需要在发明的所有实施例中体现。一些实施例仅利用一些特征或特征的可能组合。本领域技术人员容易想到所描述的发明的各种实施例,以及包括了在所描述的实施例中提到的特征的不同组合的发明实施例。本发明的范围仅由权利要求限制。

Claims (11)

1.一种场效应晶体管,包括:
由势垒分离的第一2DEG电流沟道和第二2DEG电流沟道;和
至少一个导电插塞,贯穿第一2DEG和第二2DEG,并且与第一2DEG和第二2DEG形成欧姆连接,所述至少一个导电插塞位于场效应晶体管的源极和漏极之间,以将所述第一2DEG电流沟道的非中断的部分电气地耦合至第二2DEG电流沟道的非中断的部分,所述第一2DEG电流沟道具有沟道导电性中断的区域,所述沟道导电性中断的区域包括物理中断或功能性中断;
所述至少一个导电插塞包括插塞阵列,所述插塞阵列的导电插塞被彼此均匀地间隔开,所述插塞阵列包括位于与沟槽的一侧的距离实质上固定的位置处的均匀地间隔开的一行插塞;
所述场效应晶体管包括位于所述漏极和所述沟道导电性中断的区域之间的至少一个插塞、以及位于所述源极和所述沟道导电性中断的区域之间的至少一个插塞。
2.根据权利要求1所述的场效应晶体管,其中由横截断所述第一2DEG电流沟道的至少一部分的沟槽创建所述沟道导电性中断的区域。
3.根据权利要求2所述的场效应晶体管,其中所述场效应晶体管的栅极位于所述沟槽内。
4.根据权利要求1所述的场效应晶体管,其中至少一个2DEG电流沟道位于窄带隙氮化物半导体层和宽带隙氮化物半导体层之间的异质结面的附近。
5.根据权利要求4所述的场效应晶体管,其中所述窄带隙半导体层包含氮化镓GaN。
6.根据权利要求5所述的场效应晶体管,其中所述GaN层具有5nm或更大的厚度。
7.根据权利要求4所述的场效应晶体管,其中所述宽带隙半导体层包括InyAlzGa1-y-zN,其中0≤y<1,0<z<1。
8.根据权利要求1所述的场效应晶体管,其中所述至少一个导电插塞具有介于0.1微米至5微米之间的宽度。
9.根据权利要求1所述的场效应晶体管,其中所述至少一个导电插塞具有介于0.1微米至10微米之间的长度。
10.根据权利要求1所述的场效应晶体管,其中所述至少一个导电插塞包括金属。
11.根据权利要求10所述的场效应晶体管,其中所述金属包括从由铝、铂、钛、铜、金以及它们的合金组成的组选择的一种或多种金属。
CN201480013532.7A 2013-01-15 2014-01-15 多沟道晶体管 Active CN105247680B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361752647P 2013-01-15 2013-01-15
US61/752,647 2013-01-15
PCT/IB2014/058300 WO2014111864A1 (en) 2013-01-15 2014-01-15 Multichannel transistor

Publications (2)

Publication Number Publication Date
CN105247680A CN105247680A (zh) 2016-01-13
CN105247680B true CN105247680B (zh) 2019-07-30

Family

ID=50151332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013532.7A Active CN105247680B (zh) 2013-01-15 2014-01-15 多沟道晶体管

Country Status (4)

Country Link
US (1) US11978792B2 (zh)
EP (1) EP2946406B1 (zh)
CN (1) CN105247680B (zh)
WO (1) WO2014111864A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393047B (zh) * 2014-10-28 2017-06-30 西安电子科技大学 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管
US10038051B2 (en) * 2016-02-19 2018-07-31 Infineon Technologies Austria Ag Vertical potential short in the periphery region of a III-nitride stack for preventing lateral leakage
WO2018063394A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Depletion mode gate in ultrathin finfet based architecture
US11881511B2 (en) * 2018-12-19 2024-01-23 Intel Corporation Superlattice FINFET with tunable drive current capability
CN110047910B (zh) * 2019-03-27 2020-07-31 东南大学 一种高耐压能力的异质结半导体器件
US11349003B2 (en) * 2019-05-15 2022-05-31 Cambridge Electronics, Inc. Transistor structure with a stress layer
US20200373421A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Iii-n transistor arrangements for reducing nonlinearity of off-state capacitance
CN111653619A (zh) * 2020-06-12 2020-09-11 电子科技大学 一种增强型GaN器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202917497U (zh) * 2012-10-29 2013-05-01 浙江大学苏州工业技术研究院 一种带有漂移区电场成型技术的ⅲ-ⅴ族化合物半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
WO2012082840A1 (en) * 2010-12-15 2012-06-21 Efficient Power Conversion Corporation Semiconductor devices with back surface isolation
US9035355B2 (en) * 2012-06-18 2015-05-19 Infineon Technologies Austria Ag Multi-channel HEMT

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202917497U (zh) * 2012-10-29 2013-05-01 浙江大学苏州工业技术研究院 一种带有漂移区电场成型技术的ⅲ-ⅴ族化合物半导体器件

Also Published As

Publication number Publication date
EP2946406A1 (en) 2015-11-25
US20150372126A1 (en) 2015-12-24
US11978792B2 (en) 2024-05-07
CN105247680A (zh) 2016-01-13
EP2946406B1 (en) 2020-01-08
WO2014111864A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
CN105247680B (zh) 多沟道晶体管
US11121216B2 (en) III-nitride devices including a graded depleting layer
CN106449727B (zh) 防雪崩的准垂直hemt
CN208336235U (zh) 半导体器件
JP5044222B2 (ja) Iii族窒化物電流制御デバイスおよび製造方法
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
US9171730B2 (en) Electrodes for semiconductor devices and methods of forming the same
US9761675B1 (en) Resistive field structures for semiconductor devices and uses therof
EP2713402B1 (en) Normally-off high electron mobility transistor
US9166048B2 (en) Lateral/vertical semiconductor device
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
WO2010068554A2 (en) Semiconductor heterostructure diodes
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
US20140319532A1 (en) Heterojunction Semiconductor Device and Manufacturing Method
CN103426914A (zh) 异质结半导体器件及其制造方法
CN110233104A (zh) 具有双厚度势垒层的高电子迁移率晶体管
CN103811541B (zh) 功率半导体器件
EP2953167A1 (en) Semiconductor heterojunction device
CN115621297A (zh) 高电子迁移率晶体管
KR101963218B1 (ko) 전력 반도체 소자
JP2008177368A (ja) 縦型半導体電子デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant