CN111653619A - 一种增强型GaN器件及其制造方法 - Google Patents

一种增强型GaN器件及其制造方法 Download PDF

Info

Publication number
CN111653619A
CN111653619A CN202010537218.6A CN202010537218A CN111653619A CN 111653619 A CN111653619 A CN 111653619A CN 202010537218 A CN202010537218 A CN 202010537218A CN 111653619 A CN111653619 A CN 111653619A
Authority
CN
China
Prior art keywords
layer
channel
barrier layer
electron gas
dimensional electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010537218.6A
Other languages
English (en)
Inventor
易波
赵青
张千
向勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010537218.6A priority Critical patent/CN111653619A/zh
Publication of CN111653619A publication Critical patent/CN111653619A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型GaN器件及其制造方法，属于功率半导体技术领域，通过在栅极沟道区引入半极化二维电子气沟道，降低半极化面的沟道电子浓度，在不破坏沟道的情况下，容易形成增强型GaN HEMT器件，提高器件的可靠性；较低的半极化二维电子气浓度可以使得多层沟道器件的槽栅的距离在不必靠的非常近的情况下，实现完全耗尽，降低工艺要求和成本。

Description

一种增强型GaN器件及其制造方法
技术领域
本发明属于功率半导体技术领域，涉及高压横向半导体器件，具体而言，涉及一种增强型GaN器件及其制造方法。
背景技术
GaN HEMT器件作为三代半导体器件，其固有的物理性质使其非常适合高频、高功率等应用。HEMT器件特有的二维电子气结构可以获得低的比导通电阻。增强型HEMT器件在电力电子应用中可以省掉保护电路、提高系统可靠性等，所以一直是研究的重点。
传统的增强型HEMT器件主要包括单层沟道p-GaN增强型HEMT器件以及Tri-gate多层沟道HEMT器件。
单层沟道p-GaN增强型HEMT器件只有AlGaN/GaN沟道层之间的一层完全极化二维电子气导电，从而电流能力有限。并且，该结构利用p_GaN来耗尽沟道处的二维电子气，当栅压驱动过高时可能引入较大的栅电流。
Tri-gate多层沟道HEMT器件在多层AlGaN/GaN层之间形成了强极化的多层二维电子气用于导电,并且依靠应变弛豫和多个相邻很近的槽内的金属与半导体侧壁之间的功函数差从侧壁增强多层沟道之间的二维电子气的耗尽，从而形成增强型MIS-HEMT器件。通常多层沟道的GaN器件难以形成常关型器件，采用多个槽栅的并排的方式可以一定程度实现增强型器件，但是多个槽栅的距离需要靠的非常近才能从侧壁将二维电子气完全耗尽，但是该技术对加工精度提出了极高的要求。
此外，现有的增强型HEMT器件在制造过程中，可以采用干法刻蚀将栅区下的AlGaN势垒层部分或全部刻蚀掉，降低了栅下沟道处的二维电子气浓度，容易形成增强型GaN器件，不过该技术会对沟道形成破坏，导致迁移率降低，同时对工艺精度的要求非常高。
发明内容
本发明在于提供一种增强型GaN器件及其制造方法，其能够缓解上述问题。
为了缓解上述的问题，本发明采取的技术方案如下：
第一方面，本发明提供了一种增强型GaN器件，包括：
衬底；
源极金属部；
漏极金属部；
覆盖于所述衬底之上的缓冲层；
栅极导体；
设置于所述缓冲层之上的N层沟道结构层，N≥1；
所述源极金属部和漏极金属部设置于最顶层的势垒层之上；
所述沟道结构层包括沟道层以及覆盖于沟道层之上的势垒层，该沟道层与该势垒层之间形成二维电子气沟道；
所述二维电子气沟道包括强极化二维电子气沟道以及半极化的两弱极化二维电子气沟道，两弱极化二维电子气沟道相对于所述强极化二维电子气沟道均倾斜布置，且倾斜方向相反；
所述栅极导体包括若干垂直于所述衬底的柱形部以及设置于最顶层势垒层上方的平面部，各柱形部之间通过所述平面部连接，各柱形部沿与所述衬底平行的方向单向依次排列布置；
所述柱形部贯穿所述N层二维电子气沟道的弱极化二维电子气沟道；
所述平面部与最顶层势垒层之间通过绝缘介质层隔开；
对于每一层沟道结构层，所述柱形部与所述势垒层之间、所述柱形部与所述沟道层之间均通过绝缘介质层隔开。
本技术方案的技术效果是：通过在栅极沟道区引入半极化二维电子气沟道，降低半极化面的沟道电子浓度，在不破坏沟道的情况下，容易形成增强型GaN HEMT器件，提高器件的可靠性；较低的半极化二维电子气浓度可以使得多层沟道器件的槽栅的距离在不必靠的非常近的情况下，实现完全耗尽，降低工艺要求和成本。
进一步地，最顶层的势垒层上表面除源极金属部和漏极金属部覆盖区域外，均覆盖有钝化层。
进一步地，所述衬底由Si/SiC/Al2O3制成。
进一步地，所述缓冲层由GaN或AlGaN制成。
进一步地，所述势垒层由AlGaN或InAlN制成。
进一步地，所述沟道层由GaN或InGaN制成。
第二方面，本发明提供了一种增强型GaN器件的制造方法，包括：
S1、采用MOCVD或MBE方法在衬底上表面生长出缓冲层；
S2、在缓冲层上采用ICP刻蚀法刻蚀出凹下的梯形面，梯形面包括一底面以及两分别衔接于底面左右两侧边的斜面；
S3、加工包括沟道层和势垒层的沟道结构层，具体为：
S31、采用MOCVD或MBE方法在缓冲层上表面生长出一层沟道层，对于该沟道层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面；
S32、采用MOCVD或MBE方法在当前最顶层的沟道层上表面生长出一层势垒层，对于该势垒层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面，沟道层凹下的梯形面与势垒层下凸的梯形面之间形成二维电子气沟道，沟道层凹下的梯形面的两斜面，分别与势垒层下凸的梯形面的两斜面之间形成弱极化的二维电子气沟道；
S33、若需使增强型GaN器件仅具有一层二维电子气沟道，则执行步骤S4，若需使增强型GaN器件具有M层二维电子气沟道，M≥2，则执行步骤S34；
S34、采用MOCVD或MBE方法在当前最顶层的势垒层上表面生长出沟道层，对于该沟道层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面；
S35、采用MOCVD或MBE方法在当前最顶层的沟道层上表面生长出势垒层，对于该势垒层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面，当前最顶层沟道层凹下的梯形面与当前最顶层势垒层下凸的梯形面之间形成二维电子气沟道，当前最顶层沟道层凹下的梯形面的两斜面，分别与当前最顶层势垒层下凸的梯形面的两斜面之间形成弱极化的二维电子气沟道，若当前二维电子气沟道的层数等于M，则执行步骤S4，否则跳转至步骤S34；
S4、光刻有源区，采用刻蚀或离子注入的方法形成隔离台面，实现有源区电隔离；
S5、在有源区光刻出源、漏金属接触区域，采用磁控溅射或蒸发的方式在源、漏金属接触区域淀积多层金属，在保护气体环境下快速热退火使该源、漏金属接触区域的金属实现欧姆接触，形成源极金属部和漏极金属部；
S6、在栅极区域采用ICP或RIE刻蚀方法向下刻蚀出并排的栅极深槽区域，然后淀积一层绝缘介质层，再淀积金属作为栅极导体；
S7、在最顶层的势垒层上表面除源极金属部和漏极金属部覆盖区域外淀积SiN钝化层。
本技术方案的技术效果是：提供了一种增强型GaN器件的制造方法，该方法中，通过调节刻蚀缓冲层形成的二维电子气沟道梯形面的斜面角度，可实现半极化二维电子气沟道电子浓度的调节，有利于较大范围调节单层或多层二维电子气沟道HEMT器件的阈值电压。
进一步地，在加工梯形面时，其斜面的倾斜角度根据弱极化二维电子气沟道的电子气浓度要求而定，弱极化二维电子气沟道的电子气浓度要求越低，则斜面的倾斜角度越大。
本技术方案的技术效果是：通过调节刻蚀斜面角度，可以较大范围内调节阈值电压来实现增强型HEMT器件。
进一步地，所述栅极深槽区域的宽度不小于任一梯形面的斜面宽度。
本技术方案的技术效果是：保证深槽与弱极化沟道接触，能在两个槽栅间隔较宽的情况下将弱极化沟道的二维电子耗尽，降低工艺要求。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举本发明实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是实施例中GaN器件的结构示意图；
图2是图1中A-A’的剖视结构示意图；
图3是图1中B-B’的剖视结构示意图；
图4是图1中C-C’的剖视结构示意图；
图5是图1中D-D’的剖视结构示意图；
图6为仿真的单层传统Fin-gateHEMT器件和本发明器件的转移特性对比图；
图中：1-衬底，2-缓冲层，3-沟道层，4-势垒层，5-钝化层，6-源极金属部，7-漏极金属部，8-栅极导体，9-绝缘介质层，10-弱极化二维电子气沟道，11-弱极化二维电子气沟道。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
请参照图1～图5，本实施例提供了一种增强型GaN器件，包括：衬底1；源极金属部6；漏极金属部7；覆盖于衬底1之上的缓冲层2；栅极导体8；设置于缓冲层2之上的N层沟道结构层，N≥1；源极金属部6和漏极金属部7设置于最顶层的势垒层4之上；
沟道结构层包括沟道层3以及覆盖于沟道层3之上的势垒层4，该沟道层3与该势垒层4之间形成二维电子气沟道；
二维电子气沟道包括强极化二维电子气沟道以及半极化的两弱极化二维电子气沟道10、11，两弱极化二维电子气沟道10、11相对于强极化二维电子气沟道均倾斜布置，且倾斜方向相反；
栅极导体8包括若干垂直于衬底1的柱形部以及设置于最顶层势垒层4上方的平面部，各柱形部之间通过平面部连接，各柱形部沿与衬底1平行的方向单向依次排列布置；
柱形部贯穿N层二维电子气沟道的弱极化二维电子气沟道；
平面部与最顶层势垒层4之间通过绝缘介质层9隔开；
对于每一层沟道结构层，柱形部与势垒层4之间、柱形部与沟道层3之间均通过绝缘介质层9隔开。
图1中，θ即表示两弱极化二维电子气沟道的倾斜角度，它们的倾斜方向相反。
图1中每个柱形部及其两侧连接柱形部的平面部的各一半对应的器件区域(如图中虚线框俯视图决定的区域)一起构成一个基本栅单元；可以设置很多并排的栅单元来得到不同的电流大小；
在本实施例中，最顶层的势垒层4上表面除源极金属部6和漏极金属部7覆盖区域外，均覆盖有钝化层5。
在本实施例中，所述衬底1由Si/SiC/Al2O3制成；所述缓冲层2由GaN或AlGaN制成；所述势垒层4由AlGaN或InAlN制成；所述沟道层3由GaN或InGaN制成。
图6为实施例1只有1层沟道时仿真得到的传统Fin-gateHEMT和本发明的转移特性对比。仿真中两种结构均使用相同的器件尺寸，其关键尺寸如下，栅介质的Al2O3厚度20nm，半元胞宽度123nm，栅宽占半元胞宽度一半；需要说明的是，上述参数为进一步优化设计。从仿真结果可以看出，在相同的条件下，传统结构阈值电压约-1.8V，本发明的阈值电压约为0V，本发明比传统结构提高了约1.8V，即更容易实现增强型HEMT器件。
实施例2
本实施例提供了一种增强型GaN器件的制造方法，结合图1-图5进行阐述，该方法包括：
S1、采用MOCVD或MBE方法在衬底1上表面生长出缓冲层2；
S2、在缓冲层2上采用ICP刻蚀法刻蚀出凹下的梯形面，梯形面包括一底面以及两分别衔接于底面左右两侧边的斜面；
S3、加工包括沟道层3和势垒层4的沟道结构层，具体为：
S31、采用MOCVD或MBE方法在缓冲层2上表面生长出一层沟道层3，对于该沟道层3正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面；
S32、采用MOCVD或MBE方法在当前最顶层的沟道层3上表面生长出一层势垒层4，对于该势垒层4正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面，沟道层3凹下的梯形面与势垒层4下凸的梯形面之间形成二维电子气沟道，沟道层3凹下的梯形面的两斜面，分别与势垒层4下凸的梯形面的两斜面之间形成弱极化的二维电子气沟道；
S33、若需使增强型GaN器件仅具有一层二维电子气沟道，则执行步骤S4，若需使增强型GaN器件具有M层二维电子气沟道，M≥2，则执行步骤S34；
S34、采用MOCVD或MBE方法在当前最顶层的势垒层4上表面生长出沟道层3，对于该沟道层3正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面；
S35、采用MOCVD或MBE方法在当前最顶层的沟道层3上表面生长出势垒层4，对于该势垒层4正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面，当前最顶层沟道层3凹下的梯形面与当前最顶层势垒层4下凸的梯形面之间形成二维电子气沟道，当前最顶层沟道层3凹下的梯形面的两斜面，分别与当前最顶层势垒层4下凸的梯形面的两斜面之间形成弱极化的二维电子气沟道，若当前二维电子气沟道的层数等于M，则执行步骤S4，否则跳转至步骤S34；
S4、光刻有源区，采用刻蚀或离子注入的方法形成隔离台面，实现有源区电隔离；
S5、在有源区光刻出源、漏金属接触区域，采用磁控溅射或蒸发的方式在源、漏金属接触区域淀积多层金属，在保护气体环境下快速热退火使该源、漏金属接触区域的金属实现欧姆接触，形成源极金属部6和漏极金属部7；
S6、在栅极区域采用ICP或RIE刻蚀方法向下刻蚀出并排的栅极深槽区域，然后淀积一层绝缘介质层9，再淀积金属作为栅极导体8；
S7、在最顶层的势垒层4上表面除源极金属部6和漏极金属部7覆盖区域外淀积SiN钝化层5。
其中，在加工梯形面时，其斜面的倾斜角度根据弱极化二维电子气沟道的电子气浓度要求而定，弱极化二维电子气沟道的电子气浓度要求越低，则斜面的倾斜角度越大。当角度达到90度时，弱极化二维电子气沟道的二维电子气浓度为0。栅极深槽区域的宽度不小于任一梯形面的斜面宽度，以保证深槽与弱极化沟道接触，能将弱极化沟道的二维电子耗尽。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种增强型GaN器件，其特征在于，包括：
衬底；
源极金属部；
漏极金属部；
覆盖于所述衬底之上的缓冲层；
栅极导体；
设置于所述缓冲层之上的N层沟道结构层，N≥1；
所述源极金属部和漏极金属部设置于最顶层的势垒层之上；
所述沟道结构层包括沟道层以及覆盖于沟道层之上的势垒层，该沟道层与该势垒层之间形成二维电子气沟道；
所述二维电子气沟道包括强极化二维电子气沟道以及半极化的两弱极化二维电子气沟道，两弱极化二维电子气沟道相对于所述强极化二维电子气沟道均倾斜布置，且倾斜方向相反；
所述栅极导体包括若干垂直于所述衬底的柱形部以及设置于最顶层势垒层上方的平面部，各柱形部之间通过所述平面部连接，各柱形部沿与所述衬底平行的方向单向依次排列布置；
所述柱形部贯穿所述N层二维电子气沟道的弱极化二维电子气沟道；
所述平面部与最顶层势垒层之间通过绝缘介质层隔开；
对于每一层沟道结构层，所述柱形部与所述势垒层之间、所述柱形部与所述沟道层之间均通过绝缘介质层隔开。
2.根据权利要求1所述的增强型GaN器件，其特征在于，最顶层的势垒层上表面除源极金属部和漏极金属部覆盖区域外，均覆盖有钝化层。
3.根据权利要求1所述的增强型GaN器件，其特征在于，所述衬底由Si/SiC/Al2O3制成。
4.根据权利要求1所述的增强型GaN器件，其特征在于，所述缓冲层由GaN或AlGaN制成。
5.根据权利要求1所述的增强型GaN器件，其特征在于，所述势垒层由AlGaN或InAlN制成。
6.根据权利要求1所述的增强型GaN器件，其特征在于，所述沟道层由GaN或InGaN制成。
7.一种增强型GaN器件的制造方法，其特征在于，包括：
S1、采用MOCVD或MBE方法在衬底上表面生长出缓冲层；
S2、在缓冲层上采用ICP刻蚀法刻蚀出凹下的梯形面，梯形面包括一底面以及两分别衔接于底面左右两侧边的斜面；
S3、加工包括沟道层和势垒层的沟道结构层，具体为：
S31、采用MOCVD或MBE方法在缓冲层上表面生长出一层沟道层，对于该沟道层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面；
S32、采用MOCVD或MBE方法在当前最顶层的沟道层上表面生长出一层势垒层，对于该势垒层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面，沟道层凹下的梯形面与势垒层下凸的梯形面之间形成二维电子气沟道，沟道层凹下的梯形面的两斜面，分别与势垒层下凸的梯形面的两斜面之间形成弱极化的二维电子气沟道；
S33、若需使增强型GaN器件仅具有一层二维电子气沟道，则执行步骤S4，若需使增强型GaN器件具有M层二维电子气沟道，M≥2，则执行步骤S34；
S34、采用MOCVD或MBE方法在当前最顶层的势垒层上表面生长出沟道层，对于该沟道层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面；
S35、采用MOCVD或MBE方法在当前最顶层的沟道层上表面生长出势垒层，对于该势垒层正对下方梯形面的部分，其下表面为下凸的梯形面，其上表面为凹下的梯形面，当前最顶层沟道层凹下的梯形面与当前最顶层势垒层下凸的梯形面之间形成二维电子气沟道，当前最顶层沟道层凹下的梯形面的两斜面，分别与当前最顶层势垒层下凸的梯形面的两斜面之间形成弱极化的二维电子气沟道，若当前二维电子气沟道的层数等于M，则执行步骤S4，否则跳转至步骤S34；
S4、光刻有源区，采用刻蚀或离子注入的方法形成隔离台面，实现有源区电隔离；
S5、在有源区光刻出源、漏金属接触区域，采用磁控溅射或蒸发的方式在源、漏金属接触区域淀积多层金属，在保护气体环境下快速热退火使该源、漏金属接触区域的金属实现欧姆接触，形成源极金属部和漏极金属部；
S6、在栅极区域采用ICP或RIE刻蚀方法向下刻蚀出并排的栅极深槽区域，然后淀积一层绝缘介质层，再淀积金属作为栅极导体；
S7、在最顶层的势垒层上表面除源极金属部和漏极金属部覆盖区域外淀积SiN钝化层。
8.根据权利要求7所述增强型GaN器件的制造方法，其特征在于，在加工梯形面时，其斜面的倾斜角度根据弱极化二维电子气沟道的电子气浓度要求而定，弱极化二维电子气沟道的电子气浓度要求越低，则斜面的倾斜角度越大。
9.根据权利要求7所述增强型GaN器件的制造方法，其特征在于，所述栅极深槽区域的宽度不小于任一梯形面的斜面宽度。
CN202010537218.6A 2020-06-12 2020-06-12 一种增强型GaN器件及其制造方法 Withdrawn CN111653619A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010537218.6A CN111653619A (zh) 2020-06-12 2020-06-12 一种增强型GaN器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010537218.6A CN111653619A (zh) 2020-06-12 2020-06-12 一种增强型GaN器件及其制造方法

Publications (1)

Publication Number Publication Date
CN111653619A true CN111653619A (zh) 2020-09-11

Family

ID=72352872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010537218.6A Withdrawn CN111653619A (zh) 2020-06-12 2020-06-12 一种增强型GaN器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111653619A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN105247680A (zh) * 2013-01-15 2016-01-13 Visic科技有限公司 多沟道晶体管
CN106158923A (zh) * 2015-04-17 2016-11-23 北京大学 基于多二维沟道的增强型GaN FinFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130160A (zh) * 2011-01-06 2011-07-20 西安电子科技大学 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN105247680A (zh) * 2013-01-15 2016-01-13 Visic科技有限公司 多沟道晶体管
CN106158923A (zh) * 2015-04-17 2016-11-23 北京大学 基于多二维沟道的增强型GaN FinFET

Similar Documents

Publication Publication Date Title
JP5979836B2 (ja) 半導体装置および半導体装置の製造方法
CN105938799B (zh) 半导体器件的制造方法和半导体器件
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
CN102332469B (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
KR101813177B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP6373509B2 (ja) 半導体デバイス、及び半導体デバイスの製造方法
US11610969B2 (en) Insulated-gate semiconductor device
JP2016511544A (ja) 半導体デバイスの電極及びその製造方法
US11908927B2 (en) Nitride semiconductor device
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
CN104916684B (zh) 一种纵向短开启栅极沟道型hemt器件及其制备方法
CN107768438B (zh) 半导体装置
US10566429B2 (en) Semiconductor device and method of manufacturing the same
CN106024879A (zh) 半导体器件和制造半导体器件的方法
TWI509797B (zh) 化合物半導體裝置及其製造方法
US10283598B2 (en) III-V heterojunction field effect transistor
KR20200144496A (ko) 반도체 장치 및 웨이퍼 제조 방법
TW201947766A (zh) 高電子遷移率電晶體
JP2013172108A (ja) 半導体装置およびその製造方法
US20150364590A1 (en) Semiconductor device and method of manufacturing the same
US20140299946A1 (en) Semiconductor device
CN111653619A (zh) 一种增强型GaN器件及其制造方法
US11189718B2 (en) Semiconductor device with suppressed self-turn-on
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
US10720521B2 (en) Enhancement mode gallium nitride based transistor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200911