CN104779281A - 半导体器件和方法 - Google Patents

半导体器件和方法 Download PDF

Info

Publication number
CN104779281A
CN104779281A CN201510010132.7A CN201510010132A CN104779281A CN 104779281 A CN104779281 A CN 104779281A CN 201510010132 A CN201510010132 A CN 201510010132A CN 104779281 A CN104779281 A CN 104779281A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor materials
semiconductor device
material regions
materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510010132.7A
Other languages
English (en)
Other versions
CN104779281B (zh
Inventor
G·库拉托拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104779281A publication Critical patent/CN104779281A/zh
Application granted granted Critical
Publication of CN104779281B publication Critical patent/CN104779281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体器件包括第一化合物半导体材料和位于第一化合物半导体材料上的第二化合物半导体材料，第一化合物半导体材料包括第一掺杂浓度，第二化合物半导体材料包括与第一化合物半导体材料不同的材料。该半导体器件进一步包括控制电极和至少一个掩埋半导体材料区域，该至少一个掩埋半导体材料区域包括不同于第一掺杂浓度的第二掺杂浓度。该至少一个掩埋半导体材料区域被设置在第一化合物半导体材料中的除了第一化合物半导体材料被控制电极覆盖的区域之外的区域中。

Description

半导体器件和方法
技术领域
本发明涉及半导体领域，更具体地，涉及半导体器件和方法。
背景技术
半导体器件可以基于例如硅、砷化镓以及III族-氮化物之类的不同半导体材料。基于III族-氮化物的半导体器件(其中氮化镓用作半导体材料的部分)与使用硅作为主要材料的半导体器件相比具有更大的带隙和更高的临界场。
通过示例的方式，基于III族-氮化物的半导体器件可以包括铝镓氮/氮化镓异质结构场效应晶体管或者高电子迁移率晶体管(HEMT)。这种器件可以通过将合适的组成物和厚度的层外延沉积到诸如蓝宝石衬底、硅衬底或者碳化硅衬底的衬底上。
基于III族-氮化物的半导体器件可以提供具有低导通电阻和低损耗的半导体器件。这种半导体器件对于例如功率控制来说可以是有用的。减少器件输出电容可以是可期望的。
发明内容
根据一种半导体器件的实施例，该半导体器件包括第一化合物半导体材料(包括第一掺杂浓度)和位于第一化合物半导体材料上的第二化合物半导体材料，该第二化合物半导体材料包括与第一化合物半导体材料不同的材料。该半导体器件进一步包括控制电极和至少一个掩埋半导体材料区域，该掩埋半导体材料区域包括不同于第一掺杂浓度的第二掺杂浓度。该至少一个掩埋半导体材料区域被设置在第一化合物半导体材料中的除了第一化合物半导体材料被控制电极覆盖的区域之外的区域中。
根据半导体器件的另一实施例，该半导体器件包括第一化合物半导体材料(包括第一掺杂浓度)和在第一化合物半导体材料上的第二化合物半导体材料，该第二化合物半导体材料包括与第一化合物半导体材料不同的材料并且提供与第一化合物半导体材料的异质结。该半导体器件进一步包括至少一个掩埋半导体材料区域，该至少一个掩埋半导体材料区域包括不同于第一掺杂浓度的第二掺杂浓度。该至少一个掩埋半导体材料区域被设置在第一化合物半导体材料中，与异质结相距的距离d在0.25μm≤d≤0.7μm的范围内。
根据制造半导体器件的方法的实施例，该方法包括：提供包括第一掺杂浓度的第一化合物半导体材料；在第一化合物半导体材料上提供第二化合物半导体材料，第二化合物半导体材料包括与第一化合物半导体材料不同的材料；在第二化合物半导体材料上提供控制电极；以及提供包括不同于第一掺杂浓度的第二掺杂浓度的至少一个掩埋半导体材料区域，其中至少一个掩埋半导体材料区域被设置在第一化合物半导体材料中的除了第一化合物半导体材料被控制电极覆盖的区域之外的区域中。
在阅读了以下详细描述以及查看了附图之后，本领域技术人员将意识到附加特征和优势。
附图说明
附图中的元件不是必须相对于彼此按比例绘制。在附图中，层和区域的厚度可以为了明确而被放大。相同的参考标号指定对应的相似部分。可以组合各种示出的实施例的特征，除非它们彼此排斥。在附图中示出了实施例并且在下文中详细对其进行描述。附图中：
图1示出了根据第一实施例的半导体器件的示意图；
图2示出了根据第二实施例的半导体器件的示意图；
图3示出了根据第三实施例的半导体器件的示意图；
图4示出了根据第四实施例的半导体器件的示意图；
图5到图7示出了为包括在图1到图4中示出的至少一个掩埋半导体材料区域的半导体器件执行的计算；
图8示出了根据第五实施例的半导体器件的示意图；
图9示出了根据第六实施例的半导体器件的示意图；
图10示出了根据第七实施例的半导体器件的示意图；
图11A到图11F示出了根据第一实施例的制造半导体器件的方法；
图12A到图12F示出了根据第二实施例的制造半导体器件的方法；
图13A到图13F示出了根据第三实施例的制造半导体器件的方法。
具体实施方式
在以下详细描述中，参照了本文形成一个部分的附图，并且在附图中通过说明的方式示出了在其中实践本发明的特定实施例。就此而言，参照所描述的图的定向使用了方向性术语(诸如“顶部”、“底部”、“前方”、“后方”、“排头的”、“拖尾的”等)。因为实施例的部件可以以多个不同的定向来定位，方向性术语用于说明目的并且决不是限制性的。应该理解，可以利用其它实施例并且可以做出结构或者逻辑改变而不背离本发明的范围。其以下详细描述不应被理解为限制性意义，而本发明的范围由所附权利要求限定。
下文将描述多个实施例。在该情形下，在附图中，相同的结构特征由相同或者相似的参考符号标识。在本描述的情境中，“横向的”或者“横向方向”应该被理解为意指基本平行于半导体材料或者半导体载体的横向伸展所进行的方向或者伸展。横向方向因此基本平行于这些表面或者侧面延伸。相比之下，术语“竖直”或者“竖直方向”被理解为意指基本垂直于这些表面或者侧面进行的方向并且因此垂直于横向方向。竖直方向因此在半导体材料或者半导体载体的厚度方向上进行。
应该理解的是，如果元件被称为布置在另一元件“上”或者被提供在另一元件“上”，则其可以被直接布置在另一元件上或者可以存在中介元件。相比之下，如果元件被称为“直接”被布置在另一元件“上”或者“直接”提供在另一元件“上”，则不存在中介元件。
如在说明书中所采用的，术语“耦合”和/或“电耦合”不旨在意指元件必须直接耦合在一起，而是可以在“耦合的”或者“电耦合的”元件之间提供中介元件。然而，如果元件被称为“直接耦合”和/或“直接电耦合”到彼此，则不存在中介元件。
虽然术语“第一”、“第二”等可以在此用于描述各种元件，但是这些元件不应该被这些术语限制。这些术语仅用于将元件彼此区分。例如，第一元件可以称为“第二元件”，并且，相似地，第二元件可以称为“第一元件”，而不会背离示例实施例的范围。如在本文使用的那样，术语“和/或”包括所列出的相关项中的一个或者多个的任何和所有组合。
本文使用的术语仅是为了描述特定实施例的目的并且不旨在对示例实施例进行限制。如在本文使用的那样，单数形式“一”、“一个”以及“该”旨在也包括复数形式，除非上下文另外明确指示。应该进一步理解的是，如果本文使用术语“包括”、“包括了”和/或“包含”、“包含了”，则其规定出现了所陈述的特征、整数(integer)、步骤、操作、元件、层和/或部件，但是不排除出现或者附加了一个或者多个其它特征、整数、步骤、操作、元件、层、部件和/或它们的组。
本文参照作为实施例(和中间结构)的示意性说明的截面图描述了示例实施例。因此，由于例如制造技术和/或容差的原因，对图示形状的变化是可以预期的。因此，示例实施例不应该被解释为限制于所示出区域的特定形状，而是也可以包括例如由制造导致的形状偏差。例如，图示为长方形的注入区域可以具有圆的或者弯曲的特征并且反之亦然和/或具有在其边缘处的渐变(例如，注入浓度渐变)，而不是从注入区域到非注入区域的突然改变。相似地，由注入形成的掩埋区域可能导致在掩埋区域和可发生注入所经过的表面之间的区域中的一些注入。因此，图中示出的区域本质上是示意性的并且它们的形状不限制范围。
应该注意的是，在一些备选实施方式中，注释的功能/动作可以不以图中所注释的顺序出现。例如，根据所涉及的功能/动作，连续示出的两个图实际上可以基本上并发执行或者有时可以以相反的顺序执行。
如本文所使用的那样，化合物半导体器件可以包括形成诸如绝缘栅极场效应晶体管(IGFET)、或者高电子迁移率晶体管(HEMT)的场效应晶体管(FET)的任何合适的半导体材料。术语“HEMT”一般也称为“HFET(异质结构场效应晶体管)”、“MODFET(调制掺杂FET)”或者“MESFET(金属半导体场效应晶体管)”。术语“化合物半导体器件”、“HFET”、“HEMT”、“MESFET”以及“MODFET”在此可以互换地用于指代将在两种具有不同带隙的材料之间的结(即异质结)并入为沟道的器件。合适的半导体材料包括诸如SiGe、SiC的化合物半导体材料、以及包括III族-砷化物、III族-磷化物、III族-氮化物或者任何它们的合金的III-V族材料。因此，术语“III-V族”指代包括V族元素和至少一种III组元素的化合物半导体。此外，术语“III族-氮化物”指代包括氮(N)和至少一种III族元素的化合物半导体，该至少一种III族元素包括铝(Al)、镓(Ga)、铟(In)、以及硼、并且包括(但是不限于)任何其合金，诸如铝镓氮(AlxGa(1-x)N)、铟镓氮(InyGa(1-y)N)、铝铟镓氮(AlxInyGa(1-x-y)N)、镓砷磷氮(GaAsaPbN(1-a-b))、以及铝铟镓砷磷氮(AlxInyGa(1-x-y)AsaPbN(1-a-b))。III族-氮通常也指代包括(但是不限于)Ga-极性的、N-极性的、半-极性的或者非-极性的晶体定向的任何极性。
这些半导体材料是具有相对较宽的、直接的带隙并且具有高临界击穿场、高饱和飘移速度以及良好的导热性的半导体化合物。因此，在很多微电子应用中使用了诸如GaN的III-氮化物材料，在这些微电子应用中需要高功率密度和高效率开关。
示例实施例涉及半导体器件，并且更具体地，涉及高电子迁移率晶体管(HEMT)及其制造方法。
图1示出了根据第一实施例的半导体器件10的区的示意图。
半导体器件10包括第一化合物半导体材料11(包括第一掺杂浓度)和在第一化合物半导体材料11上的第二化合物半导体材料12。第二化合物半导体材料12包括与第一化合物半导体材料11不同的材料。半导体器件10进一步包括控制电极13和至少一个掩埋半导体材料区域14，该掩埋半导体材料区域包括不同于第一掺杂浓度的第二掺杂浓度。至少一个掩埋半导体材料区域14被设置在第一化合物半导体材料11中的除了第一化合物半导体材料11被控制电极13覆盖的区域16之外的区域15中。
第一化合物半导体材料11可以包括第一带隙并且第二化合物半导体材料12可以包括第二带隙，其中第二带隙不同于第一带隙。第一化合物半导体材料11可以包括GaN并且第二化合物半导体材料可以包括AlGaN。半导体器件10可以是高电子迁移率晶体管(HEMT)。
至少一个掩埋半导体材料区域14可以包括p-型掺杂剂材料。该p-型掺杂剂材料可以包括掺杂浓度N(其中N>5·1017cm-3)并且可以包括B、Al、Ga、Mg、Fe、Cr、Cd以及Zn中的至少一种。
半导体器件10可以进一步包括第一电流电极和第二电流电极，其中在横向方向上，至少一个掩埋半导体材料区域14被布置在第一电流电极和控制电极之间。至少一个掩埋半导体材料区域14可以在横向方向上从第一电流电极延伸到控制电极13。
半导体器件10可以进一步包括至少一个场平板，该至少一个场平板包括导电材料，例如金属或者高掺杂多晶硅。至少一个场平板可以在横向方向上从第二电流电极延伸到控制电极并且可以电耦合到第二电流电极。
至少一个掩埋半导体材料区域14可以是浮动的或者可以电耦合到固定电势。此外，至少一个掩埋半导体材料区域14可以电耦合到第二电流电极。半导体器件10可以进一步包括将至少一个掩埋半导体材料区域14电耦合到第二电流电极的至少一个耦合部件。
图2示出了根据第二实施例的半导体器件20的区的示意图。
半导体器件20包括第一化合物半导体材料11(包括第一掺杂浓度)和在第一化合物半导体材料11上的第二化合物半导体材料12。第二化合物半导体材料12包括与第一化合物半导体材料11不同的材料并且提供与第一化合物半导体材料11的异质结21。半导体器件20进一步包括至少一个掩埋半导体材料区域14，该至少一个掩埋半导体材料区域包括不同于第一掺杂浓度的第二掺杂浓度。至少一个掩埋半导体材料区域14被设置在第一化合物半导体材料11中，与异质结21相距的距离d在0.25μm≤d≤0.7μm的范围内。
第一化合物半导体材料11可以包括第一带隙并且第二化合物半导体材料12可以包括第二带隙，其中第二带隙不同于第一带隙。第一化合物半导体材料11可以包括GaN并且第二化合物半导体材料12可以包括AlGaN。半导体器件20可以是高电子迁移率晶体管(HEMT)。
至少一个掩埋半导体材料区域14可以包括p-型掺杂剂材料。该p-型掺杂剂材料可以包括掺杂浓度N(其中N>5·1017cm-3)并且可以包括B、Al、Ga、Mg、Fe、Cr、Cd以及Zn中的至少一种。
半导体器件20可以进一步包括第一电流电极、第二电流电极以及控制电极，其中在横向方向上，至少一个掩埋半导体材料区域14被布置在第一电流电极和控制电极之间。至少一个掩埋半导体材料区域14可以在横向方向上从第一电流电极延伸到控制电极13。
半导体器件20可以进一步包括至少一个场平板，该至少一个场平板包括导电材料，例如金属或者高掺杂多晶硅。至少一个场平板可以在横向方向上从第二电流电极延伸到控制电极并且可以电耦合到第二电流电极。
至少一个掩埋半导体材料区域14可以是浮动的或者可以电耦合到固定电势。此外，至少一个掩埋半导体材料区域14可以电耦合到第二电流电极。半导体器件20可以进一步包括将至少一个掩埋半导体材料区域14电耦合到第二电流电极的至少一个耦合部件。
图3示出了根据第三实施例的半导体器件30的示意图。
半导体器件30包括第一化合物半导体材料11和在第一化合物半导体材料11上的第二化合物半导体材料12。第二化合物半导体材料12包括与第一化合物半导体材料11不同的材料。半导体器件30进一步包括衬底26。衬底26可以包括Si、SiC或者Al2O3。第一化合物半导体材料11被布置在衬底26上。
在所示出的实施例中，第一化合物半导体材料11包括GaN并且第二化合物半导体材料12包括AlGaN，即由化学式AlxGa(1-x)N描述的合金，其中x<1。第一化合物半导体材料11因此包括第一带隙并且第二化合物半导体材料12包括第二带隙，第二带隙不同于第一带隙，使得在相应化合物半导体材料之间的界面处形成异质结21。在形成于第一化合物半导体材料11和第二化合物半导体材料12之间的异质结21处形成二维电子气，并且其由图3中的虚线31表示。半导体器件30因此被提供为基于氮化镓的HEMT(高电子迁移率晶体管)的形式，其中第一化合物半导体材料11提供沟道层并且第二化合物半导体材料12提供HEMT的势垒层。
在所示的实施例中，第一化合物半导体材料11和第二化合物半导体材料12两者都为非故意掺杂。如本文所使用的那样，术语“非故意掺杂”包括如下材料(包括本征材料)，该材料包括掺杂剂原子，但是不是故意或者主动掺杂的。如在本领域中容易理解的那样，少量的非故意掺杂通常基于在用来生长或者另外形成非掺杂层的无论任何装置中的背景沾污而出现。这种材料也称为“本征的”。关于氮化镓(GaN)和相关的III族-氮化物，具有大约1·l017cm-3或者更低的载流子浓度的层通常被认为是非故意掺杂的。如熟悉本领域的人员所意识到的那样，术语“非故意掺杂”和“非掺杂”经常以可以互换的方式使用，并且本文说明书中将以此方式进行理解。第一化合物半导体材料11因此包括非故意掺杂的第一掺杂浓度而第二化合物半导体材料12包括非故意掺杂的第三掺杂浓度。
半导体器件30进一步包括布置在第二化合物半导体材料12上并且提供基于氮化镓的HEMT的栅电极的控制电极13。控制电极13被配置为通过向控制电极13施加合适的电压来控制半导体器件30。此外，半导体器件30包括第一电流电极17和第二电流电极18。第一电流电极17提供基于氮化镓的HEMT的漏电极而第二电流电极18提供基于氮化镓的HEMT的源电极。第一电流电极17、第二电流电极18以及控制电极13包括导电材料，例如金属或者高掺杂多晶硅。
半导体器件30进一步包括布置在第二化合物半导体材料12上的钝化层27。钝化层27可以包括从包含SixNy、SiO2以及Al2O3的组中选取的材料。控制电极13、第一电流电极17以及第二电流电极18延伸穿过钝化层27并且直接接触第二化合物半导体材料12。第一化合物半导体材料11的区域16被控制电极13覆盖，其中第二化合物半导体材料12被布置在第一化合物半导体材料11和控制电极13之间。第一化合物半导体材料11的除了区域16的另一区域15未被控制电极13覆盖。
半导体器件30进一步包括多个掩埋半导体材料区域14，该多个掩埋半导体材料区域包括与第一化合物半导体材料11的第一掺杂浓度不同的第二掺杂浓度。多个掩埋半导体材料区域14包括p-型掺杂剂材料。该p-型掺杂剂材料包括掺杂浓度N(其中N>5·1017cm-3)，并且可以包括Mg、C、Zn以及Cd中的至少一种。
在图3中，示出了两个掩埋半导体材料区域14。然而，半导体器件30可以包括多于两个掩埋半导体材料区域14或者可以包括单个掩埋半导体材料区域14。多个掩埋半导体材料区域14被设置在第一化合物半导体材料11中未被控制电极13覆盖的区域15中，与异质结21相距的距离d在0.25μm≤d≤0.7μm的范围内。在横向方向上(该方向在图3中由箭头29示出)，多个掩埋半导体材料区域14被布置在第一电流电极17和控制电极13之间。第一化合物半导体材料11在第一电流电极17和控制电极13之间延伸的所述区域也被称为半导体器件30的漂移区域。因此，多个掩埋半导体材料区域14被布置在半导体器件30的漂移区域中。除了漂移区域之外的区域不包括掩埋半导体材料区域14，即掩埋半导体材料区域14未被布置在除了漂移区域之外的区域中。在所示的实施例中，多个掩埋半导体材料区域14是浮动的。
图4示出了根据第四实施例的半导体器件40的示意图。
第四实施例的半导体器件40与第三实施例的半导体器件30的不同在于半导体器件40进一步包括将多个掩埋半导体材料区域14电耦合到第二电流电极18的多个耦合部件19。
在图4中，示出了两个耦合部件19。然而，半导体器件40可以包括多于两个耦合部件19或者可以包括单个耦合部件19。在图4中示意性地示出了耦合部件19。通常，耦合部件19在第一化合物半导体材料11中在垂直于图4中所示的平面的方向上横向延伸并且被竖直导向到在半导体器件40的边缘区域处的第二电流电极18。耦合部件19包括导电材料，例如金属或者高掺杂多晶硅。
图5到图7示出了为包括在图1到图4中示出的至少一个掩埋半导体材料区域14的半导体器件执行的计算。对650V常开GaN器件执行计算，该GaN器件包括设置在未被控制电极13覆盖的第一化合物半导体材料11中的区域15中与异质结21相距某一距离d的浮动p-型区域。该距离d在0.25μm≤d≤0.7μm范围内变化，以便确定掩埋半导体材料区域对器件电容以及对全局电流驱动能力的影响。
图5示出了针对三个不同的距离d的值(即0.25μm、0.45μm以及0.65μm)，作为掩埋半导体材料区域相距异质结的距离d的函数的器件输出电容COSS的曲线图，其中漏电压为横坐标并且器件输出电容COSS为纵坐标。针对距离d的三个不同值的三幅曲线图在图5中部分地重叠。
图6示出了针对三个不同的距离d的值(即0.25μm、0.45μm以及0.65μm)，作为掩埋半导体材料区域相距异质结的距离d的函数的器件栅-漏电容CRSS的曲线图，其中漏电压为横坐标并且栅-漏电容CRSS为纵坐标。针对距离d的三个不同值的三幅曲线图在图6中部分地重叠。
图7示出了针对三个不同的距离d的值(即0.25μm、0.45μm以及0.65μm)，作为掩埋半导体材料区域相距异质结的距离d的函数的漏-源电压VDS(即1V和5V)的两个不同值的器件漏电流的曲线图，其中栅电压为横坐标并且漏电流为纵坐标。对于漏-源电压VDS的两个不同值中的每一个，针对距离d的三个不同值的三幅曲线图在图7中部分地重叠。
如图5到图7所示，在与第一化合物半导体材料和第二化合物半导体材料之间的异质结相距的距离d在0.25μm≤d≤0.7μm范围内处提供至少一个掩埋半导体材料区域，可以通过改变电场分布有效地减少器件电容而保持高电流能力。对于上述半导体器件(对其执行了计算)，器件电容的减少(取决于掩埋半导体材料区域相距异质结的距离d)出现在大约25V到60V的范围内。在小于0.25μm的距离处布置掩埋半导体材料区域可能对异质结处的载流子产生不利的影响，而在大于0.7μm的距离处布置掩埋半导体材料区域可能不会充分改变电场分布。
图8示出了根据第五实施例的半导体器件50的区的示意图。
半导体器件50包括第一化合物半导体材料11和在第一化合物半导体材料11上的第二化合物半导体材料12。第二化合物半导体材料12包括第一掺杂浓度并且第二化合物半导体材料12包括与第一化合物半导体材料11不同的材料。半导体器件20进一步包括控制电极13和至少一个掩埋半导体材料区域14，该至少一个掩埋半导体材料区域包括不同于第二化合物半导体材料12的第一掺杂浓度的第二掺杂浓度。至少一个掩埋半导体材料区域14被设置在第二化合物半导体材料12中的除了第二化合物半导体材料12被控制电极13覆盖的区域16之外的区域15中。
第一化合物半导体材料11可以包括第一带隙并且第二化合物半导体材料12可以包括第二带隙，其中第二带隙不同于第一带隙。第一化合物半导体材料11可以包括GaN并且第二化合物半导体材料12可以包括AlGaN。半导体器件50可以是高电子迁移率晶体管(HEMT)。
至少一个掩埋半导体材料区域14可以包括p-型掺杂剂材料。该p-型掺杂剂材料可以包括掺杂浓度N(其中N>5·1017cm-3)并且可以包括B、Al、Ga、Mg、Fe、Cr、Cd以及Zn中的至少一种。
半导体器件50可以进一步包括第一电流电极和第二电流电极，其中在横向方向上，至少一个掩埋半导体材料区域14被布置在第一电流电极和控制电极之间。至少一个掩埋半导体材料区域14可以在横向方向上从第一电流电极延伸到控制电极13。
半导体器件50可以进一步包括至少一个场平板，该至少一个场平板包括导电材料，例如金属或者高掺杂多晶硅。至少一个场平板可以在横向方向上从第二电流电极延伸到控制电极并且可以电耦合到第二电流电极。
至少一个掩埋半导体材料区域14可以是浮动的或者可以电耦合到固定电势。此外，至少一个掩埋半导体材料区域14可以电耦合到第二电流电极。半导体器件50可以进一步包括将至少一个掩埋半导体材料区域14电耦合到第二电流电极的至少一个耦合部件。
一种制造半导体器件50的方法可以包括：提供第一化合物半导体材料11；在第一化合物半导体材料11上提供第二化合物半导体材料12，第二化合物半导体材料12包括第一掺杂浓度并且包括与第一化合物半导体材料11不同的材料；在第二化合物半导体材料12上提供控制电极13；以及提供至少一个掩埋半导体材料区域14，掩埋半导体材料区域14包括与第一掺杂浓度不同的第二掺杂浓度，其中至少一个掩埋半导体材料区域14被设置在第二化合物半导体材料12中的除了第二化合物半导体材料12被控制电极13覆盖的区域16之外的区域15中。
以下步骤提供至少一个掩埋半导体材料区域14：在第二化合物半导体材料12上施加结构化的掩膜，该结构化的掩膜包括至少一个开口；通过该结构化掩膜的至少一个开口将掺杂剂注入到第二化合物半导体材料12中；以及去除结构化掩膜。
图9示出了根据第六实施例的半导体器件60的示意图。
半导体器件60包括第一化合物半导体材料11和在第一化合物半导体材料11上的第二化合物半导体材料12。第二化合物半导体材料12包括与第一化合物半导体材料11不同的材料。半导体器件60进一步包括衬底26。衬底26可以包括Si、SiC或者Al2O3。第一化合物半导体材料11被布置在衬底26上。
在所示出的实施例中，第一化合物半导体材料11包括GaN并且第二化合物半导体材料12包括AlGaN，即由化学式AlxGa(1-x)N描述的合金，其中x<1。第一化合物半导体材料11因此包括第一带隙而第二化合物半导体材料12包括第二带隙，第二带隙不同于第一带隙，使得在相应化合物半导体材料之间的界面处形成异质结21。在形成于第一化合物半导体材料11和第二化合物半导体材料12之间的异质结21处形成二维电子气，并且其由图9中的虚线31表示。半导体器件60因此被提供为基于氮化镓的HEMT(高电子迁移率晶体管)的形式，其中第一化合物半导体材料11提供沟道层并且第二化合物半导体材料12提供HEMT的势垒层。
在所示的实施例中，第一化合物半导体材料11和第二化合物半导体材料12两者都为非故意掺杂。第一化合物半导体材料11包括非故意掺杂的第三掺杂浓度并且第二化合物半导体材料12包括非故意掺杂的第一掺杂浓度。
半导体器件60进一步包括布置在第二化合物半导体材料12上并且提供基于氮化镓的HEMT的栅电极的控制电极13。控制电极13被配置为通过向控制电极13施加合适的电压来控制半导体器件60。此外，半导体器件60包括第一电流电极17和第二电流电极18。第一电流电极17提供基于氮化镓的HEMT的漏电极并且第二电流电极18提供基于氮化镓的HEMT的源电极。第一电流电极17、第二电流电极18以及控制电极13包括导电材料，例如金属或者高掺杂多晶硅。
半导体器件60进一步包括布置在第二化合物半导体材料12上的钝化层27。钝化层27可以包括选自由SixNy、SiO2以及Al2O3组成的组中的材料。控制电极13、第一电流电极17以及第二电流电极18延伸穿过钝化层27并且直接接触第二化合物半导体材料12。第二化合物半导体材料12的区域16被控制电极13覆盖。第二化合物半导体材料12的除了区域16的另一区域15未被控制电极13覆盖。
半导体器件60进一步包括多个掩埋半导体材料区域14，该多个掩埋半导体材料区域包括与第二化合物半导体材料12的第一掺杂浓度不同的第二掺杂浓度。多个掩埋半导体材料区域14包括p-型掺杂剂材料。该p-型掺杂剂材料包括掺杂浓度N(其中N>5·1017cm-3)，并且可以包括Mg、C、Zn以及Cd中的至少一种。
在图9中，示出了两个掩埋半导体材料区域14。然而，半导体器件60可以包括多于两个掩埋半导体材料区域14或者可以包括单个掩埋半导体材料区域14。多个掩埋半导体材料区域14被设置在第二化合物半导体材料12中的未被控制电极13覆盖的区域15中。在横向方向上(该方向在图9中由箭头29示意性示出)，多个掩埋半导体材料区域14被布置在第一电流电极17和控制电极13之间。第二化合物半导体材料12在第一电流电极17和控制电极13之间延伸的所述区域也被称为半导体器件60的漂移区域。因此，多个掩埋半导体材料区域14被布置在半导体器件60的漂移区域中。除了漂移区域之外的区域不包括掩埋半导体材料区域14，即掩埋半导体材料区域14未被布置在除了漂移区域之外的区域中。在所示的实施例中，多个掩埋半导体材料区域14是浮动的。
图10示出了根据第七实施例的半导体器件70的示意图。
第七实施例的半导体器件70与第六实施例的半导体器件60的不同在于半导体器件70进一步包括将多个掩埋半导体材料区域14电耦合到第二电流电极18的多个耦合部件19。
在图10中，示出了两个耦合部件19。然而，半导体器件70可以包括多于两个耦合部件19或者可以包括单个耦合部件19。在图10中示意性地示出了耦合部件19。通常，耦合部件19在第二化合物半导体材料12中在垂直于图10中所示的平面的方向上横向延伸并且被竖直导向到在半导体器件70的边缘区域处的第二电流电极18。耦合部件19包括导电材料，例如金属或者高掺杂多晶硅。
提供用于在图8到图10中所示的半导体器件的第二化合物半导体材料12中的至少一个掩埋半导体材料区域14，可以通过改变电场分布有效地减少器件电容而保持高电流能力。
图11A到图11F示出了根据第一实施例的制造半导体器件80的方法。在所示实施例中，以基于氮化镓的HEMT的形式提供半导体器件80。
提供衬底26。衬底26可以包括Si、SiC或者Al2O3。第一化合物半导体材料11被提供在衬底26上。在所示的实施例中，第一化合物半导体材料11包括非故意掺杂GaN。图11A示出了在上文所述的工艺步骤之后的半导体器件80。
在另一工艺步骤中，通过在第一化合物半导体材料11上施加结构化光刻层，在第一化合物半导体材料11上提供结构化掩膜22。结构化掩膜22包括多个开口23。在图11B中，示出了两个开口23。然而，结构化掩膜22可以包括多于两个开口23或者可以包括单个开口23。
通过执行图11B中由箭头28示意性示出的离子注入经结构化掩膜22的开口23将p-型掺杂剂材料注入到第一化合物半导体材料11中。离子注入可以在一个工艺步骤中执行或者可以在若干注入步骤中执行。p-型掺杂剂材料可以包括Mg、C、Zn以及Cd中的至少一种。
掺杂剂材料的岛(island)32从而形成在图11C示意性示出的结构化掩膜22的开口23之下。
在另一工艺步骤中，移除结构化掩膜22。执行热退火步骤，激活岛32的掺杂剂材料，从而提供多个掩埋p-型半导体材料区域14。可以在移除结构化掩膜22之后或者在器件制造过程的后续阶段直接执行热退火步骤。离子注入的注入能量以及退火步骤的温度和持续时间被提供为，使得多个掩埋p-型半导体材料区域14被布置在与异质结21相距在0.25μm≤d≤0.7μm范围内的距离d处。p-型半导体材料区域14的掺杂浓度N可以大于5·1017cm-3。图11D示出了在上文所述的工艺步骤之后的半导体器件80。在图11D中，示出了两个掩埋半导体材料区域14。然而，半导体器件80可以包括多于两个掩埋半导体材料区域14或者可以包括单个掩埋半导体材料区域14。
在第一化合物半导体材料11上提供第二化合物半导体材料12。在所示的实施例中，第二化合物半导体材料12包括非故意掺杂的AlGaN。图11E示出了在上文所述的工艺步骤之后的半导体器件80。
在另一工艺步骤中，在第二化合物半导体材料12上提供钝化层27。钝化层27可以包括选自由SixNy、SiO2以及Al2O3组成的组中的材料。此外，包括导电材料(例如金属或者高掺杂多晶硅)第一电流电极17、第二电流电极18、以及控制电极13被提供为，使得多个掩埋半导体材料区域14被布置在第一电流电极17和控制电极13之间。第一电流电极17、第二电流电极18、以及控制电极13延伸通过钝化层27并且直接接触第二化合物半导体材料12。图11F示出了在上文所述的工艺步骤之后的半导体器件80。
图12A到图12F示出了根据第二实施例的制造半导体器件90的方法。
提供衬底26。衬底26可以包括Si、SiC或者Al2O3。在衬底26上提供第一化合物半导体材料11。在所示的实施例中，第一化合物半导体材料11包括非故意掺杂GaN。图12A示出了在上文所述的工艺步骤之后的半导体器件90。
在第一化合物半导体材料11上提供第二化合物半导体材料12。在所示的实施例中，第二化合物半导体材料12包括非故意掺杂的AlGaN。图12B示出了在上文所述的工艺步骤之后的半导体器件90。
在另一工艺步骤中，通过在第二化合物半导体材料12上施加结构化光刻层，在第二化合物半导体材料12上提供结构化掩膜24。结构化掩膜24包括多个开口25。在图12C中，示出了两个开口25。然而，结构化掩膜24可以包括多于两个开口25或者可以包括单个开口25。
通过执行图12C中由箭头28示意性示出的离子注入经结构化掩膜24的开口25将p-型掺杂剂材料注入到第一化合物半导体材料11中。离子注入可以在一个工艺步骤中执行或者可以在若干注入步骤中执行。p-型掺杂剂材料包括Mg、C、Zn以及Cd中的至少一种。
掺杂剂材料的岛32从而形成在图12D示意性示出的结构化掩膜24的开口25之下的第一化合物半导体材料11中。
在另一工艺步骤中，移除结构化掩膜24。执行热退火步骤，激活岛32的掺杂剂材料，从而提供在第一化合物半导体材料11中的多个掩埋p-型半导体材料区域14。可以在器件制造过程的后续阶段而不是在移除结构化掩膜24之后，执行热退火步骤。离子注入的注入能量以及退火步骤的温度和持续时间被提供为，使得多个掩埋p-型半导体材料区域14被布置在与异质结21相距在0.25μm≤d≤0.7μm范围内的距离d处。p-型半导体材料区域14的掺杂浓度N可以大于5·1017cm-3。图12E示出了在上文所述的工艺步骤之后的半导体器件90。在图12E中，示出了两个掩埋半导体材料区域14。然而，半导体器件90可以包括多于两个掩埋半导体材料区域14或者可以包括单个掩埋半导体材料区域14。
在另一工艺步骤中，在第二化合物半导体材料12上提供钝化层27。钝化层27可以包括选自由SixNy、SiO2以及Al2O3组成的组中的材料。此外，包括导电材料(例如金属或者高掺杂多晶硅)的第一电流电极17、第二电流电极18、以及控制电极13被提供为，使得多个掩埋半导体材料区域14被布置在第一电流电极17和控制电极13之间。第一电流电极17、第二电流电极18、以及控制电极13延伸通过钝化层27并且直接接触第二化合物半导体材料12。图12F示出了在上文所述的工艺步骤之后的半导体器件90。
图13A到图13F示出了根据第三实施例的制造半导体器件100的方法。
提供衬底26。衬底26可以包括Si、SiC或者Al2O3。在衬底26上提供第一化合物半导体材料11。在所示的实施例中，第一化合物半导体材料11包括非故意掺杂GaN。图13A示出了在上文所述的工艺步骤之后的半导体器件100。
在第一化合物半导体材料11上提供第二化合物半导体材料12。在所示的实施例中，第二化合物半导体材料12包括非故意掺杂的AlGaN。图13B示出了在上文所述的工艺步骤之后的半导体器件100。
在另一工艺步骤中，通过在第二化合物半导体材料12上施加结构化光刻层，在第二化合物半导体材料12上提供结构化掩膜24。结构化掩膜24包括多个开口25。在图13C中，示出了两个开口25。然而，结构化掩膜24可以包括多于两个开口25或者可以包括单个开口25。
通过执行图13C中由箭头28示意性示出的离子注入经结构化掩膜24的开口25将p-型掺杂剂材料注入到第二化合物半导体材料12中。离子注入可以在一个工艺步骤中执行或者可以在若干注入步骤中执行。p-型掺杂剂材料可以包括Mg、C、Zn以及Cd中的至少一种。
掺杂剂材料的岛32从而形成在图13D示意性示出的结构化掩膜24的开口25之下的第二化合物半导体材料12中。
在另一工艺步骤中，移除结构化掩膜24。或者紧接在移除结构化掩膜24之后，或者在器件制造过程的后续阶段，执行热退火步骤，以便激活岛32的掺杂剂材料，从而提供在第二化合物半导体材料12中的多个掩埋p-型半导体材料区域14。离子注入的注入能量以及退火步骤的温度和持续时间被提供为，使得多个掩埋p-型半导体材料区域14被布置在第二化合物半导体材料12中。p-型半导体材料区域14的掺杂浓度N可以大于5·1017cm-3。图13E示出了在上文所述的工艺步骤之后的半导体器件100。在图13E中，示出了两个掩埋半导体材料区域14。然而，半导体器件100可以包括多于两个掩埋半导体材料区域14或者可以包括单个掩埋半导体材料区域14。
在另一工艺步骤中，在第二化合物半导体材料12上提供钝化层27。钝化层27可以包括选自由SixNy、SiO2以及Al2O3组成的组中的材料。此外，包括导电材料(例如金属或者高掺杂多晶硅)的第一电流电极17、第二电流电极18、以及控制电极13被提供为，使得多个掩埋半导体材料区域14被布置在第一电流电极17和控制电极13之间。第一电流电极17、第二电流电极18、以及控制电极13延伸通过钝化层27并且直接接触第二化合物半导体材料12。图13F示出了在上文所述的工艺步骤之后的半导体器件100。
应该理解的是，本文所描述的各种实施例的特征可以与彼此组合，除非另外特别注释。
虽然本文示出和描述了特定实施例，但是本领域普通技术人员应理解的是，在不背离本发明的范围的情况下，各种各样的备选和/或等效实施方式可以代替所示出和描述的特定实施例。本申请旨在覆盖本文所讨论的特定实施例的任何适配或者变体。因此，本发明旨在仅由权利要求及其等效物限定。

Claims (21)

1.一种半导体器件，包括：
第一化合物半导体材料，包括第一掺杂浓度；
第二化合物半导体材料，在所述第一化合物半导体材料上，所述第二化合物半导体材料包括与所述第一化合物半导体材料不同的材料；
控制电极；以及
至少一个掩埋半导体材料区域，包括不同于所述第一掺杂浓度的第二掺杂浓度，
其中所述至少一个掩埋半导体材料区域被设置在所述第一化合物半导体材料中的除了所述第一化合物半导体材料被所述控制电极覆盖的区域之外的区域中。
2.根据权利要求1所述的半导体器件，进一步包括第一电流电极和第二电流电极，其中在横向方向上，所述至少一个掩埋半导体材料区域被布置在所述第一电流电极和所述控制电极之间。
3.根据权利要求2所述的半导体器件，其中所述至少一个掩埋半导体材料区域在横向方向上从所述第一电流电极延伸到所述控制电极。
4.根据权利要求1所述的半导体器件，其中所述至少一个掩埋半导体材料区域包括p-型掺杂剂材料。
5.根据权利要求4所述的半导体器件，其中所述p-型掺杂剂材料包括掺杂浓度N，其中N>5·1017cm-3。
6.根据权利要求4所述的半导体器件，其中所述p-型掺杂剂材料包括B、Al、Ga、Mg、Fe、Cr、Cd以及Zn中的至少一种。
7.根据权利要求1所述的半导体器件，其中所述至少一个掩埋半导体材料区域是浮动的。
8.根据权利要求1所述的半导体器件，其中所述至少一个掩埋半导体材料区域被电耦合到固定电势。
9.根据权利要求3所述的半导体器件，其中所述至少一个掩埋半导体材料区域被电耦合到所述第二电流电极。
10.根据权利要求9所述的半导体器件，进一步包括至少一个耦合部件，用于将所述至少一个掩埋半导体材料区域电耦合到所述第二电流电极。
11.根据权利要求1所述的半导体器件，其中所述第一化合物半导体材料包括第一带隙并且所述第二化合物半导体材料包括第二带隙，所述第二带隙不同于所述第一带隙。
12.根据权利要求1所述的半导体器件，其中所述第一化合物半导体材料包括GaN。
13.根据权利要求1所述的半导体器件，其中所述第二化合物半导体材料包括AlGaN。
14.一种半导体器件，包括：
第一化合物半导体材料，包括第一掺杂浓度；
第二化合物半导体材料，在所述第一化合物半导体材料上，所述第二化合物半导体材料包括与所述第一化合物半导体材料不同的材料并且提供与所述第一化合物半导体材料的异质结；以及
至少一个掩埋半导体材料区域，包括不同于所述第一掺杂浓度的第二掺杂浓度，
其中所述至少一个掩埋半导体材料区域被设置在所述第一化合物半导体材料中，与所述异质结相距的距离d在0.25μm≤d≤0.7μm的范围内。
15.根据权利要求14所述的半导体器件，进一步包括第一电流电极、第二电流电极以及控制电极，其中在横向方向上，所述至少一个掩埋半导体材料区域被布置在所述第一电流电极和所述控制电极之间。
16.根据权利要求15所述的半导体器件，其中所述至少一个掩埋半导体材料区域被电耦合到所述第二电流电极。
17.根据权利要求14所述的半导体器件，其中所述至少一个掩埋半导体材料区域包括p-型掺杂剂材料。
18.一种半导体器件，包括：
第一化合物半导体材料；
第二化合物半导体材料，在所述第一化合物半导体材料上，所述第二化合物半导体材料包括第一掺杂浓度并且包括与所述第一化合物半导体材料不同的材料；
控制电极；以及
至少一个掩埋半导体材料区域，包括不同于所述第一掺杂浓度的第二掺杂浓度，
其中所述至少一个掩埋半导体材料区域被设置在所述第二化合物半导体材料中的除了所述第二化合物半导体材料被所述控制电极覆盖的区域之外的区域中。
19.一种制造半导体器件的方法，所述方法包括：
提供包括第一掺杂浓度的第一化合物半导体材料；
提供在所述第一化合物半导体材料上的第二化合物半导体材料，所述第二化合物半导体材料包括与所述第一化合物半导体材料不同的材料；
在所述第二化合物半导体材料上提供控制电极；以及
提供包括不同于所述第一掺杂浓度的第二掺杂浓度的至少一个掩埋半导体材料区域，
其中所述至少一个掩埋半导体材料区域被设置在所述第一化合物半导体材料中的除了所述第一化合物半导体材料被所述控制电极覆盖的区域之外的区域中。
20.根据权利要求19所述的方法，其中提供所述至少一个掩埋半导体材料区域包括：
在所述第一化合物半导体材料上形成结构化掩膜，所述结构化掩膜包括至少一个开口；以及
通过所述结构化掩膜的所述至少一个开口将掺杂剂注入到所述第一化合物半导体材料中并移除所述结构化掩膜。
21.根据权利要求19所述的方法，其中提供所述至少一个掩埋半导体材料区域包括：
在所述第二化合物半导体材料上施加结构化掩膜，所述结构化掩膜包括至少一个开口；以及
通过所述结构化掩膜的所述至少一个开口将掺杂剂注入到所述第一化合物半导体材料中并移除所述结构化掩膜。
CN201510010132.7A 2014-01-09 2015-01-08 半导体器件和方法 Active CN104779281B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/151,193 2014-01-09
US14/151,193 US9123791B2 (en) 2014-01-09 2014-01-09 Semiconductor device and method

Publications (2)

Publication Number Publication Date
CN104779281A true CN104779281A (zh) 2015-07-15
CN104779281B CN104779281B (zh) 2018-08-31

Family

ID=53443216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510010132.7A Active CN104779281B (zh) 2014-01-09 2015-01-08 半导体器件和方法

Country Status (3)

Country Link
US (2) US9123791B2 (zh)
CN (1) CN104779281B (zh)
DE (1) DE102014118834A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123791B2 (en) * 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method
US9590087B2 (en) * 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US9559161B2 (en) 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
JP6957982B2 (ja) * 2017-05-29 2021-11-02 三菱電機株式会社 半導体装置及びその製造方法
US11476359B2 (en) * 2019-03-18 2022-10-18 Wolfspeed, Inc. Structures for reducing electron concentration and process for reducing electron concentration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017648A1 (en) * 2000-06-29 2002-02-14 Kensuke Kasahara Semiconductor device
US20040157355A1 (en) * 2003-02-06 2004-08-12 Kabushiki Kaisha Toyota Chuo Kenyusho Group III nitride semiconductor device
CN103151392A (zh) * 2013-02-07 2013-06-12 电子科技大学 一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7566917B2 (en) 2004-09-28 2009-07-28 Sharp Kabushiki Kaisha Electronic device and heterojunction FET
US7598576B2 (en) 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5416399B2 (ja) * 2008-02-13 2014-02-12 株式会社東芝 半導体装置
JP2010232503A (ja) 2009-03-27 2010-10-14 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
KR101626463B1 (ko) 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
US8921893B2 (en) 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
US9024356B2 (en) 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9123791B2 (en) * 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017648A1 (en) * 2000-06-29 2002-02-14 Kensuke Kasahara Semiconductor device
US20040157355A1 (en) * 2003-02-06 2004-08-12 Kabushiki Kaisha Toyota Chuo Kenyusho Group III nitride semiconductor device
CN103151392A (zh) * 2013-02-07 2013-06-12 电子科技大学 一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管

Also Published As

Publication number Publication date
US20150333166A1 (en) 2015-11-19
US9653591B2 (en) 2017-05-16
US9123791B2 (en) 2015-09-01
CN104779281B (zh) 2018-08-31
US20150194513A1 (en) 2015-07-09
DE102014118834A1 (de) 2015-07-09

Similar Documents

Publication Publication Date Title
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
CN104779281A (zh) 半导体器件和方法
Nanjo et al. AlGaN channel HEMT with extremely high breakdown voltage
US7612390B2 (en) Heterojunction transistors including energy barriers
US20180138306A1 (en) High-electron-mobility transistor (hemt) semiconductor devices with reduced dynamic resistance
US9190508B2 (en) GaN based semiconductor device
CN102365747B (zh) 补偿门极misfet及其制造方法
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
CN110392929A (zh) 氮化镓晶体管
KR20110099546A (ko) 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
CN109819678A (zh) 掺杂的栅极电介质材料
KR20070003906A (ko) 전하-전달에 의해 유도된 에너지 장벽을 갖는 질화물헤테로접합 트랜지스터 및 그 제조 방법
JP2009231508A (ja) 半導体装置
CN108447907A (zh) 晶体管及其制备方法
CN106537599B (zh) 在基极层具有增强的掺杂的三价氮化物晶体管
US9093511B2 (en) Transistor having high breakdown voltage and method of making the same
US9455341B2 (en) Transistor having a back-barrier layer and method of making the same
JP2009099774A (ja) ヘテロ接合電界効果型トランジスタ
Kim et al. Normally-off GaN MOSFETs on insulating substrate
US20110057198A1 (en) TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING
Wang et al. Simulation design of uniform low turn-on voltage and high reverse blocking AlGaN/GaN power field effect rectifier with trench heterojunction anode
KR101632314B1 (ko) 전계 효과형 반도체 소자 및 그 제조 방법
JP2013179376A (ja) 半導体装置
US10134596B1 (en) Recessed solid state apparatuses

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant